CN110021601A - 含有多层反熔丝膜的三维纵向一次编程存储器 - Google Patents
含有多层反熔丝膜的三维纵向一次编程存储器 Download PDFInfo
- Publication number
- CN110021601A CN110021601A CN201810024499.8A CN201810024499A CN110021601A CN 110021601 A CN110021601 A CN 110021601A CN 201810024499 A CN201810024499 A CN 201810024499A CN 110021601 A CN110021601 A CN 110021601A
- Authority
- CN
- China
- Prior art keywords
- address wire
- antifuse
- film
- otp
- further characterized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 claims abstract description 91
- 239000000463 material Substances 0.000 claims abstract description 22
- 239000004020 conductor Substances 0.000 claims description 25
- 239000010410 layer Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- 239000007769 metal material Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000014759 maintenance of location Effects 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 239000002365 multiple layer Substances 0.000 claims description 2
- 230000007306 turnover Effects 0.000 claims description 2
- 150000002927 oxygen compounds Chemical class 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 51
- 238000000034 method Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004304 SiNy Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提出一种含有多层反熔丝膜的三维纵向一次编程存储器（3D‑OTPV）。它含有多个垂直堆叠的水平地址线，多个穿透水平地址线的存储井，一层覆盖存储井边墙的反熔丝膜，多条形成在存储井中的竖直地址线。反熔丝膜含有第一反熔丝次膜和第二反熔丝次膜，它们含有不同绝缘材料。
Description
技术领域
本发明涉及集成电路存储器领域，更确切地说，涉及一次编程存储器（one-timeprogrammable memory，简称为OTP）。
背景技术
三维一次编程存储器（3D-OTP）是一种单体（monolithic）半导体存储器，它含有多个垂直堆叠的OTP存储元。3D-OTP的存储元分布在三维空间中，而传统的平面型OTP的存储元分布在二维平面上。相对于传统OTP，3D-OTP具有存储密度大、存储成本低等优点。此外，3D-OTP数据寿命长，适合长久存储数据。
美国专利申请US 2017/0148851 A1（申请人：Hsu；申请日：2016年11月23日）提出一种三维纵向存储器。它含有多个垂直堆叠的水平地址线，多个穿透水平地址线的存储井，覆盖存储井边墙的反熔丝膜和二极管膜（也被称为选择器selector、选向器steeringelement、准导通膜等名称），以及多条形成在存储井中的竖直地址线。在该专利申请中，为了实现存储元的编程以及避免存储元之间的干扰，每个存储元均含有单独的反熔丝膜和单独的二极管膜。二极管膜的厚度一般较大。以P-N薄膜二极管为例，具有良好正反电流选择比（rectifying ratio）的P-N薄膜二极管的厚度在100nm以上。这么厚的二极管膜如形成在存储井中，将导致存储井尺寸很大，存储密度降低。
发明内容
本发明的主要目的是提高三维一次编程存储器（3D-OTP）的存储密度。
本发明的另一目的是使存储井的填充工艺更加简单。
本发明的另一目的是使存储井的尺寸更小。
本发明的另一目的是在存储元漏电流较大的情况下保证3D-OTP的正常工作。
为了实现这些以及别的目的，本发明提出一种含有多层反熔丝膜的三维纵向一次编程存储器（3D-OTPV）。它含有多个在衬底电路上并肩排列的OTP存储串，每个OTP存储串垂直与衬底且含有多个垂直堆叠的OTP存储元。具体说来，3D-OTPV含有多条垂直堆叠的水平地址线（字线）。在刻蚀出多个穿透这些水平地址线的存储井后，在存储井的边墙覆盖一层反熔丝膜，并填充导体材料以形成竖直地址线（位线）。导体材料可以是金属材料或掺杂的半导体材料。OTP存储元形成在字线和位线的交叉处。
为了避免存储井尺寸过大，本发明中的OTP存储元只含有单独的反熔丝膜，并不含有单独的二极管膜, 二极管是在水平地址线、被编程的反熔丝膜以及竖直地址线之间自然形成的。由于不需在存储井的边墙上形成二极管膜，存储井的填充变得容易，这将简化工艺流程。此外，这种设计还能缩小存储井的尺寸，增加存储密度。
这种自然形成的二极管（即自建二极管）性能一般不佳，漏电流较大。为了避免在读过程中由于漏电流过大导致存储元之间互相干扰，本发明还提出一种“全读”模式：在一个读周期中读出与一条字线电耦合的所有OTP存储元存储的信息。读周期分两个阶段：预充电阶段和读阶段。在预充电阶段，OTP阵列中所有地址线（包括所有字线和所有位线）均被预充电到一预设电压。在读阶段，当一选中字线上的电压上升到读电压VR后，它通过与之耦合的OTP存储元向所有位线充电。通过测量位线上的电压变化，可确定相应OTP存储元所存储的信息。
相应地，本发明提出一种含有多层反熔丝膜的三维纵向一次编程存储器（3D-OTPV），其特征在于含有：一含有一衬底电路(0K)的半导体衬底(0)；多层处于该衬底电路(0K)之上、垂直堆叠的水平地址线(8a-8h)；至少一穿透所述多层水平地址线(8a-8h)的存储井(2a)；一层覆盖该存储井(2a)边墙的反熔丝膜(6a)，在编程时该反熔丝膜(6a)从高电阻不可逆转地转变为低电阻，该反熔丝膜(6a)含有第一反熔丝次膜(6)和第二反熔丝次膜(6`)，该第一和第二反熔丝次膜(6, 6`)含有不同绝缘材料；一条形成在该存储井(2a)中的竖直地址线(4a)；多个形成在该水平地址线(8a-8h) 与该竖直地址线(4a)交叉处的OTP存储元(1aa-1ha)。。
附图说明
图1A是第一种不含单独二极管膜的3D-OTPV的z-x截面图；图1B是其沿AA’的x-y截面图；图1C是一种含有多层反熔丝膜OTP存储元的截面图。
图2A-图2C是该3D-OTPV三个工艺步骤的截面图。
图3A表示OTP存储元的符号及其意义；图3B是第一种OTP阵列采用的“全读模式”读出电路的电路图；图3C是其时序图；图3D是二极管的I-V曲线。
图4A是第二种不含单独二极管膜的3D-OTPV的z-x截面图；图4B是其沿CC’的x-y截面图；图4C是第二种OTP阵列采用的读出电路的电路图。
图5是一种多位元（multiple-bit-per-cell）3D-OTPV的x-y截面图。
注意到，这些附图仅是概要图，它们不按比例绘图。为了显眼和方便起见，图中的部分尺寸和结构可能做了放大或缩小。在不同实施例中，相同的符号一般表示对应或类似的结构。“/”表示“和”或“或”的关系。“衬底中”是指功能器件（active devices）均形成在衬底中（包括衬底表面上），而互连线形成在衬底上方、不与衬底接触。“衬底上”是指功能器件形成在衬底上方、不与衬底接触。
具体实施方式
图1A是第一种不含单独二极管膜的三维纵向一次编程存储器（3D-OTPV）的z-x截面图。它含有多个位于衬底电路0K上、且并肩排列的竖直OTP存储串（简称为OTP存储串）1A、1B…。每个OTP存储串1A与衬底0垂直，它含有多个垂直堆叠的OTP存储元1aa-1ha。
本图中的实施例是一OTP阵列10。OTP阵列10是所有共享有至少一条地址线的存储元的集合。它含有多条垂直堆叠的水平地址线（字线）8a-8h。在刻蚀出多个穿透这些水平地址线8a-8h的存储井2a-2d后，在存储井2a-2d的边墙覆盖一层反熔丝膜6a-6d，并填充导体材料以形成竖直地址线4a-4d（位线）。导体材料可以是金属材料或高掺杂的半导体材料。
OTP存储元1aa-1ha形成在字线8a-8h与位线4a的交叉处。在OTP存储元1aa中，反熔丝膜6a是一层绝缘介质膜。它在未编程时具有高电阻；编程时在其中形成导体丝（conductive filament）11，故其电阻不可逆转地转变为低电阻。反熔丝膜6a一般厚度较薄，在几纳米到几十纳米之间。为简便计，图1A只画出存储元1aa中的导体丝，而未画出其它存储元中的导体丝。
图1B是该3D-OTPV沿AA’的x-y截面图。水平地址线8a为一导体板，它可以与两行或两行以上的竖直地址线（此处为八条竖直地址线4a-4h）耦合，以形成八个OTP存储元1aa-1ah。这些OTP存储元（与一条水平地址线8a电耦合的所有OTP存储元）1aa-1ah构成一OTP存储组1a。由于水平地址线8a很宽，它可以采用低精度光刻技术（如特征线宽>60 nm的光刻技术）来形成。
为了避免由于二极管膜较厚而导致存储井尺寸较大，本发明中的OTP存储元只含有单独的反熔丝膜。如图1C所示，OTP存储元1aa只含有单独的反熔丝膜6a，并不含有单独的二极管膜，二极管是在水平地址线8a、被编程的反熔丝膜6a以及竖直地址线4a之间自然形成的。由于只需在存储井2a的边墙上形成反熔丝膜6a，而不需要形成二极管膜，存储井2a的填充变得容易，这将简化工艺流程。此外，这种设计还能缩小存储井2a的尺寸，增加存储密度。
为了提高二极管的正反电流比（rectifying ratio），反熔丝膜6a采用多层反熔丝次膜。在该实施例中，反熔丝膜6a含有第一反熔丝次膜6和第二反熔丝次膜6`，这两个次膜含有不同的绝缘材料。比如说，第一反熔丝次膜6含有氧化硅（SiOx），而第二反熔丝次膜6`含有氮化硅（SiNy）。在编程过程中，位线4a中的导体材料（如金属材料）先后与反熔丝膜6a中第二和第一反熔丝次膜（6`, 6）反应：首先形成金属氮化物，然后形成金属氧化物。读电流在从字线8a流到位线4a或从位线4a流到字线8a时，基于它是先遇到金属氮化物还是先遇到金属氧化物，会产生二极管效应，这时正反读电流具有不同数值。
除了采用多层反熔丝膜6a以外，还可以让水平地址线8a和竖直地址线4a采用不同导体材料来进一步提高二极管的正反电流比。在第一实施例中，水平地址线8a含有P型半导体材料、竖直地址线4a含有N型半导体，它们之间形成一半导体二极管。在第二实施例中，水平地址线8a含有金属材料，竖直地址线4a含有半导体材料，它们之间形成一肖特基二极管。在第三实施例中，水平地址线8a含有半导体材料，竖直地址线4a含有金属材料，它们之间形成一肖特基二极管。在第四实施例中，水平地址线8a含有第一金属材料，竖直地址线4a含有第二金属材料，第一金属材料和第二金属材料为不同金属材料。作为一个例子，它们的功函数不同。
图2A-图2C表示该3D-OTPV的三个工艺步骤。所有的水平地址层12a-12h连续形成（图2A）。具体说来，在将衬底电路0K平面化后，形成第一水平导体层12a。这个水平导体层12a不含有任何图形。在该第一水平导体层12a上形成第一绝缘层5a。类似地，第一绝缘层5a也不含有任何图形。在第一绝缘层5a上再形成第二水平导体层12b。如此类推，直到形成所有的水平导体层（此处共八层）。在图2A的形成过程中，没有图像转换步骤（如光刻步骤）。由于每个水平导体层的平面化保持良好，3D-OTPV可以含有数十上百个水平导体层。在形成了所有的水平导体层12a-12h后，通过第一刻蚀一次性地刻蚀所有水平导体层12a-12h以形成多条垂直堆叠的水平地址线8a-8h（图2B）。之后，通过第二刻蚀一次性地形成多个穿透所有水平地址线8a-8h的存储井2a-2d（图2C）。在其侧壁上覆盖反熔丝膜6a-6d，并填充导体材料，以形成多条竖直地址线4a-4d。
图3A是OTP存储元1的符号。OTP存储元1含有字线（正极）8和位线（负极）4，在字线8和位线4之间含有反熔丝12和二极管14。反熔丝12在编程时从高电阻不可逆转地转变为低电阻；在外加电压的数值小于读电压或方向与读电压相反时，二极管14的电阻大于读电阻。如前所述，OTP存储元1中只含有单独的反熔丝膜，而不含有单独的二极管膜。二极管14是在字线（水平地址线）8和位线（竖直地址线）4之间自然形成的。这种自然形成的二极管14性能一般不佳，漏电流较大。为了避免在读过程中由于漏电流过大导致存储元之间互相干扰，本发明提出一种“全读”模式：在一个读周期中，读出与一条字线电耦合的所有OTP存储元存储的信息。
图3B表示第一种OTP阵列10采用的“全读模式”读出电路。OTP阵列10含有字线（水平地址线）8a-8h、位线（竖直地址线）4a-4h、以及OTP存储元1aa-1ad...。OTP阵列10的周边电路含有一个多路复用器（MUX）40和一读出放大器30。在该实施例中，MUX 40为4-to-1MUX。图3C是其时序图。读周期T含有一预充电阶段tpre和一读阶段tR：在预充电tpre阶段，OTP阵列10中所有地址线（8a-8h、4a-4h）都被充至一预设电压（如放大电路30的输入偏置电压Vi）。在读阶段tR，所有位线4a-4h悬浮，被选中字线8a的电压上升到读电压VR，并通过OTP存储元1aa-1ah向所有位线4a-4h充电。MUX 40将每条位线上的电压分别送到读出放大器30。如果该电压大于读出放大器30的翻转电压Vt，则输出VO翻转。在读周期T结束时，存储组1a中所有存储元1aa-1ah存储的数字信息均被读出。
图3D是二极管14的I-V曲线。由于读出放大器30的阈值电压Vt较小（~0.1V），在读阶段所有位线4a-4h上的电压变化较小，未被选中存储元（如1ca）上的反向电压约为-Vt。只要二极管14的电气（I-V）特性满足条件I(VR)>>n*I(-Vt)，就不会影响3D-OTPV的正常工作。这里，n为一条位线（如4a）上所有OTP存储元的数目。注意到，由于正向电压VR的值远远大于反向电压-Vt的值。即使二极管14的漏电流较大，由于反向电压-Vt的值很小（~0.1V），上述条件很容易满足。
为方便地址解码，本发明还利用存储井的侧壁形成多个纵向晶体管。图4A-图4C表示第二种不含单独二极管膜的3D-OTPV.。它含有纵向晶体管3aa-3ad。其中，纵向晶体管3aa是一传输晶体管（pass transistor），它含有栅极7a、栅介质6a和沟道9a（图4A）。沟道9a由填充在该存储井2a中的半导体材料构成，其掺杂可以与竖直地址线4a相同、浓度较低、或类型相反。栅极7a包围存储井2a、2e，并控制传输晶体管3aa、3ae（图4B）；栅极7b被包围存储井2b、2f，并控制传输晶体管 3ab、3af；栅极7c包围存储井2c、2g，并控制传输晶体管 3ac、3ag；栅极7d包围存储井2d、2h，并控制传输晶体管3ad、3ah。传输晶体管3aa-3ah形成至少一解码级（图4C）。在一实施例中，当栅极7a上的电压为高，而栅极7b-7d上的电压为低时，仅传输晶体管3aa和3ae导通，其它传输晶体管均断开。这时，衬底电路层中的MUX 40`在位线4a和4e中选择一个信号，送至读出放大器30。通过在存储井2a-2d中形成多个纵向晶体管3aa-3ad，本实施例能简化解码器的设计。
图5表示一种多位元（multiple-bit-per-cell）纵向3D-OTPV ，它含有多个OTP存储元1aa-1ah。在该实施例中，OTP存储元1aa-1ah具有四种状态：’0’, ‘1’, ‘2’, ‘3’， 不同状态的OTP存储元1aa-1ah采用的编程电流不同，因此，它们具有不同电阻。其中，存储元1ac、1ae、1ah为状态’0’，它未编程，其反熔丝膜6c、6e、6h是完整的。其它存储元已编程。其中，存储元1ab、1ag为状态’1’，其导体丝11b最细，电阻在所有已编程反熔丝膜中最大；存储元1aa为状态’3’，其导体丝11d最粗，电阻在所有已编程反熔丝膜中最小；存储元1ad、1af为状态’2’，其导体丝11c的大小介于导体丝11b和11d之间，电阻也介于两者之间。
应该了解，在不远离本发明的精神和范围的前提下，可以对本发明的形式和细节进行改动，这并不妨碍它们应用本发明的精神。因此，除了根据附加的权利要求书的精神，本发明不应受到任何限制。
Claims (10)
1.一种三维纵向一次编程存储器（3D-OTPV），其特征在于含有：
一含有一衬底电路(0K)的半导体衬底(0)；
多层处于该衬底电路(0K)之上、垂直堆叠的水平地址线(8a-8h)；
至少一穿透所述多层水平地址线(8a-8h)的存储井(2a)；
一层覆盖该存储井(2a)边墙的反熔丝膜(6a)，在编程时该反熔丝膜(6a)从高电阻不可逆转地转变为低电阻，该反熔丝膜(6a)含有第一反熔丝次膜(6)和第二反熔丝次膜(6`)，该第一和第二反熔丝次膜(6, 6`)含有不同绝缘材料；
一条形成在该存储井(2a)中的竖直地址线(4a)；
多个形成在该水平地址线(8a-8h) 与该竖直地址线(4a)交叉处的OTP存储元(1aa-1ha)。
2.根据权利要求1所述的存储器，其特征还在于：所述第一反熔丝次膜(6)含有金属氧化物，所述第二反熔丝次膜(6`)含有金属氮化物。
3.根据权利要求1所述的存储器，其特征还在于：所述水平地址线(8a-8h)和所述竖直地址线(4a)含有不同导体材料。
4.根据权利要求3所述的存储器，其特征还在于：所述水平地址线(8a-8h)和所述竖直地址线(4a)含有不同掺杂类型的半导体材料。
5.根据权利要求3所述的存储器，其特征还在于：所述水平地址线(8a-8h)含有金属材料，所述竖直地址线(4a)含有半导体材料。
6.根据权利要求3所述的存储器，其特征还在于：所述水平地址线(8a-8h)含有半导体材料，所述竖直地址线(4a)含有金属材料。
7.根据权利要求3所述的存储器，其特征还在于：所述水平地址线(8a-8h)和所述竖直地址线(4a)含有不同金属材料。
8.根据权利要求1所述的存储器，其特征还在于：在所述反熔丝膜(6a)被编程后，所述水平地址线(8a)、所述被编程的反熔丝膜(6a)以及所述竖直地址线(4a)构成一二极管(14)。
9.根据权利要求8所述的存储器，其特征还在于：在一个读周期(T)中读出与被选中水平地址线(8a)电耦合的所有OTP存储元(1aa-1ah)存储的信息。
10.根据权利要求9所述的存储器，其特征还在于：在所述读周期(T)中，被选中水平地址线(8a)上的电压为读电压（VR）；当位线电压大于翻转电压（Vt）时，输出翻转；所述二极管(14)的电气特性满足条件I(VR)>>n*I(-Vt)，其中，n为所述竖直地址线(4a)上所有OTP存储元的数目。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810024499.8A CN110021601A (zh) | 2018-01-10 | 2018-01-10 | 含有多层反熔丝膜的三维纵向一次编程存储器 |
| US15/870,855 US20180137927A1 (en) | 2016-04-16 | 2018-01-13 | Three-Dimensional Vertical One-Time-Programmable Memory Comprising No Separate Diode Layer |
| US15/919,381 US10490562B2 (en) | 2016-04-16 | 2018-03-13 | Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810024499.8A CN110021601A (zh) | 2018-01-10 | 2018-01-10 | 含有多层反熔丝膜的三维纵向一次编程存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110021601A true CN110021601A (zh) | 2019-07-16 |
Family
ID=67188203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810024499.8A Pending CN110021601A (zh) | 2016-04-16 | 2018-01-10 | 含有多层反熔丝膜的三维纵向一次编程存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110021601A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1858903A (zh) * | 2005-05-06 | 2006-11-08 | 台湾积体电路制造股份有限公司 | 记忆体阵列及其制造方法 |
| US20070069241A1 (en) * | 2005-07-01 | 2007-03-29 | Matrix Semiconductor, Inc. | Memory with high dielectric constant antifuses and method for using at low voltage |
| US20070242503A1 (en) * | 2006-04-12 | 2007-10-18 | Byung-Gil Choi | Phase change memory device using multiprogramming method |
| CN101763899A (zh) * | 2002-11-17 | 2010-06-30 | 张国飙 | 采用二级化存储元的三维只读存储器 |
| CN101877355A (zh) * | 2009-04-29 | 2010-11-03 | 旺宏电子股份有限公司 | 存储器装置及制造、操作该装置的方法 |
| CN107316869A (zh) * | 2016-04-16 | 2017-11-03 | 成都海存艾匹科技有限公司 | 三维纵向一次编程存储器 |
-
2018
- 2018-01-10 CN CN201810024499.8A patent/CN110021601A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101763899A (zh) * | 2002-11-17 | 2010-06-30 | 张国飙 | 采用二级化存储元的三维只读存储器 |
| CN1858903A (zh) * | 2005-05-06 | 2006-11-08 | 台湾积体电路制造股份有限公司 | 记忆体阵列及其制造方法 |
| US20070069241A1 (en) * | 2005-07-01 | 2007-03-29 | Matrix Semiconductor, Inc. | Memory with high dielectric constant antifuses and method for using at low voltage |
| US20070242503A1 (en) * | 2006-04-12 | 2007-10-18 | Byung-Gil Choi | Phase change memory device using multiprogramming method |
| CN101877355A (zh) * | 2009-04-29 | 2010-11-03 | 旺宏电子股份有限公司 | 存储器装置及制造、操作该装置的方法 |
| CN107316869A (zh) * | 2016-04-16 | 2017-11-03 | 成都海存艾匹科技有限公司 | 三维纵向一次编程存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107316869A (zh) | 三维纵向一次编程存储器 | |
| JP5454945B2 (ja) | 記憶装置 | |
| JP4718119B2 (ja) | Ｒｒａｍアレイの製造方法及びｒｒａｍ | |
| TW200304235A (en) | Multiple data state memory cell | |
| CN105428526B (zh) | 一种三维存储器及其制备方法 | |
| KR101188263B1 (ko) | 반도체 메모리 장치 | |
| TW200816452A (en) | Nonvolatile memory device and fabrication method thereof | |
| CN110943102B (zh) | 一种高密度的相变存储器三维集成电路结构 | |
| TW200411835A (en) | Magnetic random access memory using schottky diode | |
| US9013918B2 (en) | Two-terminal memory cell and semiconductor memory device based on different states of stable current | |
| TW200913152A (en) | Phase change memory array and fabrications thereof | |
| JP2022536795A (ja) | ３つ以上の異なる材料を備えた導電性構造体を有するアセンブリ | |
| CN110534519B (zh) | 改进的三维纵向存储器 | |
| KR102049687B1 (ko) | 전이금속산화물 재료의 특성을 이용한 차세대 비휘발성 모트 메모리 소자 | |
| JP2011090758A (ja) | 不揮発性半導体記憶装置 | |
| CN110021610A (zh) | 不含单独二极管膜的三维纵向多次编程存储器 | |
| CN102034804B (zh) | 多层堆叠的存储器及其制造方法 | |
| CN110021623A (zh) | 含有自建肖特基二极管的三维纵向多次编程存储器 | |
| CN110164902A (zh) | 一种多级单元磁存储结构及其读写方法 | |
| CN110071136A (zh) | 三维纵向电编程存储器 | |
| KR20090076077A (ko) | 저항성 메모리 소자 | |
| CN110047869A (zh) | 含有多层编程膜的三维纵向多次编程存储器 | |
| CN110021622A (zh) | 地址线含有不同金属材料的三维纵向多次编程存储器 | |
| CN110021601A (zh) | 含有多层反熔丝膜的三维纵向一次编程存储器 | |
| CN110047870A (zh) | 地址线含有不同金属材料的三维纵向多次编程存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190716 |