CN109817622A - 多层纵向otp存储器 - Google Patents
多层纵向otp存储器 Download PDFInfo
- Publication number
- CN109817622A CN109817622A CN201711115765.XA CN201711115765A CN109817622A CN 109817622 A CN109817622 A CN 109817622A CN 201711115765 A CN201711115765 A CN 201711115765A CN 109817622 A CN109817622 A CN 109817622A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive plate
- column
- conductive
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
多层纵向OTP存储器，涉及存储器技术。本发明含有：至少3层导电板，各层导电板彼此绝缘，各层导电板皆设置有电路接口，用于与外部电路连接；按M×N行列排列的导电柱，M和N皆为大于2的整数；每一导电柱皆与各层导电板相交，在导电板与导电柱的相交处，导电板与导电柱之间设置有存储单元；所述存储单元由掺杂类型相异的两个半导体层以及设置于两个半导体层之间的绝缘电介质层构成；或者，所述存储单元由符合在该交叉点处产生肖特基接触所需的两个肖特基材料层以及设置于两个肖特基材料层之间的绝缘电介质层构成。本发明具有存储密度高，成本低，可靠性高的特点，能够在恶劣的环境条件下相当长期地存储数据。
Description
技术领域
本发明涉及存储器技术，特别涉及一次性可编程(OTP)永久存储器技术。
背景技术
现有技术包括可擦除可编程只读存储器(EPROM)，电可擦除可编程只读存储器(EEPROM)，闪存，NAND-快闪存储器，硬磁盘、光盘(CD)、数字通用光盘(DVD)，蓝光光盘协会注册的蓝光光盘等在内的各种数字存储技术，50余年来已经广泛用于数据存储。然而，存储介质的寿命通常小于5年到10年。针对大数据存储而开发的反熔丝存储技术，因其非常昂贵且存储密度低，不能满足海量数据存储的需求。
发明内容
本发明所要解决的技术问题是，提供一种高密度、低成本的OTP存储器。
本发明解决所述技术问题采用的技术方案是，多层纵向OTP存储器，其特征在于，含有：
至少3层导电板，各层导电板彼此绝缘，各层导电板皆设置有电路接口，用于与外部电路连接；
按M×N行列排列的导电柱，其中，每一行导电柱皆与一根与该行对应的行连接线形成电路连接，每一列导电柱皆与一根与该列对应的列连接线形成电路连接，M和N皆为大于2的整数；
每一导电柱皆与各层导电板相交，在导电板与导电柱的相交处，导电板与导电柱之间设置有存储单元；
所述存储单元由掺杂类型相异的两个半导体层以及设置于两个半导体层之间的绝缘电介质层构成；
或者，所述存储单元由符合在该交叉点处产生肖特基接触所需的两个肖特基材料层以及设置于两个肖特基材料层之间的绝缘电介质层构成。
所述导电板和导电柱的材质分别为掺杂类型相异的半导体材料。
所述导电柱垂直于导电板。
所述存储单元由第一材料层、第二材料层和绝缘电介质层构成，第一材料层、第二材料层和绝缘电介质层皆为环绕导电柱设置，第一材料层与导电柱直接接触，第二材料层与导电板直接接触，绝缘电介质层位于第一材料层和第二材料层之间；
第一材料层和第二材料层的材质分别为掺杂类型相异的半导体材料；
或者，第一材料层和第二材料层的材质分别为符合在该交叉点处产生肖特基接触所需的两种材料。
绝缘电介质区的厚度为预定值，对应于每个所述一次性可编程存储器单元的击穿电压。
进一步的，所述第一材料层的材质为P型半导体材料，所述第二材料层的材质为N型半导体材料；
或者，所述第一材料层的材质为N型半导体材料，所述第二材料层的材质为P型半导体材料。
本发明的有益效果是，本发明的多层纵向OTP(Vertical OTP:VOTP)存储器具有存储密度高，成本低，可靠性高的特点，能够在恶劣的环境条件下相当长期地存储数据。
附图说明
图1是本发明的单个存储单元示意图。
图2是本发明的结构示意图。
图3是本发明存储单元的等效电路图。
具体实施方式
参见图1～3。
图1示出了本发明的存储单元，该存储单元由掺杂类型相异的两个半导体层以及设置于两个半导体层之间的绝缘电介质层构成，具体如图1,导电柱11的材质为P型半导体，导电板13的材质为N型半导体，在导电柱11和导电板13之间设置有绝缘电介质层12。导电柱11与行连接线14和列连接线15形成电连接。图1中，行连接线14和列连接线15仅示出了局部。导电柱和导电板的材质是可以互换的。
存储单元的另一种形式是，导电柱11和导电板13的材质为符合肖特基接触的两种材料，例如导电柱为Al、Ag、Au、Pt，导电板为N-Poly、N-Si、N-IZO(N型氧化铟锌)等。同样的，导电柱和导电板的材质是可以互换的。
绝缘电介质层可以采用SiO2或其他材料。若采用二氧化硅(SiO2)，推荐的厚度约为0.5纳米(nm)至4nm。
图2示出了本发明的整体结构，其包含：
3层导电板，各层导电板彼此绝缘，各层导电板皆设置有电路接口16，用于与外部电路连接；
按3×3行列排列的导电柱，其中，每一行导电柱皆与一根与该行对应的行连接线形成电路连接，每一列导电柱皆与一根与该列对应的列连接线形成电路连接；
每一导电柱皆与各层导电板相交，优选方式是正交，即导电柱垂直于导电板。更进一步的说，导电柱的轴线垂直于导电板的上下表面所在的平面。
在导电柱和导电板的相交处，以薄层绝缘电介质隔离导电柱和导电板，形成图1所示的存储单元。
可见，在图2中，3×3的导电柱各自与3层导电板相交，形成了27个交点，每一交点处设置有一个存储单元，共27个存储单元。
显然的，上述导电柱和导电板的数量仅为一种高度简化的示例，实际上的数量是可以远大于3的。
导电板和导电柱的整体可以按照上述内容确定材质；也可以仅在存储单元局部使用前述的半导体或者肖特基接触的材质，在其他部分采用通常的导体。
图2中示出了与第一层导电板连接的第一引出线21，与第二层导电板连接的第二引出线22，与第三层导电板连接的第三引出线23，以及第一行连接线31、第二行连接线32，第一列连接线41、第二列连接线42和第三列连接线43。
本发明的工作原理是：
在“写”状态下，
a)通过行连接线和列连接线选中某一特定的导电柱，确定目标存储单元所在的导电柱；
b)通过向导电板施加电压，确定目标存储单元所在的层；
至此即可确定目标存储单元，通过对其施加写电压，击穿其绝缘电介质，完成数据“写”操作。
同理，在“读”状态下，通过行连接线、列连接线和导电板可以选中特定的存储单元，进而实现数据“读”操作。
Claims (7)
1.多层纵向OTP存储器，其特征在于，含有：
至少3层导电板，各层导电板彼此绝缘，各层导电板皆设置有电路接口，用于与外部电路连接；
按M×N行列排列的导电柱，M和N皆为大于2的整数；
每一导电柱皆与各层导电板相交，在导电板与导电柱的相交处，导电板与导电柱之间设置有存储单元；
所述存储单元由掺杂类型相异的两个半导体层以及设置于两个半导体层之间的绝缘电介质层构成；
或者，所述存储单元由符合在该交叉点处产生肖特基接触所需的两个肖特基材料层以及设置于两个肖特基材料层之间的绝缘电介质层构成。
2.如权利要求1所述的多层纵向OTP存储器，其特征在于，每一行导电柱皆与一根与该行对应的行连接线形成电路连接，每一列导电柱皆与一根与该列对应的列连接线形成电路连接。
3.如权利要求1所述的多层纵向OTP存储器，其特征在于，所述导电板和导电柱的材质分别为掺杂类型相异的半导体材料。
4.如权利要求1所述的多层纵向OTP存储器，其特征在于，所述导电柱垂直于导电板。
5.如权利要求1所述的多层纵向OTP存储器，其特征在于，所述存储单元由第一材料层、第二材料层和绝缘电介质层构成，第一材料层、第二材料层和绝缘电介质层皆为环绕导电柱设置，第一材料层与导电柱直接接触，第二材料层与导电板直接接触，绝缘电介质层位于第一材料层和第二材料层之间；
第一材料层和第二材料层的材质分别为掺杂类型相异的半导体材料；
或者，第一材料层和第二材料层的材质分别为符合在该交叉点处产生肖特基接触所需的两种材料。
6.如权利要求1所述的多层纵向OTP存储器，其特征在于，绝缘电介质区的厚度为预定值，对应于每个所述一次性可编程存储器单元的击穿电压。
7.如权利要求5所述的多层纵向OTP存储器，其特征在于，所述第一材料层的材质为P型半导体材料，所述第二材料层的材质为N型半导体材料；
或者，所述第一材料层的材质为N型半导体材料，所述第二材料层的材质为P型半导体材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711115765.XA CN109817622A (zh) | 2017-11-13 | 2017-11-13 | 多层纵向otp存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711115765.XA CN109817622A (zh) | 2017-11-13 | 2017-11-13 | 多层纵向otp存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109817622A true CN109817622A (zh) | 2019-05-28 |
Family
ID=66597668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711115765.XA Pending CN109817622A (zh) | 2017-11-13 | 2017-11-13 | 多层纵向otp存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109817622A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847647A (zh) * | 2009-02-27 | 2010-09-29 | 夏普株式会社 | 非易失性半导体存储装置及其制造方法 |
| CN106910743A (zh) * | 2017-04-05 | 2017-06-30 | 中国科学院上海微系统与信息技术研究所 | 三维非易失性存储器件及其制造方法 |
| CN107316869A (zh) * | 2016-04-16 | 2017-11-03 | 成都海存艾匹科技有限公司 | 三维纵向一次编程存储器 |
-
2017
- 2017-11-13 CN CN201711115765.XA patent/CN109817622A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847647A (zh) * | 2009-02-27 | 2010-09-29 | 夏普株式会社 | 非易失性半导体存储装置及其制造方法 |
| CN107316869A (zh) * | 2016-04-16 | 2017-11-03 | 成都海存艾匹科技有限公司 | 三维纵向一次编程存储器 |
| CN106910743A (zh) * | 2017-04-05 | 2017-06-30 | 中国科学院上海微系统与信息技术研究所 | 三维非易失性存储器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206940B (zh) | 电阻式随机存取存储器 | |
| US7214587B2 (en) | Method for fabricating a semiconductor memory cell | |
| CN109786390A (zh) | 三维储存元件及其制造方法 | |
| JP2012528419A5 (zh) | ||
| CN102148329B (zh) | 一种电阻转换存储器结构及其制造方法 | |
| US10734578B2 (en) | Resistive memory device having side barriers | |
| US11043633B2 (en) | Resistive memory device having a template layer | |
| TW201633578A (zh) | 具有熱絕緣區域之電阻式記憶體 | |
| US11711927B2 (en) | Filamentary type non-volatile memory device | |
| CN1638125B (zh) | 半导体器件的非易失性电容器、半导体存储器及工作方法 | |
| CN103915440A (zh) | 可多次编程器件、半导体器件的制作方法 | |
| US9035275B2 (en) | Three dimensional memory array adjacent to trench sidewalls | |
| CN109244079A (zh) | 半导体存储器 | |
| CN109817622A (zh) | 多层纵向otp存储器 | |
| CN108461518A (zh) | 包括导电熔丝材料层的交叉点阵列器件 | |
| US9019741B2 (en) | One-time programmable memory cell, memory and manufacturing method thereof | |
| JP2017037689A (ja) | 半導体装置およびスイッチセルの書き換え方法 | |
| CN101964395A (zh) | 一种实现多值电阻存储器的方法 | |
| US20190288197A1 (en) | Resistive memory device having ohmic contacts | |
| CN101315936A (zh) | 反及闸型快闪记忆体晶胞阵列及其制造方法 | |
| CN103928610A (zh) | 浮栅型阻变存储单元结构及其操作方法 | |
| CN108242251B (zh) | 动态随机存取存储器 | |
| US20210050516A1 (en) | Resistive memory device having a conductive barrier layer | |
| CN207852665U (zh) | 半导体器件反熔丝结构 | |
| CN108962899B (zh) | 一种多次可编程(mtp)存储单元结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190528 |