CN108962899B - 一种多次可编程(mtp)存储单元结构及其制作方法 - Google Patents

一种多次可编程(mtp)存储单元结构及其制作方法 Download PDF

Info

Publication number
CN108962899B
CN108962899B CN201710386417.XA CN201710386417A CN108962899B CN 108962899 B CN108962899 B CN 108962899B CN 201710386417 A CN201710386417 A CN 201710386417A CN 108962899 B CN108962899 B CN 108962899B
Authority
CN
China
Prior art keywords
layer
floating gate
sub
layers
gate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710386417.XA
Other languages
English (en)
Other versions
CN108962899A (zh
Inventor
朱明皓
李瑞钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haike Jiaxing Electric Power Technology Co ltd
Original Assignee
Zhiruijia Suzhou Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhiruijia Suzhou Semiconductor Technology Co ltd filed Critical Zhiruijia Suzhou Semiconductor Technology Co ltd
Priority to CN201710386417.XA priority Critical patent/CN108962899B/zh
Publication of CN108962899A publication Critical patent/CN108962899A/zh
Application granted granted Critical
Publication of CN108962899B publication Critical patent/CN108962899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明揭示了一种多次可编程(MTP)存储单元结构及其制备方法，包括栅极层(1)、衬底层(4)和位于栅极层(1)与衬底层(4)之间的浮栅层(5)，在栅极层(1)与浮栅层(5)之间、以及浮栅层(5)与衬底层(4)之间分别设有氧化层(3)，其特征在于：所述浮栅层(5)分成若干块子浮栅层(7)，且相邻两块子浮栅层(7)之间填充有绝缘介质(8)。本发明旨在增强多次可编程(MTP)存储单元的可靠性，减小老化对浮栅器件的影响，提升器件的使用寿命。

Description

一种多次可编程(MTP)存储单元结构及其制作方法
技术领域
本发明涉及集成电路芯片领域，更具体涉及一种多次可编程(MTP)存储单元结构及其制作方法。
背景技术
随着半导体技术的发展，人们越来越多的采用半导体芯片存储数据；尤其是在微型中央处理器(MCU)中，更是会大量使用易于集成的存储单元。根据存储类型的不同，我们可以将这些存储单元分为一次性可编程(OTP)、多次可编程(MTP)、闪存(Flash)等。OTP存储可以进行一次性数据编写，之后程式将被固化，其价格低廉，适合有定制需求的低成本应用场合；Flash存储可以反复擦写，灵活性很强，但成本较高，适合对价格不敏感的场合或用于开发；MTP存储则介于二者之间，成本较低，可以多次编写，适合于有多次定制需求的客户反复使用。
MTP存储虽然兼具OTP和Flash二者的优点，但也存在一些缺点。现在广泛采用的一种MTP存储结构如图3所示。这是一个浮栅结构的MTP存储单元，包括栅极层1、浮栅层5、衬底层4，这三层之间有氧化层3填充隔离，使得电子6不能随意在三层之间迁移；不同的存储单元由绝缘层2隔开。栅极层1负责控制浮栅层5中存储电荷的多少。当栅极层1接正电时，衬底层4中带负电的电子6会受到栅极层1的吸引从而向上迁移，一部分的电子6会因此进入浮栅层5。当栅极层1不再接正电时，这部分电子6会被存储在浮栅层5中。浮栅层5中存储电子6的多少，与栅极层1通电电压、通电时长相关。通过改变栅极层1的通电电压、通电时长，就能够调整浮栅层5中的电荷量，从而表征不同的数值。随着上下电的次数的增多，氧化层3会出现越来越多的缺陷，这些缺陷会在上下电时俘获迁移的电子6，从而导致存储的电子6数与理想值出现偏离；同时，通过研究发现，随着器件的使用，并非整个浮栅层5都会一起老化，而是局部慢慢老化，随着浮栅层5的老化，浮栅层5存储的电子6也会有一定概率的泄漏，导致存储数据错误。
因此为了解决上述问题，需要提出一种新的技术方案。
发明内容
本发明的目的在于针对现有技术中的上述缺陷，提供一种新的多次可编程(MTP)存储单元结构及其制作方法，该结构能够减少浮栅层老化对存储数据的影响，从而提高器件的可靠性，延长器件使用寿命。
为实现上述发明目的，本发明采用了如下技术方案：
一种多次可编程存储单元结构，包括栅极层、衬底层和位于栅极层与衬底层之间的浮栅层，在栅极层与浮栅层之间、以及浮栅层与衬底层之间分别设有氧化层，其特征在于：所述浮栅层分成若干块子浮栅层，且相邻两块子浮栅层之间填充有绝缘介质；
所述栅极层、浮栅层和氧化层两侧设置有绝缘层。
所述栅极层、浮栅层和氧化层的两侧分别设置有绝缘层。
所述绝缘介质是氮化硅。
所述栅极层分成若干块子栅极层。
所述子栅极层与所述子浮栅层在数量与位置上均一一对应。
所述的多次可编程(MTP)存储单元结构的制作方法，包括如下步骤：
1)、生长衬底层，平整表面，做好单元间隔离；
2)、在衬底层上生长氧化层，然后在氧化层上制作多块状子浮栅层，并且在相邻两块子浮栅层之间填充绝缘介质，再次生长氧化层覆盖子浮栅层；
3)、在位于浮栅层上方的氧化层上方制作多块状子栅极层，子栅极层与子浮栅层在数量和位置上均一一对应。
4)、在栅极层、浮栅层和氧化层的两侧分别填充绝缘介质，制作绝缘层，实现单元间隔离。
相比于现有技术，本发明的优点在于：
将浮栅层分成多块区域的子浮栅层，当一块子浮栅层出现老化问题导致电子泄露时，将这块子浮栅层标记，避开该区域存储电子，电子将被存储于其他尚未老化的子浮栅层内，则浮栅层的局部老化将不会再导致整个浮栅层失效，而将栅极层分成多块区域的子栅极层，则可以分区域控制子浮栅层，从而保证了器件的可靠性，提高了器件的使用寿命。
附图说明
图1是对应于本发明较佳实施例的多次可编程存储单元结构的示意图。
图2是图1中子浮栅层的结构示意图。
图3是一种现有广泛采用的MTP存储结构示意图。
具体实施方式
以下结合较佳实施例及其附图对本发明技术方案作进一步非限制性的详细说明。
图1是对应于本发明较佳实施例的基于新浮栅结构的存储单元结构示意图，包括栅极层1、衬底层4和位于栅极层1与衬底层4之间的浮栅层5，在栅极层1与浮栅层5之间、以及浮栅层5与衬底层4之间分别设有氧化层3，在栅极层1、浮栅层5和氧化层3的两侧分别设置有绝缘层2，所述浮栅层5分成若干块子浮栅层7，且相邻两块子浮栅层7之间填充有绝缘介质8，所述栅极层1分成若干块子栅极层9，所述子栅极层9与所述子浮栅层7在数量与位置上均一一对应。
图2是对应于本发明较佳实施例的新的浮栅层结构示意图，与传统设计相比，本发明将浮栅层分成多块区域的子浮栅层7，相邻两块子浮栅层7之间填充有绝缘介质8；栅极层也分成若干块子栅极层9，所述子栅极层9与子浮栅层7在数量与位置上一一对应，子栅极层9可以控制对应位置的子浮栅层7。当子栅极层9接正电压时，衬底层4中带负电的电子6会受到子栅极层9的吸引从而向上迁移，一部分的电子6会因此进入对应的子浮栅层7中，当子栅极层9不再接正电时，这部分电子6会被存储在子浮栅层7中。子浮栅层7中存储电子6的多少，与子栅极层9的通电电压、通电时长相关，通过改变子栅极层9的通电电压、通电时长，就能够调整子浮栅层7中的电荷量，从而表征不同的数值。定时检测存储电荷，当存储值与标准值产生偏差时，标记并放弃当前子浮栅层7，通过子栅极层9将电子6存储在尚未老化的区域，浮栅层7的局部老化将不会再导致整个浮栅层7失效，从而保证了器件的可靠性，提高了器件的使用寿命。
相较于制作一整层浮栅层，新结构将浮栅层分成两排三列共6块子浮栅层7，相邻两块子浮栅层7之间用绝缘介质8隔离，这样使得迁移的电子6被存储在每块独立的子浮栅层7中。当一块区域的子浮栅层7出现老化导致存储电子泄漏后，这块区域的子浮栅层7会被标记并不再被用于存储电子，电子将被存储于其它尚未老化的区域内。
上述一种多次可编程(MTP)存储单元结构的制作方法，具体包括以下步骤：
1)、生长衬底层4，平整表面，做好单元间隔离；
2)、在衬底层4上生长氧化层3，然后在氧化层3上制作多块状子浮栅层7，并且在相邻两块子浮栅层7之间填充绝缘介质8，再次生长氧化层3覆盖子浮栅层7；
3)、在位于子浮栅层7上方的氧化层3上方制作多块状子栅极层9，子栅极层9与子浮栅层7在数量和位置上均一一对应。
4)、在栅极层1、浮栅层5和氧化层3的两侧分别填充绝缘介质，制作绝缘层2，实现单元间隔离。
在多次可编程(MTP)存储单元结构的器件使用中，调制子栅极层9电压，将电荷存储在子浮栅层7中，定时检测存储电荷，当存储值与标准值产生偏差时，放弃当前区域，将电荷存储至另一子浮栅层7区域。
需要指出的是，上述较佳实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (5)

1.一种多次可编程存储单元结构，包括栅极层(1)、衬底层(4)和位于栅极层(1)与衬底层(4)之间的浮栅层(5)，在栅极层(1)与浮栅层(5)之间、以及浮栅层(5)与衬底层(4)之间分别设有氧化层(3)，其特征在于：所述浮栅层(5)分成若干块子浮栅层(7)，且相邻两块子浮栅层(7)之间填充有绝缘介质(8)，所述栅极层(1)分成若干块子栅极层(9)，所述子栅极层(9)与所述子浮栅层(7)在数量与位置上均一一对应。
2.根据权利要求1所述多次可编程存储单元结构，其特征在于：所述栅极层(1)、浮栅层(5)和氧化层(3)的两侧分别设置有绝缘层(2)。
3.根据权利要求1所述多次可编程存储单元结构，其特征在于：所述绝缘介质(8)是氮化硅。
4.如权利要求项1-3任一项所述的多次可编程存储单元结构的制备方法，包括如下步骤：
1)、生长衬底层(4)，平整表面，做好单元间隔离；
2)、在衬底层(4)上生长氧化层(3)，然后在氧化层(3)上制作多块状子浮栅层(7)，并且在相邻两块子浮栅层(7)之间填充绝缘介质(8)，再次生长氧化层(3)覆盖子浮栅层(7)；以及
3)、在位于浮栅层(7)上方的氧化层(3)上方制作多块状子栅极层(9)，子栅极层(9)与子浮栅层(7)在数量和位置上均一一对应。
5.根据权利要求4所述的多次可编程存储单元结构的制备方法，还包括如下步骤：
4)、在栅极层(1)、浮栅层(5)和氧化层(3)的两侧分别填充绝缘介质，制作绝缘层(2)，实现单元间隔离。
CN201710386417.XA 2017-05-26 2017-05-26 一种多次可编程(mtp)存储单元结构及其制作方法 Active CN108962899B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710386417.XA CN108962899B (zh) 2017-05-26 2017-05-26 一种多次可编程(mtp)存储单元结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710386417.XA CN108962899B (zh) 2017-05-26 2017-05-26 一种多次可编程(mtp)存储单元结构及其制作方法

Publications (2)

Publication Number Publication Date
CN108962899A CN108962899A (zh) 2018-12-07
CN108962899B true CN108962899B (zh) 2021-12-17

Family

ID=64494453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710386417.XA Active CN108962899B (zh) 2017-05-26 2017-05-26 一种多次可编程(mtp)存储单元结构及其制作方法

Country Status (1)

Country Link
CN (1) CN108962899B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61136274A (ja) * 1984-12-07 1986-06-24 Toshiba Corp 半導体装置
CN1799131A (zh) * 2003-06-20 2006-07-05 国际商业机器公司 具有包括半导体纳米晶体的浮栅的非易失存储器件
CN101154593A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 非挥发性半导体存储器及其制作方法
CN102122662A (zh) * 2011-01-17 2011-07-13 上海宏力半导体制造有限公司 P型mos存储单元
CN103151356A (zh) * 2013-02-26 2013-06-12 上海宏力半导体制造有限公司 一种eeprom存储阵列结构及其制造方法
CN104409460A (zh) * 2014-10-20 2015-03-11 中国科学院微电子研究所 闪存单元及闪存装置
CN107170744A (zh) * 2017-04-28 2017-09-15 中国科学院微电子研究所 一种闪存单元器件及闪存

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106625B2 (en) * 2004-07-06 2006-09-12 Macronix International Co, Td Charge trapping non-volatile memory with two trapping locations per gate, and method for operating same
JP4300228B2 (ja) * 2006-08-28 2009-07-22 株式会社東芝 不揮発性半導体記憶装置
JP5865214B2 (ja) * 2012-09-06 2016-02-17 株式会社東芝 半導体装置及びその製造方法
US9082654B2 (en) * 2013-05-30 2015-07-14 Rohm Co., Ltd. Method of manufacturing non-volatile memory cell with simplified step of forming floating gate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61136274A (ja) * 1984-12-07 1986-06-24 Toshiba Corp 半導体装置
CN1799131A (zh) * 2003-06-20 2006-07-05 国际商业机器公司 具有包括半导体纳米晶体的浮栅的非易失存储器件
CN101154593A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 非挥发性半导体存储器及其制作方法
CN102122662A (zh) * 2011-01-17 2011-07-13 上海宏力半导体制造有限公司 P型mos存储单元
CN103151356A (zh) * 2013-02-26 2013-06-12 上海宏力半导体制造有限公司 一种eeprom存储阵列结构及其制造方法
CN104409460A (zh) * 2014-10-20 2015-03-11 中国科学院微电子研究所 闪存单元及闪存装置
CN107170744A (zh) * 2017-04-28 2017-09-15 中国科学院微电子研究所 一种闪存单元器件及闪存

Also Published As

Publication number Publication date
CN108962899A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
CN103811496B (zh) 用于具有提高编程效率的非易失性存储单元的方法和装置
CN101171684B (zh) 一次性可编程存储单元
CN202796080U (zh) 用于时间测量的电荷流电路、电荷留置电路以及集成电路芯片
CN103988281B (zh) 一种测试具有浮动栅极的非易失性存储器单元的数据保持的方法
CN101414640A (zh) 包含非易失性存储单元的集成电路及其制备方法
CN102938406A (zh) 分栅式闪存及其形成方法
SE436667B (sv) Minnescell med flytande styre vars kapacitans er storre till emitter en till kollektor
CN104821318A (zh) 分离栅存储器件及其形成方法
US9384815B2 (en) Mechanisms for preventing leakage currents in memory cells
CN206497731U (zh) 非易失性电可擦除和可编程存储器类型的存储器装置
CN108140408A (zh) 用于闪存存储器的动力驱动优化
CN108962899B (zh) 一种多次可编程(mtp)存储单元结构及其制作方法
CN106158874B (zh) 降低电压差的eeprom的操作方法
US20140167127A1 (en) Memory Devices and Methods of Manufacture Thereof
CN101714560A (zh) Eeprom以及用于制造eeprom的方法
CN108305663A (zh) Sonos闪存的干扰性测试方法
CN103400824A (zh) 检测件和晶圆
CN103872059A (zh) P型沟道闪存器件及其制造方法
KR101769626B1 (ko) 반도체 불휘발성 메모리 장치
TWI710113B (zh) 電子寫入抹除式可複寫唯讀記憶體的操作方法
CN102842581B (zh) 记忆体结构及其制造方法
CN109427793A (zh) 低电压差的电子写入抹除式可复写只读存储器及操作方法
TWI695489B (zh) 電子寫入抹除式可複寫唯讀記憶體的低壓快速抹除方法
CN103077948B (zh) 记忆体结构及其制造方法
CN101630530B (zh) 编程非易失性存储器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230907

Address after: 314006 room 201-12, building 8, No. 3339 linggongtang Road, Daqiao Town, Nanhu District, Jiaxing City, Zhejiang Province

Patentee after: Haike (Jiaxing) Electric Power Technology Co.,Ltd.

Address before: 215123 No. 9, Xingcheng Road, West District, Weiting Town, Suzhou Industrial Park, Jiangsu Province

Patentee before: ZHIRUIJIA (SUZHOU) SEMICONDUCTOR TECHNOLOGY CO.,LTD.

TR01 Transfer of patent right