CN101630530B - 编程非易失性存储器的方法 - Google Patents
编程非易失性存储器的方法 Download PDFInfo
- Publication number
- CN101630530B CN101630530B CN200810137734.9A CN200810137734A CN101630530B CN 101630530 B CN101630530 B CN 101630530B CN 200810137734 A CN200810137734 A CN 200810137734A CN 101630530 B CN101630530 B CN 101630530B
- Authority
- CN
- China
- Prior art keywords
- substrate
- source electrode
- drain electrode
- voltage
- apply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000005036 potential barrier Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 51
- 239000002800 charge carrier Substances 0.000 claims description 32
- 230000015654 memory Effects 0.000 claims description 30
- 239000000969 carrier Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明在提供一种编程非易失性存储器的方法。此方法包括：施加至少电压于源极或漏极，以使于源极或漏极中的载流子由源极或漏极注入至基板中；以及施加第三电压于栅极或基板，以使基板中的载流子具有足够的能量越过氧化层的势垒，以到达电荷储存元件。
Description
技术领域
本发明涉及一种编程非易失性存储器的方法，特别涉及一种可减少写入存储器的电压、时间以及功率的基板热载流子写入方式。
背景技术
非易失性存储器在电源关闭后，可持续保存数据，亦可通电重复修改其内容。但由于其本身的物理极限，当元件尺寸持续微小化时，隧穿氧化层(tunneling oxide)也将微小化，且隧穿氧化层需要多次且快速的读写，一旦隧穿氧化层产生漏电流路径，所有在浮置栅(floating gate)储存的电荷将会全数流失，造成数据毁损。因此当元件具有较薄的氧化层时，存储器的保存能力(Retention)将劣化。另一方面，若提高隧穿氧化层厚度，以改善电荷储存能力，则电荷写入速度变慢。因此，必须在存储器元件的速度、可靠度以及保存能力间取舍。
目前，传统的非易失性存储器写入(program)方式主要有两种，即FN隧穿(Fowler-Nordheim tunneling)写入以及通道热电子(channel-hot-electron，CHE)写入方式。通道热电子写入方式速度较快，但消耗大量能量，当同时写入多个存储单元(cell)，功率消耗是一个大问题。又，FN隧穿写入方式消耗较少的能量，可同时写入多个存储单元，但写入电压较大，且写入速度较慢。为改善FN隧穿写入速度及电压，须减少隧穿氧化层厚度，但其存储器保存能力又会劣化。
因此有必要提供一种编程非易失性存储器的方法，以解决上述问题。
发明内容
鉴于上述需求，本发明的目的在提供一种编程非易失性存储器的方法，此非易失性存储器具有设置于基板上的源极、漏极、电荷储存元件、存在于基板与电荷储存元件间的氧化层以及栅极。此方法包括：施加至少一电压于源极或漏极，以使于源极或漏极中的载流子由源极或漏极注入至基板中；以及施加第三电压于栅极或基板，以使基板中的载流子具有足够的能量越过氧化层的势垒，以到达电荷储存元件。
为使本发明的目的与特征更为明显，配合所附图详细说明实施例于下。
附图说明
图1显示本发明一实施例的编程非易失性存储器方法示意图；
图2A为本发明一实施例源极/漏极偏压与时间关系图；
图2B为本发明一实施例栅极偏压与时间关系图；
图3A显示本发明另一实施例的编程非易失性存储器方法示意图；
图3B显示本发明另一实施例的编程非易失性存储器方法示意图；
图4A为本发明另一实施例源极/漏极偏压与时间关系图；以及
图4B为本发明另一实施例栅极偏压与时间关系图。
附图标记说明
100非易失性存储器 102基板
104源极 106漏极
108电荷储存元件 110栅极
112氧化层 120载流子
300非易失性存储器 302基板
304源极 306漏极
308电荷储存元件 310栅极
312氧化层 320载流子
具体实施方式
本发明披露一种编程非易失性存储器的方法。此方法结合FN(Fowler-Nordheim)隧穿写入，消耗能量较少，以及通道热电子写入速度快的优点，形成一种新颖的非易失性存储器写入方式。为了使本发明的叙述更加详尽与完备，可参照下列描述并配合图1至图4B的附图。
图1为本发明一优选实施例的编程非易失性存储器(nonvolatilememory)100的方法(即称为：基板热载流子写入方法)的示意图。利用此基板热载流子写入方法，可减少写入非易失性存储器100所需的电压及时间，且操作方式亦可减少存储器的功率消耗。另外，基板热载流子的写入方法与氧化层112的厚度关系较小，因此，可采用较厚的氧化层112，兼顾非易失性存储器100的写入特性，与维持存储器的保存能力(retention)。
本实施例提供n型非易失性存储器100，其具有设置于p型基板102上的源极(source)104、漏极(drain)106、电荷储存元件108、存在于基板102与电荷储存元件108间的氧化层112、以及栅极110。其中，非易失性存储器为n型浮置栅存储器或n型SONOS存储器。
参考图1，在此实施例中，基板热载流子写入方法结合FN隧穿写入以及热电子写入的优点，将基板的载流子120(即热载流子)引入作为非易失性存储器100的写入方法。在一实施例中，非易失性存储器100以基板热载流子写入方法如下：(1)施加-6伏特的电压于源极104(即源极104顺向偏压)，以及施加-6伏特的电压于漏极106(即漏极106顺向偏压)，此时栅极110偏压0伏特，则载流子120由源极104以及漏极106注入基板102。(2)施加7伏特的电压于栅极110且将基板102浮置(floating)或接地，以使基板102瞬间处于深耗尽状态，形成较大电场以增加载流子120(于此实施例即为电子)速度。需说明的是，栅极110亦可接地且将基板102施加-7伏特的电压(未图示)。因此，基板102的载流子120藉电场加速而获得足够的能量，而直接越过隧穿氧化层112的势垒(未图示)，或隧穿过较低的氧化层112。最后(3)载流子120到达电荷储存元件108完成写入的步骤。其中电荷储存元件108为浮置栅(floating gate)。
参考图2A，图2A为本发明一实施例源极104以及漏极106偏压与时间关系图。于此步骤中，源极104以及漏极106的电压为负脉冲电压，将源极104/漏极106偏压-6伏特时间t。
参考图2B，图2B为本发明一实施例栅极110偏压与时间关系图。于步骤(2)中，施加于栅极110的电压为正脉冲电压，在此实施例，非易失性存储器具有n通道，其中栅极110的正脉冲电压系，先将栅极110偏压0伏特时间1μs，等待源极104与漏极106将载流子120(即电子)注入至基板102。接着，立刻偏压7伏特时间1μs，以将载流子120加速隧穿过较低的氧化层112势垒，而到达电荷储存元件108完成写入的步骤。
于另一实施例，图3A为本发明另一实施例的编程非易失性存储器300方法(即称为：基板热载流子写入方法)的示意图。非易失性存储器300以基板热载流子写入方法，为(1)施加-6伏特的电压于源极304(即源极304顺向偏压)，且将漏极306浮置(floating)，此时栅极310偏压0伏特，则载流子320由源极304注入基板302。参考图4A，图4A为本发明一实施例源极304偏压与时间关系图。于此步骤中，源极304的电压为负脉冲电压。需说明的是，漏极306亦可接地(未图示)。(2)施加7伏特的电压于栅极310且将基板302浮置或接地，以使基板302瞬间处于深耗尽(deep depletion)状态，形成较大电场以增加载流子320(于此实施例即为电子)的速度。需说明的是，栅极310亦可接地且将基板302施加-7伏特的电压(未图示)。因此，基板302中的载流子320通过电场的加速获得足够的能量，而直接越过隧穿氧化层312的势垒(未图示)，或隧穿过较低的氧化层312势垒。最后(3)载流子320到达电荷储存元件308完成写入的步骤。
参考图4B，图4B为本发明另一实施例栅极310偏压与时间关系图。于步骤(2)中，施加于栅极310的电压为正脉冲电压，在此实施例，非易失存储器具有n通道，其中栅极310的正脉冲电压为，先将栅极310偏压0伏特时间1μs，等待源极304将载流子320(即电子)注入至基板302。接着，立刻偏压7伏特时间1μs，以将载流子320加速隧穿过较低的氧化层312，而到达电荷储存元件308完成写入的步骤。其中电荷储存元件308浮置栅(floatinggate)。
参考图3B，在另一实施例，步骤(2)、(3)皆与上一实施例相同，仅更改步骤(1)为，施加-6伏特的电压于漏极306(即漏极306顺向偏压)，且将源极304浮置(floating)，则载流子320由漏极306注入基板302。需说明的是，源极304亦可接地(未图示)。
以上所述仅为本发明的优选实施例而已，并非用以限定本发明的权利要求；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的权利要求内。
Claims (11)
1.一种编程非易失性存储器的方法，该非易失性存储器具有设置于基板上的源极、漏极、电荷储存元件、存在于该基板与该电荷储存元件间的氧化层以及栅极，该方法包括：
施加顺向偏压于该源极和该漏极的至少其中之一，并将该基板接地，以使于该源极或该漏极中的载流子注入至该基板中；以及
施加栅极电压于该栅极，并施加基板电压于该基板使其瞬间处于深耗尽状态，以使该基板中的该载流子具有足够的能量越过该氧化层的势垒，以到达该电荷储存元件。
2.如权利要求1所述的方法，其中该施加顺向偏压于该源极和该漏极的至少其中之一并将该基板接地的步骤，还包含：施加该顺向偏压至该源极，以及将该漏极接地，并将该基板接地，以使于该源极中的该载流子注入至该基板。
3.如权利要求1所述的方法，其中该施加顺向偏压于该源极或该漏极的至少其中之一并将该基板接地的步骤，还包含：施加该顺向偏压至该漏极，以及将该源极接地，并将该基板接地，以使于该漏极中的该载流子注入至该基板。
4.如权利要求1所述的方法，其中该施加顺向偏压于该源极或该漏极的至少其中之一并将该基板接地的步骤，还包含：施加该顺向偏压至该源极及该漏极，并将该基板接地，以使于该源极或该漏极中的该载流子注入至该基板。
5.如权利要求1所述的方法，其中该栅极电压为正脉冲电压，且该基板电压为接地电压。
6.如权利要求5所述的方法，其中该正脉冲电压维持在0伏特约1微秒，并接着切换至7伏特约1微秒。
7.如权利要求1所述的方法，其中该基板电压为负电压，且该栅极电压为接地电压。
8.如权利要求1所述的方法，其中该载流子为电子。
9.如权利要求1所述的方法，其中该非易失性存储器为n型，且所述施加于该源极及该漏极的至少其中之一的该顺向偏压为负顺向偏压。
10.如权利要求1所述的方法，其中该基板为p型基板。
11.如权利要求1所述的方法，其中该电荷储存元件为浮置栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810137734.9A CN101630530B (zh) | 2008-07-18 | 2008-07-18 | 编程非易失性存储器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810137734.9A CN101630530B (zh) | 2008-07-18 | 2008-07-18 | 编程非易失性存储器的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101630530A CN101630530A (zh) | 2010-01-20 |
| CN101630530B true CN101630530B (zh) | 2013-09-04 |
Family
ID=41575604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810137734.9A Expired - Fee Related CN101630530B (zh) | 2008-07-18 | 2008-07-18 | 编程非易失性存储器的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101630530B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165188A (zh) * | 2011-12-09 | 2013-06-19 | 中国科学院微电子研究所 | 一种多位非挥发存储单元及阵列的编程方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1917215A (zh) * | 2005-08-16 | 2007-02-21 | 力晶半导体股份有限公司 | P型通道存储器及其操作方法 |
| CN1949521A (zh) * | 2005-10-13 | 2007-04-18 | 旺宏电子股份有限公司 | 具有修改的频带结构的非挥发存储器单元的操作方法及装置 |
| CN101093837A (zh) * | 2006-06-22 | 2007-12-26 | 力晶半导体股份有限公司 | 非易失性存储器的操作方法 |
-
2008
- 2008-07-18 CN CN200810137734.9A patent/CN101630530B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1917215A (zh) * | 2005-08-16 | 2007-02-21 | 力晶半导体股份有限公司 | P型通道存储器及其操作方法 |
| CN1949521A (zh) * | 2005-10-13 | 2007-04-18 | 旺宏电子股份有限公司 | 具有修改的频带结构的非挥发存储器单元的操作方法及装置 |
| CN101093837A (zh) * | 2006-06-22 | 2007-12-26 | 力晶半导体股份有限公司 | 非易失性存储器的操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101630530A (zh) | 2010-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1922737B (zh) | 具有不对称电荷陷获的多态存储器单元 | |
| CN100590853C (zh) | 半导体存储器及其形成方法 | |
| CN101510442B (zh) | 存储器阵列的操作方法 | |
| CN100490152C (zh) | 非挥发性存储单元以及相关操作方法 | |
| US9214465B2 (en) | Structures and operational methods of non-volatile dynamic random access memory devices | |
| CN100524530C (zh) | 控制存储器单元的临界电压分布的脉冲宽度收敛法 | |
| WO2002061759A2 (en) | Flash memory device and method of erasing | |
| US7474562B2 (en) | Method of forming and operating an assisted charge memory device | |
| CN100568388C (zh) | 非易失存储器和其驱动方法 | |
| CN101359666A (zh) | 具有浮栅的非易失性动态随机存取存储器及其操作方法 | |
| CN103151356B (zh) | 一种eeprom存储阵列结构及其制造方法 | |
| CN100538899C (zh) | 具有分立电荷存储元件的存储器及其编程方法 | |
| CN1937078B (zh) | 多重操作模式的非易失性存储器 | |
| CN101093726B (zh) | 用于扩展存储器操作裕度并减小第二位效应的方法 | |
| CN100468747C (zh) | 非易失性存储器的操作方法 | |
| CN102709291A (zh) | Sonos存储单元及其操作方法、sonos存储器 | |
| CN101630530B (zh) | 编程非易失性存储器的方法 | |
| US7835192B2 (en) | Method for programming a nonvolatile memory | |
| CN101494087B (zh) | 存储单元的操作方法 | |
| CN1628358A (zh) | 电荷注入方法 | |
| JP2001167587A (ja) | 半導体記憶装置及び記憶方法 | |
| CN101093840A (zh) | 扩展第二位元操作裕度的存储器结构 | |
| CN100555640C (zh) | 非挥发内存的重置方法 | |
| CN113921065B (zh) | 存储器的编程方法 | |
| JPH11176179A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130904 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |