CN102169724B - 存储器元件的操作方法 - Google Patents
存储器元件的操作方法 Download PDFInfo
- Publication number
- CN102169724B CN102169724B CN201010126209.4A CN201010126209A CN102169724B CN 102169724 B CN102169724 B CN 102169724B CN 201010126209 A CN201010126209 A CN 201010126209A CN 102169724 B CN102169724 B CN 102169724B
- Authority
- CN
- China
- Prior art keywords
- storage area
- source electrode
- drain electrode
- passage
- approximately
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000011017 operating method Methods 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000002347 injection Methods 0.000 claims abstract description 16
- 239000007924 injection Substances 0.000 claims abstract description 16
- 239000002784 hot electron Substances 0.000 claims abstract description 8
- 230000007246 mechanism Effects 0.000 claims description 12
- 230000006698 induction Effects 0.000 claims description 10
- 238000012163 sequencing technique Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 230000003446 memory effect Effects 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000005641 tunneling Effects 0.000 abstract 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- -1 silicon oxide nitride Chemical class 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010291 electrical method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种存储器元件的操作方法，此方法将电荷分别储存到位于SONOS晶体管的源极、漏极与通道上方的电荷储存层的源极储存区、漏极储存区、及通道储存区，而达到单一存储胞具有三位元的记忆效果。通道储存区中的电荷利用FN隧穿方式进行写入与抹除；而源极储存区与漏极储存区中的电荷利用通道热电子注入方式写入，并利用单边FN隧穿方式将电荷抹除。本发明可在单一存储胞储存三位元的数据，使存储器的记忆密度大幅提升。
Description
技术领域
本发明涉及一种存储器元件的操作方法，更具体而言，本发明涉及一种使单一晶体管具有多位元记忆效果的存储器元件操作方法。
背景技术
一般SONOS(silicon-oxide-nitride-oxide-silicon)存储器的二位元记忆效果是利用通道热电子等写入方式，将电子储存在靠近源极或漏极端上方的氮化硅层，使单一存储胞在源极与漏极端能单独储存信息，达成二位元效果。
若要达成二位元以上的记忆效果，可利用多阶储存单元(Multi-level cell，MLC)技术，将不同数目的电子储存在浮停栅极上，使得存储器具有多重的启始电压。接着，利用施加一个介于不同启始电压之间的读取电压来读取相对应的电流，以由此判别不同的记忆状态。
然而这些多位元的记忆方式需要有足够大的启始电压差，以免造成记忆状态的误判。此外，注入到浮停栅极的电子数量也须相当精确，因此检测较为复杂，并造成耐操度以及耐久度的问题。
因此，有必要提供一种可减少记忆状态的误判且具有较大的读取电压范围的存储器操作方法。
发明内容
本发明的目的之一为提供一种存储器元件的操作方式，使单一晶体管具有三位元的记忆效果。
本发明基于非易失性存储器的应用，将电荷分别储存在存储器的源极、漏极与通道附近的电荷储存层内，在同一存储胞上记忆三位元的数据，达到三位元的记忆效果，使记忆密度可大幅提高，有效降低存储器制作成本。
本发明的又一目的为提供一种存储器元件的操作方法，其可和一般的存储器元件的电性操作方法相容，而不需增加额外的制作程序。
本发明利用Fowler-Nordheim(FN)穿遂对通道上方的电荷储存层(通道储存区)的电荷进行写入与抹除，并利用存储器元件的启始电压来读取通道储存区的记忆状态。另一方面，本发明利用通道热电子注入方式以及单边FN穿遂方式对源极端或漏极端上方的电荷储存层(源极储存区或漏极储存区)的电荷进行写入与抹除，并利用源极端或漏极端的GIDL电流读取源极储存区或漏极储存区的记忆状态。
为达上述与其他目的，本发明的一实施例提供一种存储器元件的操作方法，此存储器元件具有源极、漏极、通道位于源极和漏极间、电荷储存层位于通道之上、及栅极位于电荷储存层之上，其中源极、漏极与通道位于基底中，且电荷储存层包含分别对应源极、漏极与通道的源极储存区、漏极储存区、及通道储存区。此操作方法包含：(a)于栅极施加第一正电压，以通过FN隧穿机制将电子写入通道储存区；(b)于栅极施加负电压，以通过FN隧穿机制抹除通道储存区中的电子；(c)于栅极及漏极分别施加第二正电压及第三正电压，以将通道热电子注入至漏极储存区；(d)于漏极施加第四正电压，以通过FN隧穿机制抹除漏极储存区中的电子；(e)于栅极及源极分别施加第五正电压及一第六正电压，以将通道热电子注入至源极储存区；以及(f)于源极施加第七正电压，以通过FN隧穿机制抹除源极储存区中的电子。
本发明的另一实施例则提供一种存储器元件的操作方法，此存储器元件具有源极、漏极、通道位于源极和漏极间、电荷储存层位于通道之上、及栅极位于电荷储存层之上，其中源极、漏极与通道位于基底中，且电荷储存层包含分别对应源极、漏极与通道的源极储存区、漏极储存区、及通道储存区。此操作方法包含：通道储存区程序化步骤，将电子注入电荷储存层的通道储存区，使存储器元件的启始电压上升；通道储存区抹除步骤，移除电荷储存层的通道储存区中的电子，使存储器元件的启始电压下降；漏极储存区程序化步骤，将电子注入电荷储存层的漏极储存区，使漏极的GIDL电流上升；漏极储存区抹除步骤，移除电荷储存层的漏极储存区中的电子，使漏极的GIDL电流下降；源极储存区程序化步骤，将电子注入至电荷储存层的源极储存区，使源极的GIDL电流上升；以及源极储存区抹除步骤，移除电荷储存层的源极储存区中的电子，使源极的GIDL电流下降。
本发明的其他方面，部分将在后续说明中陈述，而部分可由说明中轻易得知，或可由本发明的实施例而得知。本发明的各方面将可利用所附的权利要求中所特别指出的元件及组合而理解并达成。需了解，前述的发明内容及下列详细说明均仅作举例之用，并非用以限制本发明。
附图说明
图1为适用于本发明的存储器操作方法的n型通道SONOS存储器元件的剖面示意图；
图2为用以说明存储器操作原理的示意图；
图3为说明栅极感应漏极漏电原理的能带图；
图4A及4B分别为根据本发明优选实施例的通道储存区的写入与抹除操作方式的示意图；
图4C显示存储器元件的通道储存区经写入操作后的漏极电流-栅极电压特性图；
图5A及5B分别为根据本发明优选实施例的漏极储存区的写入与抹除操作方式的示意图；
图5C及5D显示存储器元件的漏极储存区经写入/抹除操作后的漏极电流-栅极电压特性图。
附图标记说明
10 存储器元件
14 硅基底
16 源极
18 漏极
20 通道
22 第一绝缘层
24 电荷储存层
26 第二绝缘层
28 栅极
30 源极储存区
32 通道储存区
34 漏极储存区
具体实施方式
本发明披露一种存储器元件的操作方法，其通过将电荷储存在存储器的源极、漏极与通道附近的电荷储存层内，以在同一存储胞(cell)上记忆三位元的数据，而达到三位元的记忆效果。以下将配合图1至图5D的图示描述一些本发明的优选实施例，其中相同的元件符号表示相同或具有相同功能的元件，而所附的相关图示并未依据实际比例绘制，其作用仅在于表达本发明的结构特征。此外，以下实施例中所述的装置、元件及方法步骤，仅用以说明本发明，并非用以限制本发明的范围。应注意的是，当以下说明表示位于另一元件之上的元件时，其可表示此元件为直接位于另一元件的上面或可存有中间元件，除非另有明确指明。
图1为适用于本发明的存储器操作方法的n型通道SONOS存储器元件10的剖面示意图，其包含硅基底14、第一绝缘层22、电荷储存层24、第二绝缘层26、及栅极28。硅基底14中可定义出源极16、漏极18、以及通道20，其中源极16及漏极18位于栅极28两侧的硅基底14中，而通道20位于栅极28的下方的源极16及漏极18之间的硅基底14中。一般来说，源极16及漏极18的掺杂型与硅基底14的掺杂型相异，以本实施为例，硅基底14为P型掺杂，而源极16及漏极18为N型掺杂。
电荷储存层24位于第一绝缘层22和第二绝缘层26之间，其可使所注入的电子或空穴局限在特定的区域。在优选实施例中，电荷储存层24为氮化硅材料，然而在其他实施例中，电荷储存层24亦可为氧化铝、氧化钽、氧化钛或其他可用于储存电荷的等效材料。
本发明实施例提供一种可达到多位元记忆效果的存储器元件操作方法，其中存储器元件为非易失性存储器元件。以下将利用上述n型通道SONOS存储器元件10阐述本发明的方法。参考图2，其为用以说明本发明的存储器操作原理的示意图。SONOS存储器元件10的电荷储存层24可分为源极储存区30、通道储存区32、及漏极储存区34，其位置分别对应源极16、通道20、及漏极18。本发明的方法可针对源极储存区30、通道储存区32、及漏极储存区34分别进行电子的写入及抹除操作，因此可储存三位元(位元S、位元C、及位元D)的数据。如图2所示，以(a，b，c)表示源极储存区30、通道储存区32、及漏极储存区34的电子储存状态，其中1表示该储存区为电子写入状态，0表示该储存区为电子抹除状态。举例来说，(0，1，1)表示源极储存区30为抹除状态、通道储存区32以及漏极储存区34为写入状态。相较于仅能储存0与1两种状态的已知存储器，本发明可储存(0，0，0)、(0，0，1)、(0，1，0)、(0，1，1)、(1，0，0)、(1，0，1)、(1，1，0)、(1，1，1)八种状态，因此可大幅提高记忆密度，降低存储器的单位成本。
电子注入通道储存区32将造成存储器元件10的启始电压Vt上升，因此通道的启始电压Vt可作为通道储存区32的记忆状态的判断标准。另一方面，注入到源极储存区30与漏极储存区34的电子，由于位于通道20与源极16/漏极18的PN半导体结空乏区的上方，因此可在不影响启始电压Vt的情况下使源极16与漏极18的栅极感应漏极漏电(GIDL)电流增加。栅极感应漏极漏电(GIDL)原理可参考图3所示的能带图。GIDL电流增加的原因主要是因为栅极28与漏极18的重叠区域有较大的电场，当电子写入上述重叠区域上方的漏极储存区34时，会在漏极18上方产生额外的偏压而造成能带的弯曲，使得电子能由漏极18的价电带穿遂至导电带而形成电子-空穴对，因此产生极大的栅极感应漏极漏电电流，使得漏极电流显着地增加。
如前述，源极储存区30、通道储存区32、及漏极储存区34的电子储存状态可由源极GIDL电流、通道启始电压Vt、及漏极GIDL电流来判别。在另一实施例中，本发明的方法可搭配已知的多阶储存单元(Multi-level cell，MLC)技术，控制电荷注入数量的多寡，使电荷储存层24中的每个储存区可储存n种不同的电子数量，其分别对应n种不同的逻辑状态，而达到多位元的效果。因此，若将4种不同数量的电子储存在电荷储存层24的源极储存区30、通道储存区32、及漏极储存区34内，则一共可有43＝64种记忆状态，亦即相当于6位元的记忆效果。
图4A及4B分别为根据本发明优选实施例的通道储存区32的写入与抹除操作方式的示意图。参考图4A，在此实施例中，通道储存区32的电子写入操作是利用FN隧穿机制而实施，其操作步骤包含，施加正电压VG于存储器元件10的栅极28，同时将源极16与漏极18接地、设为0伏特、或浮置。施加于栅极28的正电压VG介于约20伏特至约40伏特之间(优选为约30伏特)且持续时间为约0.05秒至约0.2秒(优选为约0.1秒)，如此在通道20的电子会穿遂至通道20上方的通道储存区32中而完成写入的步骤，而启始电压Vt在此过程中也将逐渐增加。接着，参考图4B，在此实施例中，通道储存区32的电子抹除操作也是利用FN隧穿机制而实施，其操作步骤包含，施加负电压VG于存储器元件10的栅极28，同时将源极16与漏极18接地、设为0伏特、或浮置。施加于栅极28的负电压VG介于约-30伏特至约-50伏特之间(优选为约-40伏特)且持续时间为约0.05秒至约0.2秒(优选为约0.1秒)，如此储存在通道储存区32的电子会穿遂至通道20中而完成抹除的步骤，而启始电压Vt在此过程中也将逐渐减少。
图4C显示存储器元件10的通道储存区32经写入操作后的漏极电流-栅极电压特性图，其中源极储存区30及漏极储存区34均为抹除状态。如图4C所示，由状态(0，0，0)至状态(0，1，0)，启始电压Vt将会因为电子写入通道储存区32而增加，因此可利用启始电压Vt的大小来读取通道储存区32的电子储存状态。举例来说，可在栅极28施加一个介于写入状态与抹除状态的启始电压Vt之间的读取电压Vread1，来读取相对应的漏极电流，由此判别通道储存区32的记忆状态。在一实施例中，可在栅极28与漏极18分别施加3V以及0.1V的电压，并将源极16接地，以量测漏极电流。若漏极电流为10-8A，则表示通道储存区32为抹除状态，若漏极电流为10-11A，则表示通道储存区32为写入状态。
图5A及5B分别为根据本发明优选实施例的漏极储存区34的写入与抹除操作方式的示意图。参考图5A，此实施例利用通道热电子写入方式，将电子写入至漏极18上方的漏极储存区34中。举例来说，漏极储存区34的写入步骤包含，施加正电压VG于栅极28、施加正电压VD于漏极18、以及将源极16接地、设为0伏特、或浮置。施加于栅极28的正电压VG介于约10伏特至约25伏特之间(优选为约17伏特)，施加于漏极18的正电压VD介于约15伏特至约35伏特之间(优选为约25伏特)，且VG及VD的作用时间持续约0.05秒至约0.2秒(优选为约0.1秒)。在此过程中，通道20中的电子将获得动能而注入到漏极18上方的漏极储存区34，这也将使得漏极18的GIDL电流增加。接着，参考图5B，在此实施例中，漏极储存区34的电子抹除操作是利用单边的FN穿遂机制而实施，其操作步骤包含，施加正电压VD于存储器元件10的漏极18，同时将源极16与栅极28接地、设为0伏特、或浮置。施加于漏极18的正电压VD介于约15伏特至约35伏特之间(优选为约25伏特)且持续时间为约0.05秒至约0.2秒(优选为约0.1秒)，如此储存在漏极储存区34中的电子会被抹除，而漏极18的GIDL电流也将减少。应了解的是，源极储存区30的写入及抹除操作类似于上述有关漏极储存区34的写入及抹除操作，故不赘述。
图5C及5D显示存储器元件10的漏极储存区34经写入/抹除操作后的漏极电流-栅极电压特性图，其中在图5C所示的实施例中，源极储存区30为抹除状态而通道储存区32为写入状态，而在图5D所示的实施例中，源极储存区30及通道储存区32均为抹除状态。参考图5C，由状态(0，1，0)至状态(0，1，1)，漏极18的GIDL电流将会因为电子写入漏极储存区34而增加，因此可利用漏极18的GIDL电流的大小来读取漏极储存区34的电子储存状态。举例来说，在栅极28与漏极18分别施加-6V以及2V的电压，并将源极接地，以量测漏极电流。若漏极电流为10-11A，则表示漏极储存区34为抹除状态，若漏极电流为10-8A，则表示漏极储存区34为写入状态。参考图5D，由状态(0，0，1)至状态(0，0，0)，漏极18的GIDL电流将会因为电子的抹除而减小，此时，可在栅极28与漏极18分别施加例如-13V以及2V的电压，并将源极接地，以量测漏极电流。若漏极电流为10-8A，则表示漏极储存区34为写入状态，若漏极电流为10-11A，则表示漏极储存区34为抹除状态。
一般来说，本发明并不限定对源极储存区30/漏极储存区34以及通道储存区32的操作顺序，然而优选的情况为，先对通道储存区32进行写入/抹除的操作，再对源极储存区30/漏极储存区34进行写入/抹除的操作，以减低通道储存区32的写入/抹除操作对源极储存区30/漏极储存区34中电荷的影响。另一方面，读取存储器的记忆状态的顺序优选为先判断启始电压Vt，再由启始电压Vt的值来决定GIDL电流的读取电压范围。以图5C及图5D为例，先判断启始电压Vt，以决定通道储存区32的记忆状态，若通道储存区32的状态为1(如图5C)，则GIDL电流的读取电压Vread2为约-6伏特，而若通道储存区32的状态为0(如图5D)，则GIDL电流的读取电压Vread3为约-13伏特。
本发明的实施不限于实施例所提供的存储器元件型式或实验的参数条件，亦即本发明所提供的存储器元件的操作方法亦可适用于p型通道的存储器元件，且存储器元件的实质结构或组成材料亦可有所变更，并可相容于其他写入/抹除机制。另，本发明所提供的存储器元件的操作方法，其实施参数条件可根据各种存储器元件的型式、结构或材料而改变，本发明并非受限于此。
相较于多阶储存单元(MLC)技术，需要很大的启始电压差，来达成多位元的记忆效果，本发明将电荷储存在电荷储存层的不同位置，因此启始电压差不需太大，注入到浮停栅极的电子数量也不须太精确，可大幅减少记忆状态的误判，以及耐操度与耐久度的问题。此外，本发明与快闪存储器工艺以及操作相容，仅需改变存储器的电压操作方式，即可使单一晶体管具有三位元的记忆效果，因此可直接应用在快闪存储器。另外，本发明可结合平面显示器，将存储器制作在薄膜晶体管上，因此也可以应用在平面显示器产业的系统面板上。相较于传统存储器的操作方式，本发明可使存储器的记忆密度大幅提高，降低存储器的单位成本。
尽管本发明已特别配合特定优选的实施例而描述，然而很明显地，本领域技术人员可于参考本说明书的情形下而进行多种替代、修改及变更。因此，附加的权利要求意欲在不悖离本发明实际范围及精神下涵盖任何这些替代、修改及变更。
Claims (10)
1.一种操作存储器元件的方法，该存储器元件具有源极、漏极、通道位于该源极和该漏极间、电荷储存层位于该通道之上、及栅极位于该电荷储存层之上，其中该源极、该漏极与该通道位于基底中，且该电荷储存层包含分别对应该源极、该漏极与该通道的源极储存区、漏极储存区、及通道储存区，该源极储存区、该漏极储存区、及该通道储存区分别在该源极、该漏极与该通道上方，该通道储存区位于该源极储存区和该漏极储存区之间，该方法包含：
(a)于该栅极施加第一正电压，以通过FN隧穿机制将电子写入该通道储存区；
(b)于该栅极施加负电压，以通过FN隧穿机制抹除该通道储存区中的电子；
(c)于该栅极及该漏极分别施加第二正电压及第三正电压，以将通道热电子注入该漏极储存区；以及
(d)于该漏极施加第四正电压，以通过FN隧穿机制抹除该漏极储存区中的电子，
其中，该通道储存区的电子写入和抹除与该漏极储存区的电子注入和抹除分别进行。
2.如权利要求1所述的操作存储器元件的方法，还包含：
(e)于该栅极及该源极分别施加第五正电压及第六正电压，以将通道热电子注入至该源极储存区；以及
(f)于该源极施加第七正电压，以通过FN隧穿机制抹除该源极储存区中的电子，
其中，该通道储存区的电子写入和抹除、该漏极储存区的电子注入和抹除、以及该源极储存区的电子注入和抹除分别进行。
3.如权利要求1所述的操作存储器元件的方法，其中于该步骤(a)中，该第一正电压介于约20伏特至约40伏特之间且持续约0.05秒至约0.2秒，其中该源极与该漏极接地、设为0伏特、或浮置。
4.如权利要求1所述的操作存储器元件的方法，其中于该步骤(b)中，该负电压介于约-30伏特至约-50伏特之间且持续约0.05秒至约0.2秒，其中该源极与该漏极接地、设为0伏特、或浮置。
5.如权利要求2所述的操作存储器元件的方法，其中于该步骤(c)中，该第二正电压介于约10伏特至约25伏特之间、该第三正电压介于约15伏特至约35伏特之间、且该第二正电压及该第三正电压持续约0.05秒至约0.2秒，其中该源极接地、设为0伏特、或浮置；以及
其中，于该步骤(e)中，该第五正电压介于约10伏特至约25伏特之间、该第六正电压介于约15伏特至约35伏特之间、且该第五正电压及该第六正电压持续约0.05秒至约0.2秒，其中该漏极接地、设为0伏特、或浮置。
6.如权利要求2所述的操作存储器元件的方法，其中于该步骤(d)中，该第四正电压介于约15伏特至约35伏特之间且持续约0.05秒至约0.2秒，其中该源极与该栅极接地、设为0伏特、或浮置；以及
其中，于该步骤(f)中，该第七正电压介于约15伏特至约35伏特之间且持续约0.05秒至约0.2秒，其中该漏极与该栅极接地、设为0伏特、或浮置。
7.如权利要求1所述的操作存储器元件的方法，还包含量测该存储器元件的启始电压，以判断该通道储存区处于写入状态或抹除状态。
8.如权利要求2所述的操作存储器元件的方法，还包含量测该漏极的栅极感应漏极漏电电流，以判断该漏极储存区处于写入状态或抹除状态；以及
量测该源极的栅极感应漏极漏电电流，以判断该源极储存区处于写入状态或抹除状态。
9.如权利要求1所述的操作存储器元件的方法，其中该源极储存区、该漏极储存区、及该通道储存区的每一个的电子储存状态，根据电子的数量规划为对应不同的逻辑状态。
10.一种操作存储器元件的方法，该存储器元件具有源极、漏极、通道位于该源极和该漏极间、具有电荷储存层位于该通道之上、及栅极位于该电荷储存层之上，其中该源极、该漏极与该通道位于基底中，且该电荷储存层包含分别对应该源极、该漏极与该通道的源极储存区、漏极储存区、及通道储存区，该源极储存区、该漏极储存区、及该通道储存区分别在该源极、该漏极与该通道上方，该通道储存区位于该源极储存区和该漏极储存区之间，该方法包含：
通道储存区程序化步骤，将电子注入该电荷储存层的该通道储存区，使该存储器元件的启始电压上升；
通道储存区抹除步骤，移除该电荷储存层的该通道储存区中的电子，使该存储器元件的该启始电压下降；
漏极储存区程序化步骤，将电子注入该电荷储存层的该漏极储存区，使该漏极的栅极感应漏极漏电电流上升；
漏极储存区抹除步骤，移除该电荷储存层的该漏极储存区中的电子，使该漏极的该栅极感应漏极漏电电流下降；
源极储存区程序化步骤，将电子注入至该电荷储存层的该源极储存区，使该源极的栅极感应漏极漏电电流上升；以及
源极储存区抹除步骤，移除该电荷储存层的该源极储存区中的电子，使该源极的该栅极感应漏极漏电电流下降，
其中，该通道储存区的电子注入和移除、该漏极储存区的电子注入和移除、以及该源极储存区的电子注入和移除分别进行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010126209.4A CN102169724B (zh) | 2010-02-26 | 2010-02-26 | 存储器元件的操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010126209.4A CN102169724B (zh) | 2010-02-26 | 2010-02-26 | 存储器元件的操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102169724A CN102169724A (zh) | 2011-08-31 |
| CN102169724B true CN102169724B (zh) | 2014-09-24 |
Family
ID=44490852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010126209.4A Expired - Fee Related CN102169724B (zh) | 2010-02-26 | 2010-02-26 | 存储器元件的操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102169724B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021140847A (ja) * | 2020-03-05 | 2021-09-16 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3912937B2 (ja) * | 1999-08-10 | 2007-05-09 | スパンション インク | 非導電性のチャージトラップゲートを利用した多ビット不揮発性メモリ |
| US7057938B2 (en) * | 2002-03-29 | 2006-06-06 | Macronix International Co., Ltd. | Nonvolatile memory cell and operating method |
| US7075828B2 (en) * | 2004-04-26 | 2006-07-11 | Macronix International Co., Intl. | Operation scheme with charge balancing erase for charge trapping non-volatile memory |
-
2010
- 2010-02-26 CN CN201010126209.4A patent/CN102169724B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102169724A (zh) | 2011-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100292361B1 (ko) | 반도체불휘발성메모리의데이타기입방법 | |
| CN100477231C (zh) | 存储单元以及电荷陷入层存储单元的阵列的操作方法 | |
| CN101093841B (zh) | 具有放大的第二位操作区间的多阶存储单元结构 | |
| CN102930899B (zh) | 一种非易失存储器的擦除方法及装置 | |
| CN109817624B (zh) | 存储器及其操作方法 | |
| US20100091572A1 (en) | 2t nor-type non-volatile memoryt cell array and method of processing data of 2t nor-type non-volatile memory | |
| CN101465161A (zh) | 共享字线的分栅式闪存 | |
| CN1883046A (zh) | 电荷捕获存储器件以及用于操作和制造该单元的方法 | |
| CN106155576B (zh) | 存储器管理方法、存储器存储装置和存储器控制电路单元 | |
| CN100524530C (zh) | 控制存储器单元的临界电压分布的脉冲宽度收敛法 | |
| CN101853704A (zh) | 共享字线的分栅式闪存的擦除方法 | |
| CN108520881B (zh) | 三维存储器及其数据操作方法 | |
| CN106098103B (zh) | 一种非易失性存储器中坏点单元的替换方法 | |
| CN105226065A (zh) | 一种双位sonos存储器及其编译、擦除和读取方法 | |
| US7405972B1 (en) | Non-volatile memory array | |
| CN1226782C (zh) | 非易失性存储器元件的操作方法 | |
| CN102169724B (zh) | 存储器元件的操作方法 | |
| US10964391B2 (en) | Programming circuit and programming method of flash memory and flash memory | |
| CN101494087B (zh) | 存储单元的操作方法 | |
| US7561470B2 (en) | Double-side-bias methods of programming and erasing a virtual ground array memory | |
| CN101677017A (zh) | 一种存储器阵列中的非挥发存储单元的运作方法 | |
| CN101477835A (zh) | 存储器的擦除方法 | |
| CN100552961C (zh) | 多位准存储单元的操作方法 | |
| CN103745748A (zh) | 一种改进的差分架构SONOS Flash存储单元 | |
| CN101692452B (zh) | 共享存储单元的分栅式闪存 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140924 |