CN101853704A - 共享字线的分栅式闪存的擦除方法 - Google Patents

共享字线的分栅式闪存的擦除方法 Download PDF

Info

Publication number
CN101853704A
CN101853704A CN201010187348A CN201010187348A CN101853704A CN 101853704 A CN101853704 A CN 101853704A CN 201010187348 A CN201010187348 A CN 201010187348A CN 201010187348 A CN201010187348 A CN 201010187348A CN 101853704 A CN101853704 A CN 101853704A
Authority
CN
China
Prior art keywords
word line
control gate
gate
flash memory
deleting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010187348A
Other languages
English (en)
Inventor
顾靖
胡剑
孔蔚然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010187348A priority Critical patent/CN101853704A/zh
Publication of CN101853704A publication Critical patent/CN101853704A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提出一种共享字线的分栅式闪存的擦除方法，所述闪存包括：半导体衬底；字线，设置于源极区域和漏极区域之间；第一存储位单元，位于字线与源极区域之间；第二存储位单元，位于字线与漏极区域之间，两个存储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮栅，两个控制栅具有间隔地分别设置于两个浮栅上；分别对字线、第一控制栅和第二控制栅施加电压，实现对第一存储位单元和第二存储单元的擦除，其中字线施加电压范围为7V至8V，第一控制栅上施加电压范围为-8V至-6V，第二控制栅上施加电压范围为-6V至-8V。本发明在擦除操作时降低位线上的电压，从而降低了隧穿氧化层的电场强度，进而改善闪存的耐用度。

Description

共享字线的分栅式闪存的擦除方法
技术领域
本发明涉及半导体领域的数据存储器，尤其涉及一种共享字线的分栅式闪存的擦除方法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战，因而研制高存储密度的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时候，由于受到结构的限制，实现器件的编程电压进一步减小将会面临着很大的挑战。
一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，然而，目前的现有技术中，分栅式闪存相对于堆叠栅闪存多了一个字线从而使得芯片的面积增加，请参考图1，图1是现有技术共享字线的分栅式闪存的结构示意图，从图上可以看出，该闪存包括：半导体衬底100，其上具有间隔设置的源极区域200和漏极区域300；字线400，设置于所述源极区域200和漏极区域300之间；第一存储位单元500，位于所述字线400与所述源极区域200之间；第二存储位单元600，位于所述字线400与所述漏极区域300之间，其中所述两个存储位单元500、600与所述字线400之间由隧穿氧化层700隔开，所述两个存储位单元500、600分别具有第一控制栅510、第一浮栅520和第二控制栅610、第二浮栅620，所述两个控制栅510、610具有间隔地分别设置于所述两个浮栅520、620上。所述两个控制栅510、610为多晶硅控制栅，所述两个浮栅520、620为多晶硅浮栅，所述字线400为多晶硅选择栅，所述隧穿氧化层700为氧化硅层。为了擦除第一存储位单元500和第二存储位单元600，现有技术采用的方法为：在源极区域200、漏极区域300、第一控制栅510和第二控制栅610上不施加电压，即电压为0，而在字线400上施加10V至12V的电压，在字线400和第一控制栅510、第二控制栅610之间电压差的驱使下，电子分别从位于第一控制栅510之下的第一浮栅520、位于第二控制栅610之下的第二浮栅620流向字线400，从而完成擦除的操作。为了达到擦除的效果，该擦除方法需在字线400上施加10V以上的电压，在字线400上施加较高的电压，会影响存储器中隧穿氧化层的电场强度增大，从而降低存储器的耐用度。
发明内容
本发明要解决的技术问题是提供一种擦除方法，解决共享字线的分栅式闪存在擦除过程中因字线施加电压过大而引起隧穿氧化层的电场强度增大的问题。
为了实现上述目的，本发明提出一种共享字线的分栅式闪存的擦除方法，所述闪存包括：半导体衬底，其上具有间隔设置的源极区域和漏极区域；字线，设置于所述源极区域和漏极区域之间；第一存储位单元，位于所述字线与所述源极区域之间；第二存储位单元，位于所述字线与所述漏极区域之间，其中所述两个存储位单元与所述字线之间由隧穿氧化层隔开，所述两个存储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上；所述擦除方法包括：分别对所述字线、所述第一控制栅和所述第二控制栅施加电压，实现对所述第一存储位单元和所述第二存储单元的擦除，其中所述字线施加电压范围为7V至8V，所述第一控制栅上施加电压范围为-8V至-6V，所述第二控制栅上施加电压范围为-6V至-8V。
可选的，在所述字线、所述第一控制栅和所述第二控制栅上施加电压分别为7V、-8V和-8V。
可选的，在所述字线、所述第一控制栅和所述第二控制栅上施加电压分别为8V、-7V和-7V。
可选的，在所述字线、所述第一控制栅和所述第二控制栅上施加电压分别为7V、-7V和-7V。
可选的，在所述字线、所述第一控制栅和所述第二控制栅上施加电压分别为8V、-6V和-6V。
可选的，所述第一控制栅和所述第二控制栅为多晶硅控制栅。
可选的，所述第一浮栅和所述第二浮栅为多晶硅浮栅。
可选的，所述字线为多晶硅选择栅。
可选的，所述隧穿氧化层为氧化硅层。
本发明共享字线的分栅式闪存的擦除方法的有益效果主要表现在：本发明提供的共享字线的分栅式闪存的擦除方法通过在第一控制栅和第二控制栅上施加负电压，在保证擦除所需电压差不低于现有技术中电压差的基础上，大大降低了施加于位线上所需的电压，从而避免了因位线上施加电压过大而引起隧穿氧化层的电场强度增大的问题，提高了闪存的耐用度。
附图说明
图1是现有技术共享字线的分栅式闪存的结构示意图。
图2是本发明共享字线的分栅式闪存的擦除方法和现有技术电流平稳度的效果对比图。
图3是本发明共享字线的分栅式闪存的擦除方法擦除前后电流对比图。
图4是现有技术中闪存擦除前后电流对比图。
具体实施方式
下面结合附图，对本发明做进一步的阐述。
本发明提出一种共享字线的分栅式闪存的擦除方法，所述闪存包括：半导体衬底，其上具有间隔设置的源极区域和漏极区域；字线，设置于所述源极区域和漏极区域之间；第一存储位单元，位于所述字线与所述源极区域之间；第二存储位单元，位于所述字线与所述漏极区域之间，其中所述两个存储位单元与所述字线之间由隧穿氧化层隔开，所述两个存储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上，所述第一控制栅和所述第二控制栅为多晶硅控制栅，所述第一浮栅和所述第二浮栅为多晶硅浮栅，所述字线为多晶硅选择栅，所述隧穿氧化层为氧化硅层。上述共享字线的分栅式闪存的结构和现有技术的结构一样，可以参考背景技术中对图1的详细说明，下面，着重介绍本发明共享字线的分栅式闪存的擦除方法。
在背景技术中提到，现有的擦除方法是在源漏极以及两个控制栅上不施加电压，只在字线上施加擦除电压，为了达到擦除的效果，在字线和控制栅之间的电压差一般不能低于10V，因此，字线上的电压值也应在10V以上，字线上较高的电压会形成较强的电场，导致擦除后，闪存内电流的平稳度降低，从而影响闪存的耐用度。
针对上述问题，本发明提出了一种共享字线的分栅式闪存的擦除方法，即分别对所述字线、所述第一控制栅和所述第二控制栅施加电压，实现对所述第一存储位单元和所述第二存储单元的擦除，其中所述字线施加电压范围为7V至8V，所述第一控制栅上施加电压范围为-8V至-6V，所述第二控制栅上施加电压范围为-6V至-8V。
本发明共享字线的分栅式闪存的擦除方法和现有技术的区别在于，本发明对第一控制栅和第二控制栅上施加负电压，在不影响擦除效果的前提下，可以降低字线上的电压。
下面，请参考几个实施例。
实施例一：在字线上施加7V的电压，在第一控制栅和第二控制栅上均施加-8V的电压，之间的电压差均达到15V，满足擦除的要求，同时也降低了字线上所施加的电压。
实施例二：在字线上施加8V的电压，在第一控制栅和第二控制栅上均施加-7V的电压，之间的电压差均达到15V，满足擦除的要求，同时也降低了字线上所施加的电压。
实施例三：在字线上施加7V的电压，在第一控制栅和第二控制栅上均施加-7V的电压，之间的电压差均达到14V，满足擦除的要求，同时也降低了字线上所施加的电压。
实施例四：在字线上施加8V的电压，在第一控制栅和第二控制栅上均施加-6V的电压，之间的电压差均达到14V，满足擦除的要求，同时也降低了字线上所施加的电压。
上述实施例中在字线和两个控制栅之间的电压差均超过了10V，擦除效果优于现有技术，而且，字线上所施加的电压也大大的减小。
下面，请参考图2，图2是本发明共享字线的分栅式闪存的擦除方法和现有技术电流平稳度的效果对比图。图中横坐标为随机采的点的标号，共六个点，纵坐标为闪存内的电流值，单位为微安，曲线A为在字线上施加8V电压，在第一控制栅和第二控制栅上均施加-7V的电压的条件下测得的电流值，曲线B为仅在字线上施加12V的电压的条件下测得的电流值，擦除过后，曲线A中显示的电流值大于曲线B中所显示的电流值。图3是本发明共享字线的分栅式闪存的擦除方法擦除前后电流对比图，在字线上施加8V电压，在第一控制栅和第二控制栅上均施加-7V的电压的条件下测得，图中测了三点，分别为如图所示C、D、E，纵坐标所示的百分比为擦除过后的电流和初始状态的电流之百分比，横坐标为编程/擦除的次数，从图3可以看出，该三点所测得的百分比均在100％附近波动，波动范围为96％至102％之间，图4是现有技术中闪存擦除前后电流对比图，为仅在字线上施加10.5V的擦除电压的条件下测得，图中测了一点，从图上可以看出，随着时间的增加，擦除过后的电流和初始状态的电流之百分比渐渐降低，直至90％附近，降幅较大，尤其在编程/擦除50000次之后，电流变化比较明显。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (9)

1.一种共享字线的分栅式闪存的擦除方法，所述闪存包括：半导体衬底，其上具有间隔设置的源极区域和漏极区域；字线，设置于所述源极区域和漏极区域之间；第一存储位单元，位于所述字线与所述源极区域之间；第二存储位单元，位于所述字线与所述漏极区域之间，其中所述两个存储位单元与所述字线之间由隧穿氧化层隔开，所述两个存储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上；其特征在于所述擦除方法包括：分别对所述字线、所述第一控制栅和所述第二控制栅施加电压，实现对所述第一存储位单元和所述第二存储单元的擦除，其中所述字线施加电压范围为7V至8V，所述第一控制栅上施加电压范围为-8V至-6V，所述第二控制栅上施加电压范围为-6V至-8V。
2.根据权利要求1所述的共享字线的分栅式闪存的擦除方法，其特征在于：在所述字线、所述第一控制栅和所述第二控制栅上施加电压分别为7V、-8V和-8V。
3.根据权利要求1所述的共享字线的分栅式闪存的擦除方法，其特征在于：在所述字线、所述第一控制栅和所述第二控制栅上施加电压分别为8V、-7V和-7V。
4.根据权利要求1所述的共享字线的分栅式闪存的擦除方法，其特征在于：在所述字线、所述第一控制栅和所述第二控制栅上施加电压分别为7V、-7V和-7V。
5.根据权利要求1所述的共享字线的分栅式闪存的擦除方法，其特征在于：在所述字线、所述第一控制栅和所述第二控制栅上施加电压分别为8V、-6V和-6V。
6.根据权利要求1所述的共享字线的分栅式闪存的擦除方法，其特征在于：所述第一控制栅和所述第二控制栅为多晶硅控制栅。
7.根据权利要求1所述的共享字线的分栅式闪存的擦除方法，其特征在于：所述第一浮栅和所述第二浮栅为多晶硅浮栅。
8.根据权利要求1所述的共享字线的分栅式闪存的擦除方法，其特征在于：所述字线为多晶硅选择栅。
9.根据权利要求1所述的共享字线的分栅式闪存的擦除方法，其特征在于：所述隧穿氧化层为氧化硅层。
CN201010187348A 2010-05-28 2010-05-28 共享字线的分栅式闪存的擦除方法 Pending CN101853704A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010187348A CN101853704A (zh) 2010-05-28 2010-05-28 共享字线的分栅式闪存的擦除方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010187348A CN101853704A (zh) 2010-05-28 2010-05-28 共享字线的分栅式闪存的擦除方法

Publications (1)

Publication Number Publication Date
CN101853704A true CN101853704A (zh) 2010-10-06

Family

ID=42805134

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010187348A Pending CN101853704A (zh) 2010-05-28 2010-05-28 共享字线的分栅式闪存的擦除方法

Country Status (1)

Country Link
CN (1) CN101853704A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623057A (zh) * 2012-03-31 2012-08-01 上海宏力半导体制造有限公司 电可擦可编程只读存储器结构以及电子设备
CN102637455A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 存储器阵列
CN102768855A (zh) * 2012-07-24 2012-11-07 上海宏力半导体制造有限公司 存储器阵列及电子设备
CN103871465A (zh) * 2014-03-17 2014-06-18 上海华虹宏力半导体制造有限公司 非易失性存储器及其操作方法
CN104183274A (zh) * 2014-08-26 2014-12-03 上海华虹宏力半导体制造有限公司 存储单元及存储阵列的擦除方法
CN103345939B (zh) * 2013-06-26 2017-08-08 上海华虹宏力半导体制造有限公司 分栅式闪存的擦除方法
CN107331419A (zh) * 2017-07-05 2017-11-07 上海华虹宏力半导体制造有限公司 筛除闪存单元中早期失效的方法
CN111725214A (zh) * 2020-07-30 2020-09-29 上海华虹宏力半导体制造有限公司 闪存存储器及其制造、使用方法
CN112234096A (zh) * 2020-10-27 2021-01-15 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法
CN113903789A (zh) * 2021-09-29 2022-01-07 上海华虹宏力半导体制造有限公司 闪存存储器及其制造方法、操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183562A (zh) * 2006-11-17 2008-05-21 夏普株式会社 非易失性半导体存储装置的擦除电路
CN101447228A (zh) * 2007-11-26 2009-06-03 旺宏电子股份有限公司 一种执行存储器的操作的方法
CN101465161A (zh) * 2008-12-30 2009-06-24 上海宏力半导体制造有限公司 共享字线的分栅式闪存
CN101707200A (zh) * 2009-11-26 2010-05-12 上海宏力半导体制造有限公司 共享字线的分栅式闪存

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183562A (zh) * 2006-11-17 2008-05-21 夏普株式会社 非易失性半导体存储装置的擦除电路
CN101447228A (zh) * 2007-11-26 2009-06-03 旺宏电子股份有限公司 一种执行存储器的操作的方法
CN101465161A (zh) * 2008-12-30 2009-06-24 上海宏力半导体制造有限公司 共享字线的分栅式闪存
CN101707200A (zh) * 2009-11-26 2010-05-12 上海宏力半导体制造有限公司 共享字线的分栅式闪存

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637455A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 存储器阵列
CN102623057B (zh) * 2012-03-31 2018-01-26 上海华虹宏力半导体制造有限公司 电可擦可编程只读存储器结构以及电子设备
CN102623057A (zh) * 2012-03-31 2012-08-01 上海宏力半导体制造有限公司 电可擦可编程只读存储器结构以及电子设备
CN102768855A (zh) * 2012-07-24 2012-11-07 上海宏力半导体制造有限公司 存储器阵列及电子设备
CN102768855B (zh) * 2012-07-24 2016-12-21 上海华虹宏力半导体制造有限公司 存储器阵列及电子设备
CN103345939B (zh) * 2013-06-26 2017-08-08 上海华虹宏力半导体制造有限公司 分栅式闪存的擦除方法
CN103871465A (zh) * 2014-03-17 2014-06-18 上海华虹宏力半导体制造有限公司 非易失性存储器及其操作方法
CN104183274A (zh) * 2014-08-26 2014-12-03 上海华虹宏力半导体制造有限公司 存储单元及存储阵列的擦除方法
CN104183274B (zh) * 2014-08-26 2017-03-29 上海华虹宏力半导体制造有限公司 存储阵列的擦除方法
CN107331419A (zh) * 2017-07-05 2017-11-07 上海华虹宏力半导体制造有限公司 筛除闪存单元中早期失效的方法
CN111725214A (zh) * 2020-07-30 2020-09-29 上海华虹宏力半导体制造有限公司 闪存存储器及其制造、使用方法
CN111725214B (zh) * 2020-07-30 2023-08-04 上海华虹宏力半导体制造有限公司 闪存存储器及其制造、使用方法
CN112234096A (zh) * 2020-10-27 2021-01-15 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法
CN112234096B (zh) * 2020-10-27 2024-05-28 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制备方法
CN113903789A (zh) * 2021-09-29 2022-01-07 上海华虹宏力半导体制造有限公司 闪存存储器及其制造方法、操作方法
CN113903789B (zh) * 2021-09-29 2024-05-28 上海华虹宏力半导体制造有限公司 闪存存储器及其制造方法、操作方法

Similar Documents

Publication Publication Date Title
CN101853704A (zh) 共享字线的分栅式闪存的擦除方法
US11670386B2 (en) Method for suppressing gate oxide tunnel current in non-volatile memory to reduce disturbs
CN101465161A (zh) 共享字线的分栅式闪存
CN100477231C (zh) 存储单元以及电荷陷入层存储单元的阵列的操作方法
CN102930899B (zh) 一种非易失存储器的擦除方法及装置
US9490026B2 (en) Nonvolatile memory erasure method and device
CN101419972B (zh) 高效擦写的分栅闪存
JP2010514196A (ja) ２ｔｎｏｒ型不揮発性メモリセルアレイ及び２ｔｎｏｒ型不揮発性メモリのデータ処理方法
US7405972B1 (en) Non-volatile memory array
CN104183274A (zh) 存储单元及存储阵列的擦除方法
US20160284395A1 (en) 2-bit flash memory device and programming, erasing and reading methods thereof
CN101707200A (zh) 共享字线的分栅式闪存
CN101740120A (zh) 一种共享字线的分栅式闪存的编程方法
CN101783179B (zh) 提高分栅式闪存耐用性的擦除方法
US8427879B2 (en) Method for enabling a SONOS transistor to be used as both a switch and a memory
CN103745748A (zh) 一种改进的差分架构SONOS Flash存储单元
CN100505317C (zh) 存储器元件
CN101694844A (zh) 共享字线的基于氮化硅浮栅的分栅式闪存
US9659654B2 (en) Method to prevent loss of data of a transistor-based memory unit
JP2014146407A (ja) スプリット・ゲート・ビット・セルのプログラミング
CN101692451A (zh) 共享字线的基于多晶硅浮栅的分栅式闪存
CN103345939B (zh) 分栅式闪存的擦除方法
CN102169724B (zh) 存储器元件的操作方法
KR20080091951A (ko) 낸드 플래시 메모리소자의 데이터 소거방법
CN101694845A (zh) 共享字线的分栅式闪存

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20101006