CN101740120A - 一种共享字线的分栅式闪存的编程方法 - Google Patents
一种共享字线的分栅式闪存的编程方法 Download PDFInfo
- Publication number
- CN101740120A CN101740120A CN200910198557A CN200910198557A CN101740120A CN 101740120 A CN101740120 A CN 101740120A CN 200910198557 A CN200910198557 A CN 200910198557A CN 200910198557 A CN200910198557 A CN 200910198557A CN 101740120 A CN101740120 A CN 101740120A
- Authority
- CN
- China
- Prior art keywords
- word line
- flash memory
- gate
- control gate
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种共享字线的分栅式闪存的编程方法，所述方法包括：分别对闪存的字线、第一控制栅、第二控制栅和源极区域施加电压，实现第一存储位单元编程，其中源极区域施加电压范围为2.5V至3.6V，第一控制栅施加电压范围为10V至16V，本发明提出的共享字线的分栅式闪存的编程方法，在保证闪存的编程功能不受影响的前提下，降低了源极区域或者漏极区域上所施加的电压，从而无需在源极区域或漏极区域使用高压管，减小了芯片的面积。
Description
技术领域
本发明涉及半导体领域的数据存储器，尤其涉及一种共享字线的分栅式闪存的编程方法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战，因而研制高存储密度的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时候，由于受到结构的限制，实现器件的编程电压进一步减小将会面临着很大的挑战。
一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，然而，目前的现有技术中，分栅式闪存相对于堆叠栅闪存多了一个字线从而使得芯片的面积增加，另外，即使是共享字线的分栅式闪存，需在源极或者漏极施加较大的编程电压(一般大于3V)才能实现对存储单元的编程，这就需要额外的在源极区域或者漏极区域增加高压管，从而导致芯片面积的增加，不利于闪存存储密度的进一步提高。
发明内容
本发明提出一种共享字线的分栅式闪存的编程方法，其能够在保持芯片的编程功能不变的前提下，有效地缩小芯片的面积。
为了实现上述目的，本发明提出一种共享字线的分栅式闪存的编程方法，所述闪存包括：半导体衬底，其上具有间隔设置的源极区域和漏极区域；字线，设置于所述源极区域和漏极区域之间；第一存储位单元，位于所述字线与所述源极区域之间；第二存储位单元，位于所述字线与所述漏极区域之间，其中所述两个存储位单元与所述字线之间由隧穿氧化层隔开，所述两个存储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上；所述方法包括：分别对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压，实现第一存储位单元编程，其中所述源极区域施加电压范围为2.5V至3.6V，所述第一控制栅施加电压范围为10V至16V。
可选的，对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压分别为1.5V、10V、10V和2.5V。
可选的，对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压分别为1.5V、12V、12V和2.9V。
可选的，对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压分别为1.5V、16V、16V和3.6V。
可选的，所述两个控制栅为多晶硅控制栅，所述两个浮栅为多晶硅浮栅，所述字线为多晶硅选择栅。
可选的，所述隧穿氧化层为氧化硅层。
可选的，在所述漏极区域提供-20uA至-1uA的电流。
为了实现上述目的，本发明还提出一种共享字线的分栅式闪存的编程方法，所述闪存包括：半导体衬底，其上具有间隔设置的源极区域和漏极区域；字线，设置于所述源极区域和漏极区域之间；第一存储位单元，位于所述字线与所述源极区域之间；第二存储位单元，位于所述字线与所述漏极区域之间，其中所述两个存储位单元与所述字线之间由隧穿氧化层隔开，所述两个存储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上；所述方法包括：分别对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压，实现第二存储位单元编程，其中所述漏极区域施加电压范围为2.5V至3.6V，所述第二控制栅施加电压范围为10V至16V。
可选的，对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压分别为1.5V、10V、10V和2.5V。
可选的，对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压分别为1.5V、12V、12V和2.9V。
可选的，对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压分别为1.5V、16V、16V和3.6V。
可选的，所述两个控制栅为多晶硅控制栅，所述两个浮栅为多晶硅浮栅，所述字线为多晶硅选择栅。
可选的，所述隧穿氧化层为氧化硅层。
可选的，在所述源极区域提供-20uA至-1uA的电流。
本发明一种共享字线的分栅式闪存的编程方法的有益技术效果为：本发明提供的共享字线的分栅式闪存的编程方法在保证闪存的编程功能不受影响的前提下，降低了源极区域或者漏极区域上所施加的电压，从而无需在源极区域或漏极区域使用高压管，有效地缩小了芯片的面积。
附图说明
图1为本发明一种共享字线的分栅式闪存的编程方法闪存结构示意图。
具体实施方式
下面结合附图对本发明一种共享字线的分栅式闪存的编程方法做进一步的阐述。
首先，请参考图1，图1为本发明一种共享字线的分栅式闪存的编程方法闪存结构示意图，从图上可以看出，闪存包括：半导体衬底100，其上具有间隔设置的源极区域200和漏极区域300；字线400，设置于所述源极区域200和漏极区域300之间；第一存储位单元500，位于所述字线400与所述源极区域200之间；第二存储位单元600，位于所述字线400与所述漏极区域300之间，其中所述两个存储位单元500、600与所述字线400之间由隧穿氧化层700隔开，所述两个存储位单元500、600分别具有第一控制栅510、第一浮栅520和第二控制栅610、第二浮栅620，所述两个控制栅510、610具有间隔地分别设置于所述两个浮栅520、620上。所述两个控制栅510、610为多晶硅控制栅，所述两个浮栅520、620为多晶硅浮栅，所述字线400为多晶硅选择栅，所述隧穿氧化层700为氧化硅层。
一种共享字线的分栅式闪存的编程方法的一较佳实施例就是针对上述分栅式闪存进行设计的，分别对所述字线400、所述第一控制栅510、所述第二控制栅610、所述源极区域200和所述漏极区域300施加电压，实现第一存储位单元500编程。其中所述源极区域200施加电压范围为2.5V至3.6V，所述第一控制栅510施加电压范围为10V至16V，在所述源极区域300提供-20uA至-1uA的电流。
根据本发明较佳实施例，对所述字线400、所述第一控制栅510、所述第二控制栅610和所述源极区域200施加电压分别为1.5V、10V、10V和2.5V，实现第一存储位单元500编程。
对所述字线400、所述第一控制栅510、所述第二控制栅610和所述源极区域200施加电压分别为1.5V、12V、12V和2.9V，实现第一存储位单元500编程。
对所述字线400、所述第一控制栅510、所述第二控制栅610和所述源极区域200施加电压分别为1.5V、16V、16V和3.6V，实现第一存储位单元500编程。
当源-漏极电压足够高，足以导致某些高能电子越过绝缘介电层，并进入绝缘介电层上的浮栅，这种过程称为热电子注入。而所述绝缘介电层的成分为硅的氧化物，如二氧化硅。本发明较佳实施例中，在施加读取工作电压后，沟道内有电子从漏极区域200流到源极区域300，部分电子通过热电子注入方式注入到多晶硅浮栅520、620中，实现存储位单元500、600的编程操作。
下面请继续参考本发明较佳实施例，同样针对上述分栅式闪存进行设计的，分别对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压，实现第二存储位单元编程，其中所述漏极区域施加电压范围为2.5V至3.6V，所述第二控制栅施加电压范围为10V至16V，在所述源极区域300提供-20uA至-1uA的电流。
根据本发明较佳实施例，对所述字线400、所述第一控制栅510、所述第二控制栅610和所述源极区域200施加电压分别为1.5V、10V、10V和2.5V。
对所述字线400、所述第一控制栅510、所述第二控制栅610和所述源极区域200施加电压分别为1.5V、12V、12V和2.6V。
对所述字线400、所述第一控制栅510、所述第二控制栅610和所述源极区域200加电压分别为1.5V、16V、16V和3.6V。
相关的分析可参照上述实施例的对应部分，在此不再赘言。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所述技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
Claims (14)
1.一种共享字线的分栅式闪存的编程方法，所述闪存包括：半导体衬底，其上具有间隔设置的源极区域和漏极区域；字线，设置于所述源极区域和漏极区域之间；第一存储位单元，位于所述字线与所述源极区域之间；第二存储位单元，位于所述字线与所述漏极区域之间，其中所述两个存储位单元与所述字线之间由隧穿氧化层隔开，所述两个存储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上；其特征在于所述方法包括：分别对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压，实现第一存储位单元编程，其中所述源极区域施加电压范围为2.5V至3.6V，所述第一控制栅施加电压范围为10V至16V。
2.根据权利要求1所述的共享字线的分栅式闪存的编程方法，其特征在于对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压分别为1.5V、10V、10V和2.5V。
3.根据权利要求1所述的共享字线的分栅式闪存的编程方法，其特征在于对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压分别为1.5V、12V、12V和2.9V。
4.根据权利要求1所述的共享字线的分栅式闪存的编程方法，其特征在于对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压分别为1.5V、16V、16V和3.6V。
5.根据权利要求1所述的共享字线的分栅式闪存的编程方法，其特征在于所述两个控制栅为多晶硅控制栅，所述两个浮栅为多晶硅浮栅，所述字线为多晶硅选择栅。
6.根据权利要求1所述的共享字线的分栅式闪存的编程方法，其特征在于所述隧穿氧化层为氧化硅层。
7.根据权利要求1所述的共享字线的分栅式闪存的编程方法，其特征在于在所述漏极区域提供-20uA至-1uA的电流。
8.一种共享字线的分栅式闪存的编程方法，所述闪存包括：半导体衬底，其上具有间隔设置的源极区域和漏极区域；字线，设置于所述源极区域和漏极区域之间；第一存储位单元，位于所述字线与所述源极区域之间；第二存储位单元，位于所述字线与所述漏极区域之间，其中所述两个存储位单元与所述字线之间由隧穿氧化层隔开，所述两个存储位单元分别具有第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上；其特征在于所述方法包括：分别对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压，实现第二存储位单元编程，其中所述漏极区域施加电压范围为2.5V至3.6V，所述第二控制栅施加电压范围为10V至16V。
9.根据权利要求8所述的共享字线的分栅式闪存的编程方法，其特征在于对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压分别为1.5V、10V、10V和2.5V。
10.根据权利要求8所述的共享字线的分栅式闪存的编程方法，其特征在于对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压分别为1.5V、12V、12V和2.9V。
11.根据权利要求8所述的共享字线的分栅式闪存的编程方法，其特征在于对所述字线、所述第一控制栅、所述第二控制栅和所述源极区域施加电压分别为1.5V、16V、16V和3.6V。
12.根据权利要求8所述的共享字线的分栅式闪存的编程方法，其特征在于所述两个控制栅为多晶硅控制栅，所述两个浮栅为多晶硅浮栅，所述字线为多晶硅选择栅。
13.根据权利要求8所述的共享字线的分栅式闪存的编程方法，其特征在于所述隧穿氧化层为氧化硅层。
14.根据权利要求8所述的共享字线的分栅式闪存的编程方法，其特征在于在所述源极区域提供-20uA至-1uA的电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910198557A CN101740120A (zh) | 2009-11-10 | 2009-11-10 | 一种共享字线的分栅式闪存的编程方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910198557A CN101740120A (zh) | 2009-11-10 | 2009-11-10 | 一种共享字线的分栅式闪存的编程方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101740120A true CN101740120A (zh) | 2010-06-16 |
Family
ID=42463448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910198557A Pending CN101740120A (zh) | 2009-11-10 | 2009-11-10 | 一种共享字线的分栅式闪存的编程方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101740120A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102163576A (zh) * | 2011-03-10 | 2011-08-24 | 上海宏力半导体制造有限公司 | 分栅闪存单元及其制造方法 |
| CN103811055A (zh) * | 2014-03-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | Eeprom存储单元的操作方法 |
| CN103871465A (zh) * | 2014-03-17 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 非易失性存储器及其操作方法 |
| CN108648777A (zh) * | 2018-05-10 | 2018-10-12 | 上海华虹宏力半导体制造有限公司 | 双分离栅闪存的编程时序电路及方法 |
| CN111725214A (zh) * | 2020-07-30 | 2020-09-29 | 上海华虹宏力半导体制造有限公司 | 闪存存储器及其制造、使用方法 |
-
2009
- 2009-11-10 CN CN200910198557A patent/CN101740120A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102163576A (zh) * | 2011-03-10 | 2011-08-24 | 上海宏力半导体制造有限公司 | 分栅闪存单元及其制造方法 |
| CN102163576B (zh) * | 2011-03-10 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 分栅闪存单元及其制造方法 |
| CN103811055A (zh) * | 2014-03-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | Eeprom存储单元的操作方法 |
| CN103811055B (zh) * | 2014-03-07 | 2017-03-29 | 上海华虹宏力半导体制造有限公司 | Eeprom存储单元的操作方法 |
| CN103871465A (zh) * | 2014-03-17 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 非易失性存储器及其操作方法 |
| CN108648777A (zh) * | 2018-05-10 | 2018-10-12 | 上海华虹宏力半导体制造有限公司 | 双分离栅闪存的编程时序电路及方法 |
| CN108648777B (zh) * | 2018-05-10 | 2020-08-11 | 上海华虹宏力半导体制造有限公司 | 双分离栅闪存的编程时序电路及方法 |
| CN111725214A (zh) * | 2020-07-30 | 2020-09-29 | 上海华虹宏力半导体制造有限公司 | 闪存存储器及其制造、使用方法 |
| CN111725214B (zh) * | 2020-07-30 | 2023-08-04 | 上海华虹宏力半导体制造有限公司 | 闪存存储器及其制造、使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101465161A (zh) | 共享字线的分栅式闪存 | |
| CN1967878A (zh) | 单层多晶硅非易失性存储器装置的操作方法 | |
| CN101640205B (zh) | 一种闪存 | |
| CN101853704A (zh) | 共享字线的分栅式闪存的擦除方法 | |
| CN101419972A (zh) | 高效擦写的分栅闪存 | |
| CN101740120A (zh) | 一种共享字线的分栅式闪存的编程方法 | |
| CN105226065A (zh) | 一种双位sonos存储器及其编译、擦除和读取方法 | |
| CN101707200A (zh) | 共享字线的分栅式闪存 | |
| CN1702867A (zh) | 半导体存储器件 | |
| CN101667582B (zh) | 一种浮栅为sonos结构的闪存 | |
| CN104733045A (zh) | 一种双位闪存存储器及其编程、擦除和读取方法 | |
| KR20110134704A (ko) | 비휘발성 메모리 장치 | |
| US7200040B2 (en) | Method of operating p-channel memory | |
| CN101866929B (zh) | 共享字线的无触点氮化硅分栅式闪存及其制造方法 | |
| JP2007142448A (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
| CN105097821A (zh) | 一种n沟道非易失性闪存器件及其编译、擦除和读取方法 | |
| CN101694844A (zh) | 共享字线的基于氮化硅浮栅的分栅式闪存 | |
| CN104332471A (zh) | 一种sonos闪存器件及其编译方法 | |
| CN101692452B (zh) | 共享存储单元的分栅式闪存 | |
| CN101694845A (zh) | 共享字线的分栅式闪存 | |
| CN101692451A (zh) | 共享字线的基于多晶硅浮栅的分栅式闪存 | |
| CN101800226B (zh) | 多晶硅存储器 | |
| CN101794787B (zh) | 共享字线的无触点分栅式闪存 | |
| CN104377248A (zh) | 一种浮栅闪存器件及其编程方法 | |
| CN101807581B (zh) | 共享字线的无触点分栅式闪存及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100616 |