CN101707200A - 共享字线的分栅式闪存 - Google Patents
共享字线的分栅式闪存 Download PDFInfo
- Publication number
- CN101707200A CN101707200A CN200910199443A CN200910199443A CN101707200A CN 101707200 A CN101707200 A CN 101707200A CN 200910199443 A CN200910199443 A CN 200910199443A CN 200910199443 A CN200910199443 A CN 200910199443A CN 101707200 A CN101707200 A CN 101707200A
- Authority
- CN
- China
- Prior art keywords
- bit unit
- storage bit
- control gate
- word line
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提出一种共享字线的分栅式闪存，将两个存储位单元共享使用一个字线，通过对字线，两个控制栅以及源漏极区域施加不同的工作电压实现对存储位单元的读取、编程和擦除，共享位线的结构使得分栅式闪存其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过擦除的问题。具有尖端的浮栅与字线形成自对准结构，有利于器件擦除时隧穿电场的增强，从而能够有效降低擦除电压。
Description
技术领域
本发明涉及半导体设计制造领域，且特别涉及一种共享字线的分栅式闪存。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战，因而研制高存储密度的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时候，由于受到结构的限制，实现器件的编程电压进一步减小将会面临着很大的挑战。
一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。但是由于分栅式闪存相对于堆叠栅闪存多了一个字线从而使得芯片的面积也会增加，因此如何在提高芯片性能的同时进一步减小芯片的尺寸是亟需解决的问题。
发明内容
本发明提出一种共享字线的分栅式闪存，其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以降低擦除电压，避免过擦除的问题。
为了达到上述目的，本发明提出一种共享字线的分栅式闪存，其包括：
半导体衬底，其上具有间隔设置的源极区域和漏极区域；
沟道区，位于所述源极区域和漏极区域之间；
第一存储单元，位于所述沟道区与所述源极区域上方；
第二存储单元，位于所述沟道区与所述漏极区域上方，
所述第一存储单元和第二存储单元分别包括第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上，所述第一浮栅和第二浮栅相邻一端分别向上形成尖端；
字线，包括第一部分和第二部分，所述第一部分位于所述第一浮栅和第二浮栅之间，所述第二部分位于第一部分上方并向两侧延伸至所述第一浮栅和第二浮栅上方，所述第二部分与所述第一浮栅和第二浮栅的所述尖端分别形成自对准字线，所述字线和所述第一存储单元和第二存储单元由绝缘介电层隔离开。
进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第一存储位单元读取电压，实现第一存储位单元读取。
进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第一存储位单元读取电压分别为2.5V、2.5V、5V、0V和0.8V，实现第一存储位单元读取。
进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第二存储位单元读取电压，实现第二存储位单元读取。
进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第二存储位单元读取电压分别为2.5V、5V、2.5V、0.8V和0V，实现第二存储位单元读取。
进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第一存储位单元编程电压，实现第一存储位单元编程。
进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第一存储位单元编程电压分别为2.5V、10V、5V、5V和0V，实现第一存储位单元编程。
进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第二存储位单元编程电压，实现第二存储位单元编程。
进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第二存储位单元编程电压分别为2.5V、5V、10V、0V和5V，实现第二存储位单元编程。
进一步的，分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加存储位单元擦除电压，实现第一存储位单元和第二存储位单元擦除。
进一步的，对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的存储位单元擦除电压分别为10.5V、0V、0V、0V和0V，实现第一存储位单元和第二存储位单元擦除。
本发明提出的共享字线的分栅式闪存，将两个存储位单元共享使用一个字线，通过对字线，两个控制栅以及源漏极区域施加不同的工作电压实现对存储位单元的读取、编程和擦除，共享位线的结构使得分栅式闪存其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过擦除的问题。具有尖端的浮栅与字线形成自对准结构，根据尖端增强F-N隧穿原理，在相同的擦除电压的情况下，具有尖端的浮栅能够获得更强的隧穿电场，因而更利于浮栅中电子的隧穿，从而能够在较低擦除电压的情况下，获得常规无尖端结构的浮栅的擦除性能，因此该结构能够有效降低存储器件操作时的擦除电压。
附图说明
图1所示为本发明较佳实施例的共享字线的分栅式闪存结构示意图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
本发明提出一种共享字线的分栅式闪存，其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以降低擦除电压，避免过擦除的问题。
请参考图1，图1所示为本发明较佳实施例的共享字线的分栅式闪存结构示意图。本发明提出一种共享字线的分栅式闪存，其包括：半导体衬底100，其上具有间隔设置的源极区域110和漏极区域120；沟道区130，位于所述源极区域110和漏极区域120之间；第一存储单元200，位于所述沟道区130与所述源极区域110上方；第二存储单元300，位于所述沟道区130与所述漏极区域120上方，所述第一存储单元200和第二存储单元300分别包括第一控制栅210、第一浮栅220和第二控制栅310、第二浮栅320，所述两个控制栅210、310具有间隔地分别设置于所述两个浮栅220、320上，所述第一浮栅220和第二浮栅320相邻一端分别向上形成尖端；字线400，包括第一部分410和第二部分420，所述第一部分410位于所述第一浮栅220和第二浮栅320之间，所述第二部分420位于第一部分410上方并向两侧延伸至所述第一浮栅220和第二浮栅320上方，所述第二部分420与所述第一浮栅220和第二浮栅320的所述尖端分别形成自对准字线，所述字线400和所述第一存储单元200和第二存储单元300由绝缘介电层500隔离开。
本发明通过对字线400，两个控制栅210、310以及源极区域110和漏极区域120施加不同的工作电压实现对第一存储单元200和第二存储单元300的读取、编程和擦除操作。
根据本发明较佳实施例，分别对所述字线400、所述第一控制栅210、所述第二控制栅310、所述源极区域110和所述漏极区域120施加第一存储位单元读取电压，实现第一存储位单元读取。
进一步的，对所述字线400、所述第一控制栅210、所述第二控制栅310、所述源极区域110和所述漏极区域120施加的第一存储位单元读取电压分别为2.5V、2.5V、5V、0V和0.8V，实现第一存储位单元读取。
根据本发明较佳实施例，分别对所述字线400、所述第一控制栅210、所述第二控制栅310、所述源极区域110和所述漏极区域120施加第二存储位单元读取电压，实现第二存储位单元读取。
进一步的，对所述字线400、所述第一控制栅210、所述第二控制栅310、所述源极区域110和所述漏极区域120施加的第二存储位单元读取电压分别为2.5V、5V、2.5V、0.8V和0V，实现第二存储位单元读取。
本发明较佳实施例中，沟道区130内有电流从源极区域110流到漏极区域120，多晶硅浮栅220、320有无电荷存储会影响沟道电流大小，当浮栅220、320有电荷时，沟道区130内电流很小，反之当浮栅220、320无电荷时，沟道区130内电流很大，设定沟道区130内小电流状态为“0”，设定沟道区130内大电流状态为“1”，这样浮栅220、320有无电荷存储的状态可以作为区分存储“0”或“1”信息状态，实现存储位单元200、300信息存储读取的功能。
根据本发明较佳实施例，分别对所述字线400、所述第一控制栅210、所述第二控制栅310、所述源极区域110和所述漏极区域120施加第一存储位单元编程电压，实现第一存储位单元编程。
进一步的，对所述字线400、所述第一控制栅210、所述第二控制栅310、所述源极区域110和所述漏极区域120施加的第一存储位单元编程电压分别为2.5V、10V、5V、5V和0V，实现第一存储位单元编程.
根据本发明较佳实施例，分别对所述字线400、所述第一控制栅210、所述第二控制栅310、所述源极区域110和所述漏极区域120施加第二存储位单元编程电压，实现第二存储位单元编程。
进一步的，对所述字线400、所述第一控制栅210、所述第二控制栅310、所述源极区域110和所述漏极区域120施加的第二存储位单元编程电压分别为2.5V、5V、10V、0V和5V，实现第二存储位单元编程。
当源-漏极电压足够高，足以导致某些高能电子越过绝缘介电层，并进入绝缘介电层上的浮栅，这种过程称为热电子注入。而所述绝缘介电层的成分为硅的氧化物或者硅的氮化物，如二氧化硅或者氮化硅等材料。本发明较佳实施例中，在施加读取工作电压后，沟道区130内有电子在源极区域110流到漏极区域120之间流动，部分电子通过热电子注入方式注入到多晶硅浮栅220、320中，实现存储位单元200、300的编程操作。
根据本发明较佳实施例，分别对所述字线400、所述第一控制栅210、所述第二控制栅310、所述源极区域110和所述漏极区域120施加存储位单元擦除电压，实现第一存储位单元和第二存储位单元擦除。在该施加工作电压条件下，存储在第一存储位单元200和第二存储位单元300的电子在高电场下FN(Fowler-Nordheim)隧穿到字线400端，通过字线400端流走，实现第一存储位单元200和第二存储位单元300的擦除操作。
进一步的，对所述字线400、所述第一控制栅210、所述第二控制栅310、所述源极区域110和所述漏极区域120施加的存储位单元擦除电压分别为10.5V、0V、0V、0V和0V，实现第一存储位单元和第二存储位单元擦除。
综上所述，本发明提出的共享字线的分栅式闪存，将两个存储位单元共享使用一个字线，通过对字线，两个控制栅以及源漏极区域施加不同的工作电压实现对存储位单元的读取、编程和擦除，共享位线的结构使得分栅式闪存其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过擦除的问题。具有尖端的浮栅与字线形成自对准结构，根据尖端增强F-N隧穿原理，在相同的擦除电压的情况下，具有尖端的浮栅能够获得更强的隧穿电场，因而更利于浮栅中电子的隧穿，从而能够在较低擦除电压的情况下，获得常规无尖端结构的浮栅的擦除性能，因此该结构能够有效降低存储器件操作时的擦除电压。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
Claims (11)
1.一种共享字线的分栅式闪存，其特征在于，包括：
半导体衬底，其上具有间隔设置的源极区域和漏极区域；
沟道区，位于所述源极区域和漏极区域之间；
第一存储单元，位于所述沟道区与所述源极区域上方；
第二存储单元，位于所述沟道区与所述漏极区域上方，
所述第一存储单元和第二存储单元分别包括第一控制栅、第一浮栅和第二控制栅、第二浮栅，所述两个控制栅具有间隔地分别设置于所述两个浮栅上，所述第一浮栅和第二浮栅相邻一端分别向上形成尖端；
字线，包括第一部分和第二部分，所述第一部分位于所述第一浮栅和第二浮栅之间，所述第二部分位于第一部分上方并向两侧延伸至所述第一浮栅和第二浮栅上方，所述第二部分与所述第一浮栅和第二浮栅的所述尖端分别形成自对准字线，所述字线和所述第一存储单元和第二存储单元由绝缘介电层隔离开。
2.根据权利要求1所述的分栅式闪存，其特征在于分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第一存储位单元读取电压，实现第一存储位单元读取。
3.根据权利要求2所述的分栅式闪存，其特征在于对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第一存储位单元读取电压分别为2.5V、2.5V、5V、0V和0.8V，实现第一存储位单元读取。
4.根据权利要求1所述的分栅式闪存，其特征在于分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第二存储位单元读取电压，实现第二存储位单元读取。
5.根据权利要求4所述的分栅式闪存，其特征在于对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第二存储位单元读取电压分别为2.5V、5V、2.5V、0.8V和0V，实现第二存储位单元读取。
6.根据权利要求1所述的分栅式闪存，其特征在于分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第一存储位单元编程电压，实现第一存储位单元编程。
7.根据权利要求6所述的分栅式闪存，其特征在于对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第一存储位单元编程电压分别为2.5V、10V、5V、5V和0V，实现第一存储位单元编程。
8.根据权利要求1所述的分栅式闪存，其特征在于分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加第二存储位单元编程电压，实现第二存储位单元编程。
9.根据权利要求8所述的分栅式闪存，其特征在于对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的第二存储位单元编程电压分别为2.5V、5V、10V、0V和5V，实现第二存储位单元编程。
10.根据权利要求1所述的分栅式闪存，其特征在于分别对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加存储位单元擦除电压，实现第一存储位单元和第二存储位单元擦除。
11.根据权利要求10所述的分栅式闪存，其特征在于对所述字线、所述第一控制栅、所述第二控制栅、所述源极区域和所述漏极区域施加的存储位单元擦除电压分别为10.5V、0V、0V、0V和0V，实现第一存储位单元和第二存储位单元擦除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910199443A CN101707200A (zh) | 2009-11-26 | 2009-11-26 | 共享字线的分栅式闪存 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910199443A CN101707200A (zh) | 2009-11-26 | 2009-11-26 | 共享字线的分栅式闪存 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101707200A true CN101707200A (zh) | 2010-05-12 |
Family
ID=42377411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910199443A Pending CN101707200A (zh) | 2009-11-26 | 2009-11-26 | 共享字线的分栅式闪存 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101707200A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853704A (zh) * | 2010-05-28 | 2010-10-06 | 上海宏力半导体制造有限公司 | 共享字线的分栅式闪存的擦除方法 |
| CN104425499A (zh) * | 2013-08-29 | 2015-03-18 | 林崇荣 | 记忆体元件、记忆体阵列与其操作方法 |
| CN107393925A (zh) * | 2017-08-09 | 2017-11-24 | 上海华虹宏力半导体制造有限公司 | 闪存及闪存的制备方法 |
| CN109950245A (zh) * | 2019-03-20 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 分栅式存储器及其形成方法 |
| CN112750789A (zh) * | 2021-01-22 | 2021-05-04 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
-
2009
- 2009-11-26 CN CN200910199443A patent/CN101707200A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853704A (zh) * | 2010-05-28 | 2010-10-06 | 上海宏力半导体制造有限公司 | 共享字线的分栅式闪存的擦除方法 |
| CN104425499A (zh) * | 2013-08-29 | 2015-03-18 | 林崇荣 | 记忆体元件、记忆体阵列与其操作方法 |
| CN107393925A (zh) * | 2017-08-09 | 2017-11-24 | 上海华虹宏力半导体制造有限公司 | 闪存及闪存的制备方法 |
| CN109950245A (zh) * | 2019-03-20 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 分栅式存储器及其形成方法 |
| CN109950245B (zh) * | 2019-03-20 | 2021-04-02 | 上海华虹宏力半导体制造有限公司 | 分栅式存储器及其形成方法 |
| CN112750789A (zh) * | 2021-01-22 | 2021-05-04 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
| CN112750789B (zh) * | 2021-01-22 | 2024-02-06 | 上海华虹宏力半导体制造有限公司 | 分栅快闪存储器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101465161A (zh) | 共享字线的分栅式闪存 | |
| CN101777521B (zh) | 共享字线的分栅式闪存制造方法 | |
| CN101419972B (zh) | 高效擦写的分栅闪存 | |
| US8693243B2 (en) | Memory array | |
| CN100477233C (zh) | 存储器元件 | |
| CN101853704A (zh) | 共享字线的分栅式闪存的擦除方法 | |
| CN100356570C (zh) | 闪存存储单元的浮栅及其制备方法和一种闪存存储单元 | |
| CN101707200A (zh) | 共享字线的分栅式闪存 | |
| CN102456694B (zh) | 一种存储器结构 | |
| CN102983139A (zh) | 半导体存储器 | |
| CN101740120A (zh) | 一种共享字线的分栅式闪存的编程方法 | |
| CN101866929B (zh) | 共享字线的无触点氮化硅分栅式闪存及其制造方法 | |
| CN101694844A (zh) | 共享字线的基于氮化硅浮栅的分栅式闪存 | |
| CN102693987A (zh) | 分栅式闪存单元以及分栅式闪存装置 | |
| CN101667582B (zh) | 一种浮栅为sonos结构的闪存 | |
| CN101692451A (zh) | 共享字线的基于多晶硅浮栅的分栅式闪存 | |
| CN101692452B (zh) | 共享存储单元的分栅式闪存 | |
| CN104733045A (zh) | 一种双位闪存存储器及其编程、擦除和读取方法 | |
| CN101694845A (zh) | 共享字线的分栅式闪存 | |
| CN101794787B (zh) | 共享字线的无触点分栅式闪存 | |
| CN100505317C (zh) | 存储器元件 | |
| CN100470810C (zh) | 扩展第二位元操作裕度的存储器结构 | |
| CN101807581B (zh) | 共享字线的无触点分栅式闪存及其制造方法 | |
| CN101692453A (zh) | 共享存储单元的分栅式闪存 | |
| CN101866928B (zh) | 共享字线的无触点sonos分栅式闪存 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100512 |