CN112750789A - 分栅快闪存储器及其制备方法 - Google Patents

分栅快闪存储器及其制备方法 Download PDF

Info

Publication number
CN112750789A
CN112750789A CN202110090045.2A CN202110090045A CN112750789A CN 112750789 A CN112750789 A CN 112750789A CN 202110090045 A CN202110090045 A CN 202110090045A CN 112750789 A CN112750789 A CN 112750789A
Authority
CN
China
Prior art keywords
layer
side wall
word line
control gate
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110090045.2A
Other languages
English (en)
Other versions
CN112750789B (zh
Inventor
李冰寒
江红
王哲献
高超
于涛易
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110090045.2A priority Critical patent/CN112750789B/zh
Publication of CN112750789A publication Critical patent/CN112750789A/zh
Application granted granted Critical
Publication of CN112750789B publication Critical patent/CN112750789B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种分栅快闪存储器及其制备方法，所述方法包括：提供一衬底，衬底上依次形成有浮栅层和掩模层。在掩模层上形成一沟槽，沟槽贯穿掩模层和浮栅层。形成字线，字线填充所述沟槽。去除掩模层。在浮栅层上形成控制栅侧墙，控制栅侧墙覆盖字线的侧壁；且控制栅侧墙靠近字线的侧壁垂直于浮栅层的表面。因此，本发明中的所述控制栅侧墙覆盖所述字线的侧壁，且所述控制栅侧墙上没有覆盖膜层，可直接将所述控制栅侧墙的引出。此外，本发明先形成字线，然后在字线的侧壁形成控制栅侧墙，且所述控制栅侧墙靠近字线的侧壁垂直于浮栅层的表面。无需刻蚀控制栅侧墙，从而避免控制栅侧墙靠近字线的一端出现尖端，以避免漏电流的出现，提高器件性能。

Description

分栅快闪存储器及其制备方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种分栅快闪存储器及其制备方法。
背景技术
快闪存储器以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个快闪存储器问世以来，随着技术的发展和各类电子产品对存储的需求，快闪存储器被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中。快闪存储器为一种非易失性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失。如今快闪存储器己经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
目前适用比较广的快闪存储器为分栅结构，如图1所示，通常是先在衬底10上依次沉积场氧化层11、浮栅层12、ONO膜层13、控制栅层14和硬掩模层15后，再依次刻蚀硬掩模层15、控制栅层14、ONO膜层13以及浮栅层12以形成一沟槽，并在所述沟槽内形成字线16、字线保护层17以及字线侧墙18。因控制栅层14被硬掩模层15覆盖，所以在后续引出控制栅层14时，需要一个光罩所述控制栅层14上的膜层中形成一开口，使得部分所述控制栅14，能够显露。然后，通过这一开口进一步形成金属接触孔结构，以实现控制栅层14的电性接出，工艺比较复杂。此外，如图2所示，在刻蚀沟槽时会去除部分所述控制栅层14，使得经刻蚀的所述控制栅层14靠近字线的一侧易存在尖端B，这种尖端B会导致漏电流的出现。
因此，需要一种新的分栅快闪存储器及其制备方法，能实现减少光罩、精简工艺流程，并能够减小漏电流，提高器件性能。
发明内容
本发明的目的在于提供一种分栅快闪存储器及其制备方法，以解决如何减少光罩、精简工艺流程或减小器件漏电流中的至少一个问题。
为解决上述技术问题，本发明提供一种分栅快闪存储器的制备方法，包括：
提供一衬底，所述衬底上依次形成有浮栅层和掩模层；
在所述掩模层中形成一沟槽，所述沟槽贯穿所述掩模层和所述浮栅层，露出部分所述衬底；
形成字线，所述字线填充所述沟槽；
去除所述掩模层；
在所述浮栅层上形成控制栅侧墙，所述控制栅侧墙覆盖所述字线的侧壁，且所述控制栅侧墙靠近所述字线的侧壁垂直于所述浮栅层的表面。
可选的，在所述的分栅快闪存储器的制备方法中，形成所述控制栅侧墙的过程，包括：
在所述浮栅层上形成控制栅层；
去除部分所述控制栅层，以形成所述控制栅侧墙。
可选的，在所述的分栅快闪存储器的制备方法中，采用低压化学气相沉积工艺形成所述控制栅侧墙。
可选的，在所述的分栅快闪存储器的制备方法中，形成所述沟槽的过程，包括：
在所述掩模层上形成第一开口，并使部分所述浮栅层暴露；
形成第一氧化层，所述第一氧化层覆盖所述第一开口侧壁；
在所述浮栅层中形成第二开口，所述第二开口位于所述第一开口的下方且与所述第一开口连通；
其中，所述第一开口和所述第二开口构成所述沟槽。
可选的，在所述的分栅快闪存储器的制备方法中，在形成所述字线之前，所述分栅快闪存储器的制备方法还包括：
形成氮化层和第二氧化层，所述氮化层覆盖所述第一氧化层以及所述第二开口的侧壁，所述第二氧化层覆盖所述氮化层以及所述沟槽的底部；
其中，所述第一氧化层、所述氮化层和所述第二氧化层构成字线侧墙。
可选的，在所述的分栅快闪存储器的制备方法中，在去除所述掩模层之后，所述分栅快闪存储器的制备方法还包括：
形成ONO膜层；所述ONO膜层覆盖所所述字线的侧壁，并延伸覆盖所述浮栅层。
可选的，在所述的分栅快闪存储器的制备方法中，在形成所述字线之后，所述分栅快闪存储器的制备方法还包括：
在所述字线上表面形成第三氧化层。
可选的，在所述的分栅快闪存储器的制备方法中，采用热氧化工艺形成所述第三氧化层。
可选的，在所述的分栅快闪存储器的制备方法中，所述浮栅层与所述衬底之间还形成有第四氧化层。
基于同一发明构思，本发明还提供一种分栅快闪存储器，包括：
一衬底，所述衬底上有浮栅层；
一字线，所述字线贯穿所述浮栅层；
一控制栅侧墙，所述控制栅侧墙形成于所述浮栅层上，且覆盖所述字线的侧壁；其中，所述控制栅侧墙靠近所述字线的一侧垂直于所述浮栅层。
综上所述，本发明提供一种分栅快闪存储器及其制备方法，所述分栅快闪存储器的制备方法包括：提供一衬底，所述衬底上依次形成有浮栅层和掩模层。在所述掩模层上形成一沟槽，所述沟槽贯穿所述掩模层和所述浮栅层。形成字线，所述字线填充所述沟槽。去除所述掩模层。在所述浮栅层上形成控制栅侧墙，所述控制栅侧墙覆盖所述字线的侧壁；且所述控制栅侧墙靠近所述字线的侧壁垂直于所述浮栅层的表面。因此，本发明中的所述控制栅侧墙覆盖所述字线的侧壁，且所述控制栅侧墙上没有覆盖膜层，可直接将所述控制栅侧墙的引出。此外，本发明先形成字线，然后在所述字线的侧壁形成控制栅侧墙，且所述控制栅侧墙靠近所述字线的侧壁垂直于所述浮栅层的表面。无需刻蚀所述控制栅侧墙，从而避免控制栅侧墙靠近所述字线的一端出现尖端，以避免漏电流的出现，提高器件性能。
附图说明
图1是现有技术中的一种分栅快闪存储器结构示意图；
图2是图1所示的一种分栅快闪存储器结构中的A部分放大示意图；
图3是本发明实施例的分栅快闪存储器的制备方法流程图；
图4～图8是本发明实施例的分栅快闪存储器的制备方法中各步骤中半导体结构示意图；
其中，附图标记为：
10-衬底；11-场氧化层；12-浮栅层；13-ONO膜层；14-控制栅层；15-硬掩模层；16-字线；17-保护层；18-字线侧墙；
100-衬底；101-第四氧化层；102-浮栅层；103-掩模层；104-字线；105-第一氧化层；106-氮化层；107-第二氧化层；108-第三氧化层；109-控制栅侧墙；110-ONO膜层。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种分栅快闪存储器及其制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
为解决上述技术问题，本实施例提供一种分栅快闪存储器的制备方法，请参阅图3，包括：
步骤一S10：提供一衬底，所述衬底上依次形成有浮栅层和掩模层。
步骤二S20：在所述掩模层上形成一沟槽，所述沟槽贯穿所述掩模层和所述浮栅层，露出部分所述衬底。
步骤三S30：形成字线，所述字线填充所述沟槽。
步骤四S40：去除所述掩模层。
步骤五S50：在所述浮栅层上形成控制栅侧墙，所述控制栅侧墙覆盖所述字线的侧壁，且所述控制栅侧墙靠近所述字线的侧壁垂直于所述浮栅层的表面。
以下根据附图4-8具体阐述所述分栅快闪存储器的制备方法：
步骤一S10：请参阅图4，提供一衬底100，所述衬底100上依次形成有浮栅层102和掩模层103。
其中，所述衬底100包括但不限于为硅基底、锗硅基底等。所述浮栅层102的材质包括多晶硅。所述掩模层103的材质包括氮化硅。其中，在所述浮栅层102与所述衬底100之间还形成有第四氧化层101。所述第四氧化层101用于隔离所述衬底100与其他膜层，并且在后续的离子注入工艺中能够保护所述衬底100，起到阻挡的作用。
步骤二S20：请参阅图5，在所述掩模层103上形成一沟槽P，所述沟槽P贯穿所述掩模层103和所述浮栅层102，露出部分所述衬底100。
其中，形成所述沟槽P的过程，包括：首先在所述掩模层103上形成第一开口K1，并使部分所述浮栅层102暴露。然后，在所述第一开口K1的侧壁和底部形成第一氧化层105。其次，去除所述第一开口K1底部的第一氧化层105，并保留所述第一开口K1的侧壁上的所述第一氧化层105。最后，在所述浮栅层102中形成第二开口K2，所述第二开口K2位于所述第一开口K1的下方且与所述第一开口K1连通。其中，所述第一开口K1和所述第二开口K2构成所述沟槽P。进一步的，采用干法刻蚀工艺形成第一开口K1。采用干法刻蚀工艺去除所述第一开口K1底部的所述第一氧化层105。采用干法刻蚀工艺形成第二开口K2。其中，采用的刻蚀气体包括但不限于为含氟气体，如CF4等。
步骤三S30：请参阅图6，形成字线104，所述字线104填充所述沟槽P。
在形成所述字线104之前，所述分栅快闪存储器的制备方法还包括：形成氮化层106和第二氧化层107。所述氮化层106覆盖所述第一氧化层105以及所述第二开口K2的侧壁，所述第二氧化层107覆盖所述氮化层106以及所述沟槽P的底部。其中，所述第一氧化层105、所述氮化层106和所述第二氧化层107构成字线侧墙。
形成所述字线侧墙之后，可采用低压化学气相沉积工艺形成所述字线104。所述字线104的材质包括多晶硅。所述字线104填充覆盖所述沟槽P，以使的所述字线104贯穿所述浮栅层102和所述掩模层103。形成所述字线104后，在所述字线104的上表面执行热氧化工艺，以形成第三氧化层108。所述第三氧化层用于保护所述字线104。
步骤四S40：请参阅图7，去除所述掩模层103。
可选的，采用湿法刻蚀工艺去除所述掩模层103，采用的刻蚀液包括热磷酸。或者采用干法刻蚀工艺去除所述掩模层103，采用的刻蚀气体包括CHF3等。
步骤五S50：请参阅图8，在所述浮栅层102上形成控制栅侧墙109，所述控制栅侧墙109覆盖所述字线104的侧壁，且所述控制栅侧墙109靠近所述字线104的侧壁垂直于所述浮栅层102的表面。相对于现有技术中的分栅快闪存储器结构，本申请实施例中的所述控制栅侧墙109覆盖所述字线104侧壁的面积增大，且对应的厚度也增大，便于电性接出。
进一步的，形成所述控制栅侧墙109的过程，具体为：先在所述浮栅层102沉积一控制栅层。然后经刻蚀，去除部分所述控制栅层，以形成如图8所示形态的所述控制栅侧墙109。
其中，在形成所述控制栅侧墙109之前，所述分栅快闪存储器的制备方法还包括：
形成ONO膜层110，所述ONO膜层110覆盖所所述字线104的侧壁，并延伸覆盖所述浮栅层102。所述ONO膜层110用于隔离和保护所述控制栅侧墙109。所述ONO膜层110形成于所述字线104的两侧，且从剖面图视角看呈对称的两个“L”形，“L”形的所述ONO膜层110包括相连接的第一端部110a和第二端部110b，所述ONO膜层110的第一端部110a沿所第二氧化层105的侧边设置，且垂直与所述浮栅层102。所述ONO膜层110的第二端部110b覆盖于所述浮栅层102上。
形成所述ONO膜层110之后，在所述ONO膜层110上形成所述控制栅侧墙109。进一步的，采用低压化学气相沉积工艺形成所述控制栅侧墙109。因所述ONO膜层110的第一端部110a垂直于所述浮栅层102，则所述控制栅侧墙109靠近所述字线104的一侧也垂直于所述浮栅层102。这种形态的所述控制栅侧墙109没有尖端，与所述字线104之间的相距均衡，会避免漏电流的出现，提供器件的性能。
基于同一发明构思，本实施例还提供一种分栅快闪存储器，如图8所示，包括：
一衬底100，所述衬底100依次形成有第四氧化层101和所述浮栅层102。
一字线104，所述字线104贯穿所述浮栅层102。
一控制栅侧墙109，所述控制栅侧墙109形成于所述浮栅层102上，且覆盖所述字线104的侧壁。所述控制栅侧墙109靠近所述字线104的一侧垂直与所述浮栅层102。在所述控制栅侧墙109和所述字线104之间，且靠近所述字线104侧边，依次形成有第一氧化层105、氮化层106、第二氧化层107和所述ONO膜层110的第一端部110a。所述ONO膜层110的第二端部110b形成于所述控制栅侧墙109和所述浮栅层102之间。
综上所述，本实施例提供的所述分栅快闪存储器及其制备方法中的所述控制栅侧墙109覆盖所述字线104的侧壁，且所述控制栅侧墙109上没有覆盖膜层，可直接将所述控制栅侧墙109的引出。此外，本实施例中先形成字线，然后在所述字线104的侧壁形成控制栅侧墙109，且所述控制栅侧墙109靠近所述字线104的侧壁垂直于所述浮栅层的表面。无需刻蚀所述控制栅侧墙109，从而避免控制栅侧墙109靠近所述字线104的一端出现尖端，以避免漏电流的出现，提高器件性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种分栅快闪存储器的制备方法，其特征在于，所述分栅快闪存储器的制备方法包括：
提供一衬底，所述衬底上依次形成有浮栅层和掩模层；
在所述掩模层中形成一沟槽，所述沟槽贯穿所述掩模层和所述浮栅层，露出部分所述衬底；
形成字线，所述字线填充所述沟槽；
去除所述掩模层；
在所述浮栅层上形成控制栅侧墙，所述控制栅侧墙覆盖所述字线的侧壁，且所述控制栅侧墙靠近所述字线的侧壁垂直于所述浮栅层的表面。
2.根据权利要求1所述的分栅快闪存储器的制备方法，其特征在于，形成所述控制栅侧墙的过程，包括：
在所述浮栅层上形成控制栅层；
去除部分所述控制栅层，以形成所述控制栅侧墙。
3.根据权利要求1所述的分栅快闪存储器的制备方法，其特征在于，采用低压化学气相沉积工艺形成所述控制栅侧墙。
4.根据权利要求1所述的分栅快闪存储器的制备方法，其特征在于，形成所述沟槽的过程，包括：
在所述掩模层上形成第一开口，并使部分所述浮栅层暴露；
形成第一氧化层，所述第一氧化层覆盖所述第一开口侧壁；
在所述浮栅层中形成第二开口，所述第二开口位于所述第一开口的下方且与所述第一开口连通；
其中，所述第一开口和所述第二开口构成所述沟槽。
5.根据权利要求4所述的分栅快闪存储器的制备方法，其特征在于，在形成所述字线之前，所述分栅快闪存储器的制备方法还包括：
形成氮化层和第二氧化层，所述氮化层覆盖所述第一氧化层以及所述第二开口的侧壁，所述第二氧化层覆盖所述氮化层以及所述沟槽的底部；
其中，所述第一氧化层、所述氮化层和所述第二氧化层构成字线侧墙。
6.根据权利要求1所述的分栅快闪存储器的制备方法，其特征在于，在去除所述掩模层之后，所述分栅快闪存储器的制备方法还包括：
形成ONO膜层；所述ONO膜层覆盖所所述字线的侧壁，并延伸覆盖所述浮栅层。
7.根据权利要求1所述的分栅快闪存储器的制备方法，其特征在于，在形成所述字线之后，所述分栅快闪存储器的制备方法还包括：
在所述字线上表面形成第三氧化层。
8.根据权利要求7所述的分栅快闪存储器的制备方法，其特征在于，采用热氧化工艺形成所述第三氧化层。
9.根据权利要求1所述的分栅快闪存储器的制备方法，其特征在于，所述浮栅层与所述衬底之间还形成有第四氧化层。
10.一种分栅快闪存储器，其特征在于，所述分栅快闪存储器包括：
一衬底，所述衬底上有浮栅层；
一字线，所述字线贯穿所述浮栅层；
一控制栅侧墙，所述控制栅侧墙形成于所述浮栅层上，且覆盖所述字线的侧壁；其中，所述控制栅侧墙靠近所述字线的一侧垂直于所述浮栅层。
CN202110090045.2A 2021-01-22 2021-01-22 分栅快闪存储器及其制备方法 Active CN112750789B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110090045.2A CN112750789B (zh) 2021-01-22 2021-01-22 分栅快闪存储器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110090045.2A CN112750789B (zh) 2021-01-22 2021-01-22 分栅快闪存储器及其制备方法

Publications (2)

Publication Number Publication Date
CN112750789A true CN112750789A (zh) 2021-05-04
CN112750789B CN112750789B (zh) 2024-02-06

Family

ID=75652936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110090045.2A Active CN112750789B (zh) 2021-01-22 2021-01-22 分栅快闪存储器及其制备方法

Country Status (1)

Country Link
CN (1) CN112750789B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096015A1 (en) * 2007-10-15 2009-04-16 Nec Electronics Corporation Nonvolatile semiconductor memory device and manufacturing method therefor
CN101707200A (zh) * 2009-11-26 2010-05-12 上海宏力半导体制造有限公司 共享字线的分栅式闪存
CN101777521A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 共享字线的分栅式闪存制造方法
CN102593059A (zh) * 2011-01-07 2012-07-18 上海宏力半导体制造有限公司 分栅闪存单元及其制作方法
CN103165615A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 分栅快闪存储器及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096015A1 (en) * 2007-10-15 2009-04-16 Nec Electronics Corporation Nonvolatile semiconductor memory device and manufacturing method therefor
CN101707200A (zh) * 2009-11-26 2010-05-12 上海宏力半导体制造有限公司 共享字线的分栅式闪存
CN101777521A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 共享字线的分栅式闪存制造方法
CN102593059A (zh) * 2011-01-07 2012-07-18 上海宏力半导体制造有限公司 分栅闪存单元及其制作方法
CN103165615A (zh) * 2011-12-19 2013-06-19 中芯国际集成电路制造(上海)有限公司 分栅快闪存储器及其形成方法

Also Published As

Publication number Publication date
CN112750789B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
KR101221598B1 (ko) 유전막 패턴 형성 방법 및 이를 이용한 비휘발성 메모리소자 제조방법.
CN109712981B (zh) 存储器及其形成方法
US20130102124A1 (en) Method of manufacturing semiconductor device
US20040145020A1 (en) Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
US7875540B2 (en) Method for manufacturing recess gate in a semiconductor device
US6794710B2 (en) Split-gate flash memory structure and method of manufacture
US6870212B2 (en) Trench flash memory device and method of fabricating thereof
JP5237554B2 (ja) 半導体装置の製造方法
CN112071844B (zh) 闪存器件的掩膜版及制造方法
CN102097383B (zh) 双位快闪存储器的制作方法
CN111477629A (zh) 闪存器件的制造方法
US20040259310A1 (en) [split-gate flash memory structure and method of manufacture]
CN112750789B (zh) 分栅快闪存储器及其制备方法
CN113394222B (zh) 闪存的制备方法
CN112234096B (zh) 分栅快闪存储器及其制备方法
CN112201660B (zh) 闪存器件的形成方法
CN112968000B (zh) 分栅快闪存储器的制备方法
CN112750786B (zh) 分栅快闪存储器的制备方法
US11581325B2 (en) Memory structure and manufacturing method thereof
KR20030049781A (ko) 플래시 메모리 셀 제조 방법
CN115411046A (zh) 一种分栅快闪存储器的制备方法
CN114005788A (zh) Nand闪存器件及形成方法
CN112242398A (zh) 存储器的制造方法
CN115528038A (zh) 闪存器件及其制造方法
CN112002634A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant