CN109950245A - 分栅式存储器及其形成方法 - Google Patents

分栅式存储器及其形成方法 Download PDF

Info

Publication number
CN109950245A
CN109950245A CN201910210581.4A CN201910210581A CN109950245A CN 109950245 A CN109950245 A CN 109950245A CN 201910210581 A CN201910210581 A CN 201910210581A CN 109950245 A CN109950245 A CN 109950245A
Authority
CN
China
Prior art keywords
source electrode
electrode line
floating gate
insulating layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910210581.4A
Other languages
English (en)
Other versions
CN109950245B (zh
Inventor
于涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910210581.4A priority Critical patent/CN109950245B/zh
Publication of CN109950245A publication Critical patent/CN109950245A/zh
Application granted granted Critical
Publication of CN109950245B publication Critical patent/CN109950245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种分栅式存储器及其形成方法，所述分栅式存储器包括：衬底，在所述衬底上形成有源极区和漏极区，所述源极区上方形成与所述源极区接触导通的源极线；擦除栅，设置于所述源极线的上方；以及横向相邻地设置于所述源极区和漏极区之间的衬底之上的浮栅和字线，其中，所述浮栅靠近所述源极线，所述字线远离所述源极线；所述源极线、擦除栅、浮栅和字线两两之间均形成有绝缘层。本发明通过设置高于衬底上表面的源极线，使得浮栅与源极区在竖直方向上形成重叠区域，且由于源极线的高度可调，从而实现了在保证二者之间的耦合系数的同时，减小晶圆尺寸的目的。

Description

分栅式存储器及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种分栅式存储器及其形成方法。
背景技术
在现有的分栅式存储器，如图1所示，浮栅FG部分地位于源极区SL上方并与之绝缘，其中，源极区SL与浮栅FG重叠部分的比例约占浮栅FG长度的1/2左右，用于编程时源极对浮栅FG耦合产生高压，吸引电子隧穿到浮栅FG上，但较长的耦合面积影响了晶圆尺寸的缩小。
因此，如何提供一种能够在保证源极对浮栅FG的耦合系数的前提下，缩小浮栅FG在平面上的长度，使得晶圆面积可以进一步缩小的分栅式存储器及其形成方法是本领域技术人员亟待解决的一个技术问题。
发明内容
本发明提供一种分栅式存储器及其形成方法，以解决上述技术问题。
为解决上述技术问题，本发明提供一种分栅式存储器，包括：
衬底，在所述衬底上形成有源极区和漏极区，所述源极区上方形成与所述源极区接触导通的源极线；
擦除栅，设置于所述源极线的上方；以及
横向相邻地设置于所述源极区和漏极区之间的衬底之上的浮栅和字线，其中，所述浮栅靠近所述源极线，所述字线远离所述源极线；
所述源极线、擦除栅、浮栅和字线两两之间均形成有绝缘层。
较佳地，所述源极线的上表面低于所述浮栅的上表面。
较佳地，所述浮栅靠近所述擦除栅的一侧形成有浮栅尖端。
较佳地，所述源极线、擦除栅、浮栅、字线均采用多晶硅。
本发明还提供了一种如上所述的分栅式存储器的形成方法，包括如下步骤：
提供衬底，并在所述衬底表面上依次形成绝缘层和介质层；
刻蚀所述介质层，并停止至所述衬底的表面，以形成第一开口，并在所述第一开口底部形成源极区；
在所述源极区上方形成源极线；
在所述源极线的两侧形成浮栅尖端；
形成擦除栅及浮栅；
形成字线；
形成间隔及漏极区。
较佳地，形成源极线的步骤包括：
在所述第一开口中填充源极线并进行平坦化处理；
刻蚀所述源极线的上表面以形成浅沟槽；
在所述浅沟槽中填充绝缘层并进行平坦化处理；
清除介质层；
在所述源极线以及其上的绝缘层的侧面沉积绝缘层，并在顶面两侧形成圆角。
较佳地，形成浮栅尖端的步骤包括：
在衬底上源极线以外的位置处沉积浮栅多晶硅并进行平坦化处理，使其与所述源极线上的绝缘层的上表面平齐；
在上表面沉积介质层；
刻蚀所述介质层，并停止至所述浮栅多晶硅的上表面，以形成第二开口；
在所述第二开口的侧壁上形成侧墙，并向下刻蚀源极线上方的绝缘层，以形成浮栅尖端；
在裸露的介质层及浮栅多晶硅的表面沉积绝缘层。
较佳地，形成擦除栅及浮栅的步骤包括；
在所述第二开口内沉积擦除栅多晶硅并进行平坦化处理；
在所述擦除栅多晶硅的上表面氧化生成绝缘层；
清除介质层；
以所述侧墙的外壁为基准，清除两侧的浮栅多晶硅；
在所述浮栅多晶硅以及其上的绝缘层的侧面沉积绝缘层。
较佳地，所述源极区和漏极区均采用掺杂离子注入的方式形成。
较佳地，所述介质层的材料为氮化硅和/或氮氧化硅。
与现有技术相比，本发明提供的分栅式存储器及其形成方法具有如下优点：
1.本发明通过设置高于衬底上表面的源极线，使得浮栅与源极区在竖直方向上形成重叠区域，且由于源极线的高度可调，从而实现了在保证二者之间的耦合系数的同时，减小晶圆尺寸的目的；
2.由于源极线的高度可调，可相应地增大字线与浮栅之间的耦合面积，进一步可减小擦除栅对浮栅的耦合系数，继而增大擦除效率或降低擦除电压；
3.浮栅的高度由源极线与擦除栅之间的绝缘层高度决定，更容易控制。
附图说明
图1为现有的分栅式存储器的结构示意图；
图2a～2s为本发明一具体实施方式中分栅式存储器的形成步骤示意图。
图中：SL-源极区、DL-漏极区、EG-擦除栅、FG-浮栅、WL-字线；
100-衬底，120-第一开口；
200-源极线，210-浅沟槽；
300-浮栅多晶硅，320-第二开口，330-侧墙，340-浮栅尖端；
400-擦除栅多晶硅；
500-间隔；
101、201、202、301、401、402-绝缘层；
110、310-介质层。
具体实施方式
为了更详尽的表述上述发明的技术方案，以下列举出具体的实施例来证明技术效果；需要强调的是，这些实施例用于说明本发明而不限于限制本发明的范围。
本发明提供的分栅式存储器，请参考图2s，包括：
衬底100，在所述衬底100上形成有源极区SL和漏极区DL，所述源极区SL上方设有与所述源极区SL接触导通的源极线200，以作为源极的延伸；
擦除栅400，设置于所述源极线200的上方；以及
横向相邻地设置于所述源极区SL和漏极区DL之间的衬底100之上的浮栅FG和字线WL，其中，所述浮栅FG靠近所述源极线200，所述字线WL远离所述源极线200；
所述源极线200、擦除栅EG、浮栅FG和字线WL两两之间均形成有绝缘层。
本发明通过设置高于衬底100上表面的源极线200，使得浮栅FG与源极区SL在竖直方向上形成重叠区域，且由于源极线SL的高度可调，从而实现了在保证二者之间的耦合系数的同时，减小晶圆尺寸的目的；另外，由于源极线200对源极区SL的延伸作用，使得浮栅FG与字线WL在竖直方向上也形成了重叠区域，这样字线WL与浮栅FG的耦合面积也增大了，从而可减小擦除栅EG对浮栅FG的耦合系数，继而增大擦除效率或降低擦除电压。
较佳地，请继续参考图2s，所述源极线200的上表面低于所述浮栅FG的上表面，通过调节步骤S32中浅沟槽210的深度，例如采用氢氟酸(HF)去除氧化物，即可调节浮栅FG与源极线200在竖直方向上的重叠区域的高度，较现有技术更容易控制。
较佳地，所述浮栅FG靠近所述擦除栅EG的一侧形成有浮栅尖端340，通过所述浮栅尖端340降低FN隧穿效应的通道电压，使得热电子容易从浮栅FG流入擦除栅EG中，从而提高擦除效率。
本实施例中，所述源极线SL、擦除栅EG、浮栅FG、字线WL均采用多晶硅。
本发明还提供了一种如上所述的分栅式存储器的形成方法，如图2a至2s所示，包括如下步骤：
S1：提供衬底100，并在所述衬底100表面上依次形成绝缘层101和介质层110；
S2：刻蚀所述介质层110，并停止至所述衬底100的表面，以形成第一开口120，并在所述第一开口120底部形成源极区SL，如图2b；
S3：在所述源极区SL上方形成源极线200，
具体为：
S31：在所述第一开口120中填充源极线200并进行平坦化处理。使源极线200的上表面与所述介质层110的上表面平齐，如图2c；
S32：刻蚀所述源极线200的上表面以形成浅沟槽210，如图2d；
S33：在所述浅沟槽210中填充绝缘层201并进行平坦化处理，使所述绝缘层201的上表面与所述介质层110的上表面平齐，如图2e；
S34：清除介质层110，如图2f；
S35：在所述源极线200以及其上的绝缘层201的侧面沉积绝缘层202，并在顶面两侧形成圆角，以方便后续形成浮栅尖端340，如图2g。
S4：在所述源极线200的两侧形成浮栅尖端340，
具体为：
S41：在衬底100上源极线200以外的位置处沉积浮栅多晶硅300并进行平坦化处理，使其与所述源极线200上的绝缘层201的上表面平齐，沿所述源极线200的方向分离所述浮栅多晶硅，如图2h；
S42：在上表面沉积介质层310，如图2i；
S43：刻蚀所述介质层310，并停止至所述浮栅多晶硅300的上表面，以形成第二开口320，如图2j；
S44：在所述第二开口320的侧壁上形成侧墙330，并向下刻蚀源极线200上方的绝缘层201，以形成浮栅尖端340，如图2k；
S45：在裸露的介质层310及浮栅多晶硅300的表面沉积绝缘层301，如图2l。
S5：形成擦除栅EG及浮栅FG，
具体为：
S51：在所述第二开口320内沉积擦除栅多晶硅400并进行平坦化处理，如图2m；
S52：在所述擦除栅多晶硅400的上表面氧化生成绝缘层401，如图2n；
S53：清除介质层310，如图2o；
S54：以所述侧墙330的外壁为基准，清除两侧的浮栅多晶硅300，如图2p；
S55：在所述浮栅多晶硅300以及其上的绝缘层301的侧面沉积绝缘层402，如图2q。
S6：形成字线WL，如图2r；
S7：形成间隔500及漏极区DL，如图2s。
较佳地，所述源极区SL和漏极区DL均采用掺杂离子注入的方式形成。
较佳地，所述介质层110、310的材料为氮化硅和/或氮氧化硅。
综上所述，本发明提供的分栅式存储器及其形成方法，所述分栅式存储器包括：衬底100，在所述衬底100上形成有源极区SL和漏极区DL，所述源极区SL上方设有与所述源极区SL接触导通的源极线200，以作为源极的延伸；擦除栅400，设置于所述源极线200的上方；以及横向相邻地设置于所述源极区SL和漏极区DL之间的衬底100之上的浮栅FG和字线WL，其中，所述浮栅FG靠近所述源极线200，所述字线WL远离所述源极线200；所述源极线200、擦除栅EG、浮栅FG和字线WL两两之间均形成有绝缘层。本发明通过设置高于衬底100上表面的源极线200，使得浮栅FG与源极区SL在竖直方向上形成重叠区域，且由于源极线200的高度可调，从而实现了在保证二者之间的耦合系数的同时，减小晶圆尺寸的目的。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种分栅式存储器，其特征在于，包括：
衬底，在所述衬底上形成有源极区和漏极区，所述源极区上方形成与所述源极区接触导通的源极线；
擦除栅，设置于所述源极线的上方；以及
横向相邻地设置于所述源极区和漏极区之间的衬底之上的浮栅和字线，其中，所述浮栅靠近所述源极线，所述字线远离所述源极线；
所述源极线、擦除栅、浮栅和字线两两之间均形成有绝缘层。
2.如权利要求1所述的分栅式存储器，其特征在于，所述源极线的上表面低于所述浮栅的上表面。
3.如权利要求1所述的分栅式存储器，其特征在于，所述浮栅靠近所述擦除栅的一侧形成有浮栅尖端。
4.如权利要求1所述的分栅式存储器，其特征在于，所述源极线、擦除栅、浮栅、字线均采用多晶硅。
5.如权利要求1～4中任一项所述的分栅式存储器的形成方法，其特征在于，包括如下步骤：
提供衬底，并在所述衬底表面上依次形成绝缘层和介质层；
刻蚀所述介质层，并停止至所述衬底的表面，以形成第一开口，并在所述第一开口底部形成源极区；
在所述源极区上方形成源极线；
在所述源极线的两侧形成浮栅尖端；
形成擦除栅及浮栅；
形成字线；
形成间隔及漏极区。
6.如权利要求5所述的形成方法，其特征在于，形成源极线的步骤包括：
在所述第一开口中填充源极线并进行平坦化处理；
刻蚀所述源极线的上表面以形成浅沟槽；
在所述浅沟槽中填充绝缘层并进行平坦化处理；
清除介质层；
在所述源极线以及其上的绝缘层的侧面沉积绝缘层，并在顶面两侧形成圆角。
7.如权利要求6所述的形成方法，其特征在于，形成浮栅尖端的步骤包括：
在衬底上源极线以外的位置处沉积浮栅多晶硅并进行平坦化处理，使其与所述源极线上的绝缘层的上表面平齐；
在上表面沉积介质层；
刻蚀所述介质层，并停止至所述浮栅多晶硅的上表面，以形成第二开口；
在所述第二开口的侧壁上形成侧墙，并向下刻蚀源极线上方的绝缘层，以形成浮栅尖端；
在裸露的介质层及浮栅多晶硅的表面沉积绝缘层。
8.如权利要求7所述的形成方法，其特征在于，形成擦除栅及浮栅的步骤包括；
在所述第二开口内沉积擦除栅多晶硅并进行平坦化处理；
在所述擦除栅多晶硅的上表面氧化生成绝缘层；
清除介质层；
以所述侧墙的外壁为基准，清除两侧的浮栅多晶硅；
在所述浮栅多晶硅以及其上的绝缘层的侧面沉积绝缘层。
9.如权利要求5所述的形成方法，其特征在于，所述源极区和漏极区均采用掺杂离子注入的方式形成。
10.如权利要求5所述的形成方法，其特征在于，所述介质层的材料为氮化硅和/或氮氧化硅。
CN201910210581.4A 2019-03-20 2019-03-20 分栅式存储器及其形成方法 Active CN109950245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910210581.4A CN109950245B (zh) 2019-03-20 2019-03-20 分栅式存储器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910210581.4A CN109950245B (zh) 2019-03-20 2019-03-20 分栅式存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN109950245A true CN109950245A (zh) 2019-06-28
CN109950245B CN109950245B (zh) 2021-04-02

Family

ID=67010424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910210581.4A Active CN109950245B (zh) 2019-03-20 2019-03-20 分栅式存储器及其形成方法

Country Status (1)

Country Link
CN (1) CN109950245B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018687A1 (en) * 2001-08-27 2004-01-29 Taiwan Semiconductor Manufacturing Company Method with trench source to increase the coupling of source to floating gate in split gate flash
CN101707200A (zh) * 2009-11-26 2010-05-12 上海宏力半导体制造有限公司 共享字线的分栅式闪存
US20140264540A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Singapore Pte. Ltd. Scalable and reliable non-volatile memory cell
CN104091802A (zh) * 2014-07-23 2014-10-08 上海华虹宏力半导体制造有限公司 存储器单元及其形成方法和读取方法
US20160087056A1 (en) * 2014-09-23 2016-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Split gate memory device for improved erase speed
CN109742076A (zh) * 2019-01-02 2019-05-10 上海华虹宏力半导体制造有限公司 快闪存储器及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018687A1 (en) * 2001-08-27 2004-01-29 Taiwan Semiconductor Manufacturing Company Method with trench source to increase the coupling of source to floating gate in split gate flash
CN101707200A (zh) * 2009-11-26 2010-05-12 上海宏力半导体制造有限公司 共享字线的分栅式闪存
US20140264540A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Singapore Pte. Ltd. Scalable and reliable non-volatile memory cell
CN104091802A (zh) * 2014-07-23 2014-10-08 上海华虹宏力半导体制造有限公司 存储器单元及其形成方法和读取方法
US20160087056A1 (en) * 2014-09-23 2016-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Split gate memory device for improved erase speed
CN109742076A (zh) * 2019-01-02 2019-05-10 上海华虹宏力半导体制造有限公司 快闪存储器及其形成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WENYI ZHU,ETC: "Investigation of read disturb in split-gate memory and its feasible solution", 《MICROELECTRONICS RELIABILITY》 *
周儒领，张庆勇: "分离栅式快闪存储器抗编程干扰性能的工艺优化", 《ELECTRONICS AND PACKAGING》 *

Also Published As

Publication number Publication date
CN109950245B (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
TWI255012B (en) Method of manufacturing a flash memory cell
US9859288B2 (en) Semiconductor devices including an air-gap and methods of manufacturing the same
CN105493266A (zh) 半导体结构和制造半导体结构的方法
US20080211015A1 (en) Method of manufacturing a semiconductor power device
US6656793B2 (en) Method of forming a self-aligned floating gate in flash memory cell
CN106206598B (zh) 分栅式闪存器件制造方法
CN102347227A (zh) 一种金属栅极的形成方法
CN108962896B (zh) 存储器
CN104282543A (zh) 应用于沟槽型mos器件的沟槽栅及其制备方法
CN108807392A (zh) 快闪存储器及其制造方法
CN114420564A (zh) 一种分离栅沟槽mos器件及其制造方法
CN104617048B (zh) 快闪存储器及其形成方法
CN106098544A (zh) 改善沟槽型双层栅mos中介质层形貌的方法
CN109273359A (zh) 一种刻蚀方法
CN105118866B (zh) 浮栅型闪存结构及其制备方法
CN105140301B (zh) 浮栅型闪存结构及其制备方法
CN109950245A (zh) 分栅式存储器及其形成方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN104134628A (zh) 一种浅沟槽隔离结构的制造方法
CN102610508A (zh) 浮栅的制作方法
CN106887465B (zh) 沟槽型双层栅mosfet的制作方法
CN109148468A (zh) 一种3d nand存储器
CN106158613A (zh) 一种提高浮栅器件电子保持性的方法及浮栅结构
CN114256077A (zh) 低压分离栅沟槽mos器件的制作方法
CN208674113U (zh) 存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant