CN107393925A - 闪存及闪存的制备方法 - Google Patents
闪存及闪存的制备方法 Download PDFInfo
- Publication number
- CN107393925A CN107393925A CN201710676345.2A CN201710676345A CN107393925A CN 107393925 A CN107393925 A CN 107393925A CN 201710676345 A CN201710676345 A CN 201710676345A CN 107393925 A CN107393925 A CN 107393925A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- flash memory
- side wall
- floating boom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000000463 material Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 210000003205 muscle Anatomy 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种闪存及闪存的制备方法，所述浮栅结构的第一浮栅尖端与所述衬底的源极接触，所述浮栅结构的第二浮栅尖端与所述衬底的漏极接触，在擦除浮栅中存储的数据时，由于浮栅尖端是对准源极和漏极的，源极和漏极又与位线相连，可以通过位线擦除的方式，即在位线上施加正向电压，在控制栅上施加负向电压，既提高擦除效率，又降低擦除电压、减小了功耗。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种闪存及闪存的制备方法。
背景技术
快闪存储器(Flash Memory，简称闪存)是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的半导体存储器，被广泛的应用到优盘、闪存卡、笔记本电脑、以及数码相机、手机等各类随身移动装置闪存式数码存储产品中。
栅极结构是闪存的核心结构，栅极结构形成于衬底之上，其包括浮栅和字线栅，浮栅通常都具有浮栅尖端，浮栅尖端是闪存编程/擦除性能的关键因素之一。现有的浮栅尖端通常都朝向字线栅的方向，擦除时，在字线栅上加正电压，在源极和漏极加负电压，所以字线栅和衬底之间的氧化层要保持一定的厚度(通常大于100埃)，限制了字线宽度的进一步缩小。而且氧化层过厚，读取数据时，为了有足够的读取电流，字线栅需要施加的正向电压也很高(通常大于4V)，增加了读取功耗。
发明内容
本发明的目的在于提供一种闪存及闪存的制备方法，以解决现有技术中闪存尺寸无法进一步缩小，并且擦除和读写的功耗高的问题。
为了达到上述目的，本发明提供了一种闪存及闪存的制备方法，包括：所述闪存包括衬底及形成于衬底上的栅极结构，所述衬底中形成有源极和漏极；所述栅极结构包括第一浮栅、第二浮栅、第一控制栅和第二控制栅，所述第一控制栅位于所述第一浮栅上，所述第二控制栅位于所述第二控制栅上；所述第一浮栅形成有第一浮栅尖端，所述第二浮栅形成有第二浮栅尖端；所述第一浮栅尖端与所述源极接触，所述第二浮栅尖端与所述漏极接触；
可选的，所述栅极结构位于所述源极和所述漏极之间；
可选的，所述衬底和所述栅极结构之间还包括第一介质层；
可选的，所述第一介质层的材料包括氧化硅、氮氧化硅及碳氧化硅中的一种或多种；
可选的，所述第一浮栅和所述第一控制栅之间以及所述第二浮栅和所述第二控制栅之间均形成有第二介质层；
可选的，所述第二介质层为氧化层-氮化层-氧化层的复合层结构；
可选的，所述闪存的制备方法包括：
提供衬底，所述衬底中形成有源极和漏极；
在所述衬底上依次形成浮栅层、控制栅层和第一介质材料层；
刻蚀所述第一介质材料层、所述控制栅层和所述浮栅层，直至暴露出所述衬底，形成第一开口；
去除所述第一介质材料层，形成第二开口和第三开口；
采用各向异性的刻蚀方法刻蚀所述第二开口和第三开口内浮栅层的一部分；
采用各向同性的刻蚀方法刻蚀所述第二开口和第三开口内浮栅层剩余的部分，形成第一浮栅尖端和第二浮栅尖端；
可选的，去除所述第一介质材料层之前，所述闪存的制备方法还包括：
采用热氧化的方法在所述第一开口的底壁上形成氧化层；
可选的，所述氧化层的厚度为15埃-35埃；
可选的，采用热氧化的方法在所述第一开口的底壁上形成氧化层之后，所述闪存的制备方法还包括：
填充所述第一开口以形成字线栅；
可选的，刻蚀所述第一介质材料层、控制栅层和所述浮栅层，直至暴露出所述衬底，形成第一开口的步骤包括：
刻蚀所述第一介质材料层，形成第一开口；
在所述第一开口的侧壁上形成第一侧墙；
以所述第一侧墙为掩模，刻蚀所述控制栅层；
在所述控制栅层的侧壁和所述第一侧墙的侧壁上形成第二侧墙；
以第二侧墙为掩模，刻蚀所述浮栅层，直至暴露出所述衬底；
在所述浮栅层的侧壁和所述第二侧墙的侧壁上形成第三侧墙；
可选的，去除所述第一介质材料层，形成第二开口和第三开口的步骤包括：
采用湿法刻蚀去除所述第一介质材料层，形成第二开口和第三开口；
在所述第二开口和所述第三开口的侧壁上形成第四侧墙；
可选的，采用各向异性的刻蚀方法刻蚀所述第二开口和第三开口内浮栅层的一部分的步骤之后还包括：
在所述浮栅层的侧壁上和所述第四侧墙的侧壁上形成第五侧墙。
在本发明提供的闪存及闪存的制备方法中，所述栅极结构的第一浮栅尖端与所述衬底的源极接触，所述栅极结构的第二浮栅尖端与所述衬底的漏极接触，在擦除浮栅中存储的数据时，由于浮栅尖端是对准源极和漏极的，源极和漏极又与位线相连，可以通过位线擦除的方式，即在位线上施加正向电压，在控制栅上施加负向电压，既提高擦除效率，又降低擦除电压、减小了功耗。
附图说明
图1为实施例提供的闪存的示意图；
图2为实施例提供的闪存的制备方法的流程图；
图3-图13为使用所述闪存的制备方法形成的半导体结构的示意图；
其中，1-衬底，2-栅极结构，21-第一浮栅，211-第一浮栅尖端，22-第二浮栅，221-第二浮栅尖端，23-第一控制栅，24-第二控制栅，25-第一介质层，26-第二介质层，27-字线栅，28-氧化层，3-浮栅层，4-控制栅层，5-第一介质材料层，61-第一开口，62-第二开口，63-第三开口，71-第一侧墙，72-第二侧墙，73-第三侧墙，74-第四侧墙，75-第五侧墙。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1，其为实施例提供的闪存的示意图，如图1所示，所述闪存包括衬底1及形成于衬底上的栅极结构2，所述衬底1中形成有源极11和漏极12；所述栅极结构2包括第一浮栅21、第二浮栅22、第一控制栅23和第二控制栅24，所述第一控制栅23位于所述第一浮栅21上，所述第二控制栅24位于所述第二控制栅22上；所述第一浮栅21形成有第一浮栅尖端211，所述第二浮栅22形成有第二浮栅尖端221；所述第一浮栅尖端211与所述源极11接触，所述第二浮栅尖端221与所述漏极12接触。在擦除浮栅中存储的数据时，由于浮栅尖端是对准源极和漏极的，源极和漏极又与位线相连，可以通过位线擦除的方式，即在位线上施加正向电压，在控制栅上施加负向电压，既提高擦除效率，又降低擦除电压、减小了功耗。
所述衬底1的材料优选的为硅，具体可以是单晶硅、多晶硅、绝缘体上的硅等；同时其也可以是锗、锗化硅、砷化镓等材料。所述衬底1和所述栅极结构2之间还包括第一介质层25，所述第一介质层25隔离所述栅极结构2和衬底1，所述第一介质层25的材料优选为氧化硅，也可以是氮氧化硅或碳氧化硅中的一种或多种，所述栅极结构2位于所述源极11和所述漏极12之间。优选的，所述第一浮栅21和所述第一控制栅之间23以及所述第二浮栅22和所述第二控制栅24之间均形成有第二介质层26，用于隔离浮栅和控制栅，所述第二介质层26优选为ONO(氧化层-氮化层-氧化层)结构。
本实施例还提供了一种闪存的制备方法，参阅图2，其为实施例提供的闪存的制备方法的流程图，结合参考图3至图13，所述闪存的制备方法包括：S1：提供衬底1，所述衬底1中形成有源极11和漏极12；S2：在所述衬底1上依次形成浮栅层3、控制栅层4和第一介质材料层5；S3：刻蚀所述第一介质材料层5、控制栅层4和所述浮栅层3，直至暴露出所述衬底1，形成第一开口61；S4：去除所述第一介质材料层5，形成第二开口62和第三开口63；S5：采用各向异性的刻蚀方法刻蚀所述第二开口62和第三开口63内浮栅层3的一部分；S6：采用各向同性的刻蚀方法刻蚀所述第二开口62和第三开口63内浮栅层3剩余的部分，形成第一浮栅尖端211和第二浮栅尖端221。
S1：提供衬底1，所述衬底1中形成有源极11和漏极12，所述衬底1可以是N型衬底，也可以是P型衬底，所述源极11和漏极12的掺杂类型可以是N+掺杂，也可以是P+掺杂，本实施例不作限制。
S2：参阅图3，采用化学气相沉积或原子层沉积的方法在所述衬底1上依次形成浮栅层3、控制栅层4和第一介质材料层5，所述浮栅层3和控制栅层4的材料优选为多晶硅材料，所述第三介质5的材料为氧化硅、氮氧化硅及碳氧化硅材料中的一种或多种。优选的，在所述衬底1和所述浮栅层3之间形成第一介质层25，所述第一介质层25优选为氧化硅材料，其厚度在90埃-150埃之间，例如是90埃、100埃、120埃、130埃、150埃，优选的，本实施例中，所述第一介质层3的厚度为120埃，在所述浮栅层3和所述控制栅层4之间形成第二介质层26。所述第二介质层26用于隔离浮栅和控制栅，其厚度在300埃-400埃之间，例如是320埃、340埃、360埃、380埃、400埃，优选的，本实施例中，所述第二介质层26的厚度为300埃，所述第二介质层26优选为ONO(氧化层-氮化层-氧化层)结构。
S3：参阅图4-图6，采用干法刻蚀的方法去除所述第一介质材料层5，形成第一开口61，然后在所述开口61的侧壁形成第一侧墙71，再以第一侧墙71为掩模，刻蚀以去除所述第一开口6底壁的控制栅层4，然后在所述控制栅层4的侧壁和所述第一侧墙71的侧壁上形成第二侧墙72，再以第二侧墙72为掩模，刻蚀以去除所述开口61内的第二介质层26、浮栅层3和第一介质层25，直至暴露出所述衬底1，再在所述浮栅层3的侧壁和所述第二侧墙72的侧壁形成第三侧墙73。形成所述第一侧墙71、第二侧墙72和第三侧墙73的方法可以是首先在第一开口61的内壁和所述第一介质材料层5上形成侧墙材料层，再刻蚀以去除所述第一开口61的底壁和所述第一介质材料层5上的侧墙材料层，保留所述第一开口61的侧壁的侧倾材料层以形成侧墙。
接着在所述第一开口61内的衬底1上热生长一层氧化层28，所述氧化层28的厚度在15埃-35埃之间，例如是16埃、18埃、22埃、25埃、30埃、32埃，优选的，本实施例的氧化层28的厚度为28埃，与现有技术相比，本实施例中由于后续形成的浮栅尖端对准衬底的源极和漏极，在擦除数据时，可以采用位线擦除法，而不是现有技术中的字线擦除法，不仅降低了擦除电压，还进一步缩小了字线的尺寸与栅氧化层的厚度，更利于沟道控制，在读写时，由于氧化层28更薄，施加在字线栅上的电压可进一步降低，减小了功耗。
请参阅图7，优选的，形成多晶硅层，所述多晶硅层覆盖所述第一介质材料层5并填充所述第一开口61，刻蚀以去除所述第一介质材料层5上的多晶硅层和所述第一开口61内的一部分多晶硅层，以形成字线栅27。
S4：参阅图8-图9，采用湿法刻蚀去除所述第一介质材料层5，形成第二开口62和第三开口63，再采用各向异性刻蚀的方法去除所述第一介质材料层5下的控制栅层4和第二介质层26，然后在第二开口的侧壁和第三开口的侧壁上形成第四侧墙74。
S5：参阅图10，采用各向异性的刻蚀方法刻蚀所述第二开口62和第三开口63内一定厚度的浮栅层3，保留所述浮栅层3的一部分。
S6：接着参阅图11-图13，采用各向同性的刻蚀方法刻蚀所述第二开口62和第三开口63内浮栅层3剩余的部分，使浮栅层3的侧壁呈弧形，形成第一浮栅尖端211和第二浮栅尖端221。然后除去第二开口62和第三开口63底壁的部分第一介质层25，最后在所述浮栅层3的侧壁上和所述第四侧墙74的侧壁上形成第五侧墙75。
综上，在本发明实施例提供的闪存及闪存的制备方法中，具有以下的优点：所述闪存包括衬底及形成于衬底上的栅极结构，所述栅极结构的第一浮栅尖端与所述衬底的源极接触，所述栅极结构的第二浮栅尖端与所述衬底的漏极接触，在擦除浮栅中存储的数据时，由于浮栅尖端是对准源极和漏极的，源极和漏极又与位线相连，可以通过位线擦除的方式，即在位线上施加正向电压，在控制栅上施加负向电压，既提高擦除效率，又降低擦除电压、减小了功耗。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (13)
1.一种闪存，其特征在于，所述闪存包括衬底及形成于衬底上的栅极结构，所述衬底中形成有源极和漏极；所述栅极结构包括第一浮栅、第二浮栅、第一控制栅和第二控制栅，所述第一控制栅位于所述第一浮栅上，所述第二控制栅位于所述第二浮栅上；所述第一浮栅形成有第一浮栅尖端，所述第二浮栅形成有第二浮栅尖端；所述第一浮栅尖端与所述源极接触，所述第二浮栅尖端与所述漏极接触。
2.如权利要求1所述的闪存，其特征在于，所述栅极结构位于所述源极和所述漏极之间。
3.如权利要求1所述的闪存，其特征在于，所述衬底和所述栅极结构之间形成有第一介质层。
4.如权利要求3所述的闪存，其特征在于，所述第一介质层的材料包括氧化硅、氮氧化硅及碳氧化硅中的一种或多种。
5.如权利要求1所述的闪存，其特征在于，所述第一浮栅和所述第一控制栅之间以及所述第二浮栅和所述第二控制栅之间均形成有第二介质层。
6.如权利要求5所述的闪存，其特征在于，所述第二介质层为氧化层-氮化层-氧化层的复合层结构。
7.一种闪存的制备方法，其特征在于，所述闪存的制备方法包括：
提供衬底，所述衬底中形成有源极和漏极；
在所述衬底上依次形成浮栅层、控制栅层和第一介质材料层；
刻蚀所述第一介质材料层、所述控制栅层和所述浮栅层，直至暴露出所述衬底，形成第一开口；
去除所述第一介质材料层，形成第二开口和第三开口；
采用各向异性的刻蚀方法刻蚀所述第二开口和所述第三开口内浮栅层的一部分；
采用各向同性的刻蚀方法刻蚀所述第二开口和所述第三开口内浮栅层剩余的部分，形成第一浮栅尖端和第二浮栅尖端。
8.如权利要求7所述的闪存的制备方法，其特征在于，去除所述第一介质材料层之前，所述闪存的制备方法还包括：
采用热氧化的方法在所述第一开口的底壁上形成氧化层。
9.如权利要求8所述的闪存的制备方法，其特征在于，所述氧化层的厚度为15埃-35埃。
10.如权利要求8所述的闪存的制备方法，其特征在于，采用热氧化的方法在所述第一开口的底壁上形成氧化层之后，所述闪存的制备方法还包括：
填充所述第一开口以形成字线栅。
11.如权利要求7所述的闪存的制备方法，其特征在于，刻蚀所述第一介质材料层、所述控制栅层和所述浮栅层，直至暴露出所述衬底，形成第一开口的步骤包括：
刻蚀所述第一介质材料层，形成第一开口；
在所述第一开口的侧壁上形成第一侧墙；
以所述第一侧墙为掩模，刻蚀所述控制栅层；
在所述控制栅层的侧壁和所述第一侧墙的侧壁上形成第二侧墙；
以第二侧墙为掩模，刻蚀所述浮栅层，直至暴露出所述衬底；
在所述浮栅层的侧壁和所述第二侧墙的侧壁上形成第三侧墙。
12.如权利要求7所述的闪存的制备方法，其特征在于，去除所述第一介质材料层，形成第二开口和第三开口的步骤包括：
采用湿法刻蚀去除所述第一介质材料层，形成第二开口和第三开口；
在所述第二开口和所述第三开口的侧壁上形成第四侧墙。
13.如权利要求7所述的闪存的制备方法，其特征在于，采用各向异性的刻蚀方法刻蚀所述第二开口和第三开口内浮栅层的一部分的步骤之后还包括：
在所述浮栅层的侧壁上和所述第四侧墙的侧壁上形成第五侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710676345.2A CN107393925A (zh) | 2017-08-09 | 2017-08-09 | 闪存及闪存的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710676345.2A CN107393925A (zh) | 2017-08-09 | 2017-08-09 | 闪存及闪存的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107393925A true CN107393925A (zh) | 2017-11-24 |
Family
ID=60354805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710676345.2A Pending CN107393925A (zh) | 2017-08-09 | 2017-08-09 | 闪存及闪存的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107393925A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108493190A (zh) * | 2018-03-06 | 2018-09-04 | 上海华虹宏力半导体制造有限公司 | 存储器及其形成方法 |
| CN108538843A (zh) * | 2018-04-09 | 2018-09-14 | 上海华虹宏力半导体制造有限公司 | 闪存单元及半导体结构的制备方法 |
| CN111785723A (zh) * | 2020-07-24 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种分栅式存储器的制造方法 |
| CN112164655A (zh) * | 2020-09-29 | 2021-01-01 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101707200A (zh) * | 2009-11-26 | 2010-05-12 | 上海宏力半导体制造有限公司 | 共享字线的分栅式闪存 |
| CN103871969A (zh) * | 2014-03-06 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 电可擦可编程只读存储器及其形成方法、擦除方法 |
| CN105390154A (zh) * | 2014-09-03 | 2016-03-09 | 意法半导体(鲁塞)公司 | 页或字可擦除复合非易失性存储器 |
-
2017
- 2017-08-09 CN CN201710676345.2A patent/CN107393925A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101707200A (zh) * | 2009-11-26 | 2010-05-12 | 上海宏力半导体制造有限公司 | 共享字线的分栅式闪存 |
| CN103871969A (zh) * | 2014-03-06 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 电可擦可编程只读存储器及其形成方法、擦除方法 |
| CN105390154A (zh) * | 2014-09-03 | 2016-03-09 | 意法半导体(鲁塞)公司 | 页或字可擦除复合非易失性存储器 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108493190A (zh) * | 2018-03-06 | 2018-09-04 | 上海华虹宏力半导体制造有限公司 | 存储器及其形成方法 |
| CN108493190B (zh) * | 2018-03-06 | 2021-03-23 | 上海华虹宏力半导体制造有限公司 | 存储器及其形成方法 |
| CN108538843A (zh) * | 2018-04-09 | 2018-09-14 | 上海华虹宏力半导体制造有限公司 | 闪存单元及半导体结构的制备方法 |
| CN111785723A (zh) * | 2020-07-24 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种分栅式存储器的制造方法 |
| CN112164655A (zh) * | 2020-09-29 | 2021-01-01 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制备方法 |
| CN112164655B (zh) * | 2020-09-29 | 2024-03-15 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100968404B1 (ko) | 반도체 메모리를 위한 다중 두께 유전체 | |
| CN107393925A (zh) | 闪存及闪存的制备方法 | |
| US7300843B2 (en) | Method of fabricating flash memory device | |
| EP2455967B1 (en) | A method for forming a buried dielectric layer underneath a semiconductor fin | |
| CN106952919B (zh) | 快闪存储器及其制作方法 | |
| JP2008503080A (ja) | 分離領域上に消去ゲートを有する不揮発性メモリ | |
| TWI460827B (zh) | 快閃記憶體之製作方法 | |
| JP4794337B2 (ja) | スプリットゲート型不揮発性半導体記憶装置の製造方法 | |
| JP2009099672A (ja) | 不揮発性半導体記憶装置、不揮発性半導体記憶装置の製造方法 | |
| CN104091802B (zh) | 存储器单元及其形成方法和读取方法 | |
| CN110085592B (zh) | 闪存制造方法 | |
| CN104157616B (zh) | 闪存存储单元及其形成方法 | |
| US20090014773A1 (en) | Two bit memory structure and method of making the same | |
| US8785275B2 (en) | Non-volatile FINFET memory device and manufacturing method thereof | |
| US6475894B1 (en) | Process for fabricating a floating gate of a flash memory in a self-aligned manner | |
| WO2006046301A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20100078702A1 (en) | Semiconductor storage device and method for manufacturing the same | |
| JP5438300B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| CN105261594B (zh) | 自对准分离栅闪存的形成方法 | |
| CN101777562A (zh) | 浮栅非挥发半导体存储器及其制造方法 | |
| CN113224064A (zh) | 闪存器件的制作方法 | |
| CN104157615B (zh) | 闪存存储器的制备方法 | |
| EP2495762B1 (en) | Method for producing a floating gate semiconductor memory device | |
| JP5358121B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP4049425B2 (ja) | 不揮発性半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171124 |