CN101640205B - 一种闪存 - Google Patents

一种闪存 Download PDF

Info

Publication number
CN101640205B
CN101640205B CN200910194584XA CN200910194584A CN101640205B CN 101640205 B CN101640205 B CN 101640205B CN 200910194584X A CN200910194584X A CN 200910194584XA CN 200910194584 A CN200910194584 A CN 200910194584A CN 101640205 B CN101640205 B CN 101640205B
Authority
CN
China
Prior art keywords
gate oxide
control gate
floating
oxide film
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910194584XA
Other languages
English (en)
Other versions
CN101640205A (zh
Inventor
张博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN200910194584XA priority Critical patent/CN101640205B/zh
Publication of CN101640205A publication Critical patent/CN101640205A/zh
Application granted granted Critical
Publication of CN101640205B publication Critical patent/CN101640205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种闪存，包括：源极和漏极，与衬底相连；浮栅氧化膜，位于衬底之上；选择栅，形成于浮栅氧化膜之上，且位于源极和漏极之间；第一浮栅，形成于浮栅氧化膜之上，且位于源极和选择栅之间，第一浮栅为纳米硅；第二浮栅，形成于浮栅氧化膜之上，且位于漏极和选择栅之间，第二浮栅为纳米硅；第一控制栅氧化膜和第二控制栅氧化膜，分别形成于第一浮栅和第二浮栅之上；第一控制栅和第二控制栅，分别位于第一控制栅氧化膜和第二控制栅氧化膜之上。本发明提供的闪存的浮栅采用纳米硅，相比于多晶硅材料，增加了闪存面积的可再缩的能力。

Description

一种闪存
技术领域
本发明涉及一种半导体存储器件，且特别涉及一种闪存。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。
如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器，然而现有的闪存在迈向更高存储密度的时候，通过缩小器件尺寸来提高存储密度将会面临很大的挑战。
浮栅在向65nm以下缩小时，由于浮栅周围绝缘层尺寸缩小会遇到多晶硅材料浮栅内电子容易流失的问题，只要多晶硅某一处漏电，整个多晶硅材料的浮栅内电子就会全部流失。因此，选用新的材料来制作浮栅越来越受到厂家和研发人员的重视。
发明内容
为了克服现有技术中通过缩小器件尺寸来提高存储密度遇到问题，本发明提供了一种体积小、存储容量大的闪存。
本发明提供了一种闪存，包括：衬底和形成于衬底内的源极区和漏极区；分别从所述源极区和漏极区引出的源极和漏极；浮栅氧化膜，覆盖于所述衬底之上、源极和漏极之间的区域；选择栅，形成于所述浮栅氧化膜之上，且位于所述源极和所述漏极之间；第一浮栅，形成于所述浮栅氧化膜之上，且位于所述源极和所述选择栅之间，所述第一浮栅为纳米硅；第二浮栅，形成于所述浮栅氧化膜之上，且位于所述漏极和所述选择栅之间，所述第二浮栅为纳米硅；第一控制栅氧化膜和第二控制栅氧化膜，分别形成于所述第一浮栅和所述第二浮栅之上；第一控制栅和第二控制栅，分别位于所述第一控制栅氧化膜和所述第二控制栅氧化膜之上。
可选的，所述衬底包括p型硅衬底、深n阱和p阱，所述深n阱位于所述p型硅衬底上，所述p阱位于所述深n阱上。
可选的，所述源极区和漏极区，形成于所述p阱中。
由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：本发明所提供的闪存结构与通用的CMOS工艺兼容，能够在不改变工艺制程技术的情况下通过改变闪存的内部结构，减小闪存的体积；闪存的浮栅采用纳米硅，相比于多晶硅材料，增加了闪存的尺寸缩小能力，另外，由多个相互绝缘的纳米硅制成的浮栅不会因为某一处漏电而导致浮栅内电子全部流失，从而提高了制成的器件的稳定性。
附图说明
图1为本发明一种闪存的结构示意图；
图2为本发明一种闪存的从左侧存储单元读入的实施例结构示意图；
图3为本发明一种闪存的存储单元写入的实施例结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
首先，请参考图1，图1为本发明一种闪存的结构示意图，从图上可以看到本发明一种闪存，包括：衬底，所述衬底包括p型硅衬底23、深n阱19和p阱22，深n阱19位于所述p型硅衬底23之上，p阱22位于所述深n阱19之上；源极区21和漏极区18，形成于所述p阱22内；源极11和漏极17，从所述源极区21和所述漏极区18中引出；浮栅氧化膜20，位于所述p阱22之上、源漏极之间；选择栅14，形成于所述浮栅氧化膜20之上，且位于所述源极11和所述漏极17之间；第一浮栅13，形成于所述浮栅氧化膜20之上，且位于所述源极11和所述选择栅14之间，所述第一浮栅13为纳米硅；第二浮栅16，形成于所述浮栅氧化膜20之上，且位于所述漏极17和所述选择栅14之间，所述第二浮栅16为纳米硅；第一控制栅12氧化膜25和第二控制栅15氧化膜24，分别形成于所述第一浮栅13和所述第二浮栅16之上；第一控制栅12和第二控制栅15，分别位于所述第一控制栅12氧化膜25和所述第二控制栅15氧化膜24之上。此外，该闪存结构的源极、漏极和各栅之间均采用氧化物进行隔离。
实际操作时，如图2所述，图2为本发明一种闪存的从左侧存储单元读入的实施例结构示意图，为达到从左侧存储单元读入的目的，在第一控制栅12和第二控制栅15上加3伏特的电压，在选择栅14上加3伏特的电压，源极11加零伏特电压，漏极17加3伏特电压。p阱22中有电子从源极11流到选择栅14，第一浮栅13电荷存储的数量会影响到p阱22中电流的大小，本发明中第一浮栅13为纳米硅，当第一浮栅13中电荷存储饱和时，p阱22中电流最小，当第一浮栅13中无电荷时，p阱22中电流最大，因此设定p阱22内最小电流状态为“00”，中间电流状态为“01”，最大电流状态为“10”，这样纳米硅的第一浮栅13电荷存储状态可以作为区分存储“00”“01”“10”信息状态，实现信息存储的功能，图中箭头方向为电子流动的方向。
图3是本发明的又一个较佳实施例，图3为本发明一种闪存的存储单元写入的实施例结构示意图，为达到从左侧存储单元写入的目的，于第一控制栅12上加10伏特的电压，第二控制栅15上加3伏特的电压，在选择栅14上加3伏特的电压，源极11加零伏特电压，漏极17加3伏特电压。第一控制栅12上的电压控制第一浮栅13上所存储的电子，所以通过第一浮栅13上所存储的电子进一步地改变p阱22所需的临界电压，在读取时，依据第一浮栅13所存储的电子而区分为两种状态，其是将p阱22中的电子经由浮栅氧化膜20而注入至第一浮栅13以改变第一浮栅13所存储的电子数目，当第一浮栅13存储较多电子时，阈值电压较高，而当第一浮栅13存储较少电子时，阈值电压较低。阈值电压高，沟道电流小或截止，反之阈值电压低，沟道电流大或导通。为了增加注入至第一浮栅13的电子数目，必须在第一控制栅12上加较高的电压，例如10伏特，来保证第一浮栅13和p阱22的电势差。
为了对闪存进行编程化，因此必须向第一浮栅13注入所存储的电子数量，本例中利用的是热电子注入方式，当电子经由p阱22自源极11移动至漏极17时，第一控制栅12与源极11所形成的电场以及源极11和漏极17所形成的电场会使漏极17周围的电子开始加速移动而产生高能量的电子，最后第一控制栅12所提供的10伏特正电压会将通道中达到足以克服浮栅氧化膜20的相对应能量障壁的电子吸引并传导至第一浮栅13，图中箭头方向为电子流动的方向。
该结构与通用的CMOS工艺兼容，能够在不改变工艺制程技术的情况下通过改变闪存的内部结构，减少闪存的体积；闪存的浮栅采用局部存储电荷的纳米硅，相比于多晶硅材料，增加了闪存浮栅的可缩小化的能力，另外在精度允许的情况下，本发明的结构还可以进一步缩小，可以大量提升存储密度。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (1)

1.一种闪存，其特征在于包括：
衬底和形成于衬底内的源极区和漏极区；
分别从所述源极区和漏极区引出的源极和漏极；
浮栅氧化膜，覆盖于所述衬底之上、源极和漏极之间的区域；
选择栅，形成于所述浮栅氧化膜之上，且位于所述源极和所述漏极之间；
第一浮栅，形成于所述浮栅氧化膜之上，且位于所述源极和所述选择栅之间，所述第一浮栅为纳米硅；
第二浮栅，形成于所述浮栅氧化膜之上，且位于所述漏极和所述选择栅之间，所述第二浮栅为纳米硅；
第一控制栅氧化膜和第二控制栅氧化膜，分别形成于所述第一浮栅和所述第二浮栅之上；
第一控制栅和第二控制栅，分别位于所述第一控制栅氧化膜和所述第二控制栅氧化膜之上；
其中，所述衬底包括p型硅衬底、深n阱和p阱，所述深n阱位于所述p型硅衬底上，所述p阱位于所述深n阱上，所述源极区和漏极区形成于所述p阱中。
CN200910194584XA 2009-08-25 2009-08-25 一种闪存 Active CN101640205B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910194584XA CN101640205B (zh) 2009-08-25 2009-08-25 一种闪存

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910194584XA CN101640205B (zh) 2009-08-25 2009-08-25 一种闪存

Publications (2)

Publication Number Publication Date
CN101640205A CN101640205A (zh) 2010-02-03
CN101640205B true CN101640205B (zh) 2012-08-08

Family

ID=41615110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910194584XA Active CN101640205B (zh) 2009-08-25 2009-08-25 一种闪存

Country Status (1)

Country Link
CN (1) CN101640205B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800225A (zh) * 2010-03-12 2010-08-11 上海宏力半导体制造有限公司 一种闪存
CN101986389B (zh) * 2010-10-12 2015-06-24 上海华虹宏力半导体制造有限公司 闪存单元、闪存装置及其编程方法
CN102122662B (zh) * 2011-01-17 2015-12-16 上海华虹宏力半导体制造有限公司 P型mos存储单元
CN103165621A (zh) * 2013-02-26 2013-06-19 上海宏力半导体制造有限公司 电可擦可编程只读存储器
CN103346158A (zh) * 2013-06-28 2013-10-09 上海宏力半导体制造有限公司 电可擦可编程只读存储器
US9361995B1 (en) * 2015-01-21 2016-06-07 Silicon Storage Technology, Inc. Flash memory system using complementary voltage supplies
CN108777581A (zh) * 2018-08-02 2018-11-09 北京知存科技有限公司 一种数字模拟转换电路、控制方法、存储装置
CN113437085B (zh) * 2021-08-26 2021-12-10 北京磐芯微电子科技有限公司 闪存单元的写入方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551880B1 (en) * 2002-05-17 2003-04-22 Macronix International Co., Ltd. Method of utilizing fabrication process of floating gate spacer to build twin-bit monos/sonos memory
CN101183665A (zh) * 2006-11-13 2008-05-21 中芯国际集成电路制造(上海)有限公司 硅－氧化物－氮化物－氧化物－硅快闪存储器及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551880B1 (en) * 2002-05-17 2003-04-22 Macronix International Co., Ltd. Method of utilizing fabrication process of floating gate spacer to build twin-bit monos/sonos memory
CN101183665A (zh) * 2006-11-13 2008-05-21 中芯国际集成电路制造(上海)有限公司 硅－氧化物－氮化物－氧化物－硅快闪存储器及其制作方法

Also Published As

Publication number Publication date
CN101640205A (zh) 2010-02-03

Similar Documents

Publication Publication Date Title
CN101640205B (zh) 一种闪存
CN100590853C (zh) 半导体存储器及其形成方法
CN101465161A (zh) 共享字线的分栅式闪存
CN100490152C (zh) 非挥发性存储单元以及相关操作方法
CN100477233C (zh) 存储器元件
CN101419972B (zh) 高效擦写的分栅闪存
CN107871745A (zh) 非易失记忆单元和相关操作方法
CN101667582B (zh) 一种浮栅为sonos结构的闪存
US20090086548A1 (en) Flash memory
CN104051007A (zh) 一种非挥发性多次可编程存储器
CN101740120A (zh) 一种共享字线的分栅式闪存的编程方法
CN100468747C (zh) 非易失性存储器的操作方法
CN105226065A (zh) 一种双位sonos存储器及其编译、擦除和读取方法
CN102693987A (zh) 分栅式闪存单元以及分栅式闪存装置
CN203205074U (zh) 一种非挥发性多次可编程存储器
CN101692452B (zh) 共享存储单元的分栅式闪存
CN101694844A (zh) 共享字线的基于氮化硅浮栅的分栅式闪存
CN102789812A (zh) 基于阻变栅介质的nor型存储单元、阵列以及其操作方法
CN101692453A (zh) 共享存储单元的分栅式闪存
CN101800226B (zh) 多晶硅存储器
CN101794787B (zh) 共享字线的无触点分栅式闪存
CN101093840A (zh) 扩展第二位元操作裕度的存储器结构
CN101694845A (zh) 共享字线的分栅式闪存
CN101692451A (zh) 共享字线的基于多晶硅浮栅的分栅式闪存
US20230262990A1 (en) Memory device with ferroelectric charge trapping layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai