CN1949521A - 具有修改的频带结构的非挥发存储器单元的操作方法及装置 - Google Patents

具有修改的频带结构的非挥发存储器单元的操作方法及装置 Download PDF

Info

Publication number
CN1949521A
CN1949521A CNA2006100085109A CN200610008510A CN1949521A CN 1949521 A CN1949521 A CN 1949521A CN A2006100085109 A CNA2006100085109 A CN A2006100085109A CN 200610008510 A CN200610008510 A CN 200610008510A CN 1949521 A CN1949521 A CN 1949521A
Authority
CN
China
Prior art keywords
charge
substrate zone
nonvolatile memory
band
storage state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100085109A
Other languages
English (en)
Other versions
CN100527425C (zh
Inventor
叶致锴
蔡文哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1949521A publication Critical patent/CN1949521A/zh
Application granted granted Critical
Publication of CN100527425C publication Critical patent/CN100527425C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种具有一电荷储存结构的非挥发存储单元，非挥发存储单元以存储单元的基板区与存储单元的至少一电流负载节点间的测量电流(例如带间电流)进行读取。为了强化非挥发存储单元的操作，频带结构工程是用以改变存储器组件的主体部以及另一支持测量电流的存储器组件间的频带结构。

Description

具有修改的频带结构的非挥发存储器单元的操作方法及装置
技术领域
本发明有关一种电子可编程及可抹除的非挥发存储器，且特别是有关在频带结构工程辅助下，所施加的偏压布置可以极高的敏感度读取存储单元中的电荷储存结构的内容的非挥发存储器。
背景技术
以电荷储存结构达成电子可编程以及抹写的非挥发存储科技，例如现有的电子可抹除可编程只读存储器(Electrically Erasable Programmable Read-OnlyMemory，EEPROM)以及闪存在现代应用非常广泛。多数存储单元结构用在EEPROM及闪存中。由于集成电路尺寸缩小，并因为工序的可扩充性及简单化，以电荷储存结构，例如电荷捕捉介电层(charge trapping dielectric layers)建构的存储单元结构逐渐受到重视。各种以电荷捕捉介电层，包括了例如现有已有业界名称的PHINES、氮化物只读存储器(Nitride Read-Only Memory，NROM)、以及硅-氧化硅-氮化硅-氧化硅-硅(Silicon Oxide Nitride Oxide Silicon，SONOS)等结构所建构的存储单元结构。这些存储单元结构通过捕捉电荷捕捉介电层，例如氮化硅中的电荷来存储数据。随着愈多的净负电荷被捕捉，存储单元的临界电压值也跟着增加。存储单元的临界电压值，可通过从电荷捕捉层中移除负电荷或加入正电荷来降低。
传统的存储单元结构根据反向读取作业，决定存储结构的内容。然而，反向读取技术会连结许多不同位置的电荷储存结构，即使只有部分的电荷储存结构包含有用数据。这种相依性，因此窄化来自反向读取技术的测量电流的感应窗(sensing window)，而限制了使用电荷储存结构作为非挥发存储的应用，造成电荷储存结构可储存的数据减少。
功耗问题是另一个有改善空间的部分。可携式电子装置例如音乐播放器、移动电话以及无线装置，其动力来源都是有限的。反向读取作业是功耗的来源之一。类似的，功耗也发生在以比较通过存储单元上的信道的侧向电流的大小来进行读取作业时。
发明内容
有鉴于此，需要一种非挥发存储单元，即使在只有部分的电荷储存结构包含有用数据的情形下，不需要大量电荷储存结构配置之间的耦接即可进行读取。或者是，需要一种读取作业，可以比反向读取作业产生较少功耗。
根据本发明的目的，提出一种非挥发存储器，包括用以将数据以电荷储存状态储存的一电荷储存结构、包括源极区及漏极区的一基板区、一个或多个介电结构、供应一栅极电压给存储单元的一栅极、以及控制施加给非挥发存储单元偏压的一逻辑电路。基板区具有一主体部及一测量部，主体部具有一第一频带结构，测量部具有一第二频带结构，第二频带结构与第一频带结构不同。逻辑电路施加的偏压决定电荷储存结构的电荷储存状态，偏压并可测量通过基板区与至少源极区或漏极区其中之一之间的电流，以决定电荷储存结构的电荷储存状态。在测量中，至少部分的电流通过基板区的测量部。
不同频带结构举例来说可以是不同的带隙(bandgap)，在部分实施例中基板区的主体部的第一频带结构与第一带隙连结，基板区的测量部的第二频带结构与第二带隙连结，且第二带隙小于第一带隙。因为不同的带隙，逻辑电路控制的读取作业量得一较大的电流。另一个不同频带结构举例来说可以是价带及/或导带的位置。假如一材料具有较低的电子载体会强化电子注入机制；例如，在一NROM存储体操作中用以编程的信道热电子效率可以增加。假如一材料具有较低的空穴载体会强化空穴注入机制；例如，在一PHINES存储体操作中用以编程的带间热空穴会增加。
各种实施例导致基板区的主体部及测量部中频带结构不同。例如，基板区的测量部可以包括应变硅(strained silicon)，例如被一引发应变薄膜所引发的应变硅。基板区测量部也可以包括SixGe1-x材料或SixC1-x材料。基板通常因为成本较低而采用硅，虽然有其它基板也采用锗(germanium)。
各种实施例改变了基板区的测量部。例如，基板区的测量部可以包括源极区及漏极区，或是源极区及漏极区之间的信道部，或是信道部与源极区及漏极区两者都有。在某些实施例中，基板区具有一埋设氧化物，埋设氧化物至少部分位于主体部与测量部之间。
在读取作业中，流经至少一电流负载节点(源极及漏极)与基板区之间的测量电流，包括用以决定电荷储存状态的带间穿遂电流。为了引发带间穿遂电流，逻辑电路所控制的读取偏压布置引发栅极与其中一电流负载节点间的一第一电压差，以及基板区与另一电流负载节点间的一第二电压差。
因为读取作业不需要电流流经所测量的非挥发存储器的第一及第二电流负载节点(源极及漏极)，读取偏压布置可以让其中一个电流负载区域(源极及漏极)浮动，而另一个电流负载区域被施加偏压(biased)而使与基板区之间具有一电压差。
栅极及至少一电流负载区域(源极及漏极)之间产生出引发同一区域频带弯曲的一电场。频带弯曲的程度受电荷储存结构的电荷储存状态所影响，在至少一随电荷储存状态变动的电流负载区域中产生带间穿遂电流。在一读取作业中，电压差不改变电荷储存状态。在某些实施例中，偏压布置在基板区与电荷负载区域间施加一反向偏压差，并且浮动另一电流负载区域。
在某些实施例中，基板区是半导体基板中的一阱区(well)。在其它实施例中，基板区只是半导体基板。
一或多个介电结构至少部分位于电荷储存结构与基板区之间，并且至少部分位于电荷储存结构与栅极电压的来源之间。
在一实施例中，非挥发存储单元具有一分离栅极设计，并包括一第二栅极。在存储作业中，不同栅极分别施加一电位给基板区。通过分离栅极设计，逻辑电路施加抹除及编程偏压布置，通过从对应部分的电荷储存结构中注入电子及排除电子，以改变电荷储存状态。
在另一实施例中，非挥发存储单元具有一浮动栅极设计或一奈米晶体设计。通过浮动栅极设计或奈米晶体设计，逻辑电路施加抹除及编程偏压布置，通过从对应部分的电荷储存结构中注入电子及排除电子，以改变电荷储存状态。
在再一实施例中，非挥发存储单元具有一电荷捕捉材料设计。通过电荷捕捉材料设计，逻辑电路施加抹除及编程偏压布置，通过从对应部分的电荷储存结构中注入电子及注入空穴，以改变电荷储存状态。
在某些实施例中，逻辑电路施加一第二偏压布置，通过增加电荷储存结构中的净正电荷的方式，以调整电荷储存状态。并且施加一第三偏压布置，通过增加电荷储存结构中的净负电荷的方式，以调整电荷储存状态。在某些实施例中，第二偏压布置对应于编程而第三偏压布置对应于抹除化；并且在其它实施例中，第二偏压布置对应于抹除化而第三偏压布置对应于编程。通常这里所使用的编程指的是在电荷储存结构中增加有限数量的电荷，例如在电荷储存结构中增加空穴或电子。另外通常这里所使用的抹除化指的是重新设定电荷储存结构中的电荷储存状态，例如增加单一种穿过电荷储存结构的电荷型态直到达成平衡为止。本发明同时包含：编程指的是使储存在电荷储存结构中的净电荷更为负性或更为正性，并且抹除化指的是使储存在电荷储存结构中的净电荷更为负性或更为正性的两种产品及方法。
净正电荷通过电流机制例如带间热空穴穿遂(band-to-band hot holetunneling)，例如从栅极或基板区(例如源极或漏极)增加电荷储存结构中的净正电荷。净负电荷通过电流机制例如电子穿遂、Fowler-Nordheim穿遂、信道热电子注入(channel hot electron injection)电流，以及信道起使第二电子注入电流，例如从栅极或基板区(例如源极或漏极)增加电荷储存结构中的净负电荷。在一实施例中，通过带间热空穴穿遂增加电荷储存结构中的净正电荷，并通过信道热电子注入电流增加电荷储存结构中的净负电荷。
电荷储存结构中的电荷储存状态储存一位或多位，要视电荷储存结构的材料，以及在电荷储存结构中可分辨的不同的临界电压值来决定。
本发明揭示操作一非挥发存储阵列的方法，以及用在一种集成电路的架构包括如一非挥发存储阵列，还有用在一种集成电路的制造方法包括如一非挥发存储单元。
其它上述技术的实施例包括用以操作非挥发存储阵列的方法，以及根据描述技术的非挥发存储器行。
为让本发明的上述目的、特点和优点能更明显易懂，下文特举一较佳实施例，并配合附图进行详细说明如下。
各种实施例包括具有n型信道的存储单元、具有p型信道的存储单元，或是具有n型栅极的存储单元以及p型栅极的存储单元。
附图说明
图1A绘示一种电荷捕捉存储单元的示意图，显示对应源极端的部分电荷捕捉结构的读取作业；
图1B绘示一种电荷捕捉存储单元的示意图，显示对应漏极端的部分电荷捕捉结构的读取作业；
图2A绘示一种典型非挥发存储单元的感应窗；
图2B绘示一种在存储单元的电荷捕捉结构的不同部分上进行编程作业时，存储单元的感应窗的示意图；
图3A绘示一种电荷捕捉存储单元的示意图，显示在一部分的电荷捕捉结构上进行信道热电子注入；
图3B绘示一种电荷捕捉存储单元的示意图，显示在另一部分的电荷捕捉结构上进行信道热电子注入；
图4A绘示一种电荷捕捉存储单元的示意图，显示在一部分的电荷捕捉结构上进行带间热空穴注入；
图4B绘示一种电荷捕捉存储单元的示意图，显示在另一部分的电荷捕捉结构上进行带间热空穴注入；
图5A绘示一种电荷捕捉存储单元的示意图，显示在电荷捕捉结构上进行的抹除作业；
图5B绘示一种电荷捕捉存储单元的示意图，显示在电荷捕捉结构上进行的抹除作业；
图6绘示一种氧化物及具有一相对小带隙的基板的频带示意图；
图7绘示一种氧化物及具有一相对大带隙的基板的频带示意图；
图8绘示随着带隙减少且电场增加导致带间电流增强的趋势；
图9绘示一种非挥发存储器的示意图，显示具有用作源极区、漏极区及通道区的第一材料，以及其下有第二材料的一基板；
图10绘示一种非挥发存储单元的示意图，显示具有用作源极区、漏极区的第一材料，以及其下有用作通道区的第二材料的一基板；
图11绘示一种非挥发存储单元的示意图，显示具有用作通道区的第一材料以及用作源极区及漏极区的第二材料的一基板；
图12绘示一种非挥发存储单元的示意图，显示具有应变硅的基板；
图13绘示一种具有引发应变硅的薄膜的非挥发存储单元的示意图；
第14A～14C图绘示其它具有各种电荷储存结构的非挥发存储单元的示意图；以及
第15图绘示一种具有电荷捕捉存储单元阵列及控制电路的集成电路的示意图。
具体实施方式
请参照第1图，其绘示一种电荷捕捉存储单元的示意图，显示对应源极端的部分电荷捕捉结构的读取作业。P型掺杂基板区170包括n+掺杂源极区及漏极区150及160。剩余的存储单元包括一下介电结构140在基板上，一电荷捕捉结构130在下介电结构140(下氧化物)上，一上介电结构120(上氧化物)在电荷捕捉结构130上，以及一栅极110在上介电结构120上。典型的上介电层包括二氧化硅以及5到10奈米的氮氧化硅，或是其它类似的高介电常数的材料例如氧化铝。典型的下介电层包括二氧化硅以及3到10奈米的氮氧化硅，或是其它类似的高介电常数材料。典型的电荷捕捉结构包括3到9奈米的氮化硅，或是其它类似的高介电常数材料，包括氧化物例如氧化铝(AL2O3)、亚氟酸(HfO2)或其它。
用在类SONOS的存储单元具有例如2到10奈米的下介电层，2到10奈米的电荷捕捉层，以及2到15奈米的上氧化物。其它电荷捕捉存储单元为PHINES以及NROM。
在某些实施例中，栅极包括具有比n型硅更佳的工作功能(work function)的材料，或是大于4.1电子伏特(eV)，并较佳地大于约4.25电子伏特，包括甚至例如大于5电子伏特。典型的栅极材料包括p型复合物、氮化钛(TiN)以及其它高功函数金属或材料。其它具有相对较高功函数的材料适合用于实施例的技术包括但不限于钌(Ru)、铱(Ir)、镍(Ni)以及钴(Co)等金属，包括但不限于钌钛(Ru-Ti)及镍钛(Ni-Ti)等金属合金，包括但不限于氧化钌(RuO2)等金属氮化物及金属氧化物。高功函数栅极材料比一般n型多晶硅栅极对电子穿遂效应产生较高的注入屏障。以二氧化硅作为上介电层的N型多晶硅栅极的注入屏障大约为3.15eV。因此，现有技术的实施例使用作为栅极及作为上介电层的材料具有高于3.15eV的注入屏障，例如高达3.4eV，以及较佳地高达4eV。对具有二氧化硅(SiO2)的上介电层的p型多晶硅栅极而言，电子屏障约为4.25eV，并使合并存储单元相对于具有以二氧化硅作为上介电层的n型多晶硅栅极的存储单元的临界电压值降低约2伏特。
在图1A中，存储单元的源极端储存增加的电子，例如通过信道重设作业(channel reset operation)以Fowler-Nordgheim穿遂效应从栅极110或基板区170注入电子，或是以其它电荷移动过程例如信道热电子注入或信道初始第二电子注入来注入电子。存储单元的漏极端储存增加的空穴，例如通过带间空穴注入电荷捕捉结构130的漏极端。
在图1A用以读取电荷捕捉结构130的源极端的偏压布置中，栅极110的电压为-10伏特(V)，源极区150的电压为2V，漏极160的电压是浮动的，并且基板区170的电压为0V。图1B中的存储单元类似图1A中的存储单元，除了读取作业是在电荷捕捉结构的漏极端进行，而不是在源极端。在图1B的偏压布置中电荷捕捉结构130在读取漏极端时，栅极110的电压为-10V，源极区150的电压是浮动的，漏极区160的电压为2V，并且基板区170的电压为0V。偏压布置在各个端点之间决定，例如能量频带弯曲(energy bands bend)足以引发n+掺杂源极区150(图1A)或是n+掺杂漏极区160(图1B)，但是保持基板区170与源极区150(图1A)或漏极区160(图1B)之间的电位够低，确保编程或抹除化不会发生，如图3A、3B、4A、4B、6及7所示。
在图1A及图1B的偏压布置中，在p型掺杂基板区170的会合点区域与n+掺杂源极区150或是n+掺杂漏极区160之间，显示出反向偏压p-n会合点的行为。然而栅极电压引发足够的能量频带，使得带间穿遂作用产生并穿过n+掺杂源极区150(图1A)或是n+掺杂漏极区160(图1B)之间。在源极区150或是漏极区160中的高掺杂浓度，产生空乏电荷区域(space charge region)的高电荷密度，并伴随着长度短、电压在其中变化的空乏电荷区域，有助于急遽的能量频带弯曲。价带隧道中的电子通过限制的间隙到达导带并飘下电位丘(potential hill)，进入n+掺杂源极区150(图1A)或是n+掺杂漏极区160(图1B)的深层。类似地，电动飘上势能丘，离开n+掺杂源极区150(图1A)或是n+掺杂漏极区160(图1B)，并朝向p型掺杂基板区170。
栅极110的电压通过下介电结构140(下氧化物)控制部分基板区170的电压。接着，部分基板区170的电压通过下介电结构140(下氧化物)控制下介电结构140(下氧化物)与n+掺杂源极区150(图1A)或是n+掺杂漏极区160(图1B)之间的频带弯曲程度。随着栅极110的负电压增加，部分基板区170通过下介电结构140(下氧化物)增加负电压，在n+掺杂源极区150(图1A)或是n+掺杂漏极区160(图1B)产生更深的频带弯曲。更多带间电流，因为结合下列某些情况产生：(1)在弯曲能量频带一侧被占据的电子能阶，以及在弯曲能量频带另一侧未被占据的电子能阶重迭增加以及(2)被占据与未被占据的电子能阶之间的屏障较窄等情况(Sze，Physics of SemiconductorDevices，1981)。
如上所述，电荷捕捉结构130的漏极端被相对较多的空穴所占据，而电荷捕捉结构130的源极端比起漏极端被相对较多的电子所占据。因此，根据高斯定律(Gauss’s Law)，当施加栅极以-10V的电压时，下介电结构140(下氧化物)在源极端会比漏极端更偏向负性。因此，比起流经图1B中的漏极区160以及基板区170之间，用以读取电荷捕捉结构130的漏极端的偏压布置的电流，更多电流流经图1A中的源极区150以及基板区170之间，用以读取电荷捕捉结构130的源极端的偏压布置。
图1A以及1B图用以读取的偏压布置的差异，以及第3A、3B、4A以及4B图中用以编程及抹除化的偏压布置的差异，显示出仔细的平衡。用在读取时，源极区以及漏极区之间的电位差不应该引发显著数量的载体通过穿隧氧化物(tunnel oxide)并且影响电荷储存状态。相对的，用以编程以及抹除化，源极区以及漏极区之间的势能差要足以引发显著数量的载体通过穿隧氧化物(tunnel oxide)并且影响电荷储存状态。
图2A绘示一种典型非挥发存储单元的感应窗。在图2A中，以一反向读取作业所读取的存储单元由于第二位效应(second bit effect)，具有一相对窄的感应窗250。在时间间隔230中，当第一位210被编程时，第一位210的读取电流曲线从最低能阶260跳到高能阶264。因此，第一位在时间间隔230的编程显著影响第二位220的读取电流曲线，从最低能阶260跳到低能阶262。在时间间隔240期间，当第二位被编程时，第二位220的读取电流曲线从最低能阶262跳到最高能阶266。因此，第二位在时间间隔240的编程显著影响第一位210的读取电流曲线从高能阶264跳到最高能阶266。因此，当在一存储单元的一位上进行一反向读取作业时，产生的读取电流会受另一位的编程或抹除状态相当程度的影响，因为对一给定栅极电压来说，在反向读取作业中强制另一位下的部分基板空乏及反转，并且使穿过另一位下的部分基板更为困难。
图2B绘示一种在存储单元的电荷捕捉结构的不同部分上进行编程作业时，存储单元的感应窗的示意图。在图2B中，第一及第二电荷捕捉结构被编程。曲线210代表第一电荷捕捉部的读取电流。曲线220代表第二电荷捕捉部的读取电流。在图2B中的感应窗250相对较宽，因为带间读取作业对于第一端点(terminal)或第二端点来说较为区域化(local)。在第一电荷捕捉部分上所进行的带间读取作业所产生的读取电流，相对于第二电荷捕捉部分的逻辑状态来说较不敏感，并且在第二电荷捕捉部分上进行的带间读取作业所产生的读取电流，相对于第一电荷捕捉部分的逻辑状态来说较不敏感。带间读取作业相对较能避免用于反向读取作业的第二电荷捕捉部分的影响，其中在读取作业电荷捕捉结构上的一边进行的读取作业产生的读取电流，与储存在电荷捕捉结构上另一边的数据比较相关。
每个电荷捕捉部可以储存一位或更多位。例如，假设每一电荷捕捉部储存两位，就有四个不同的电荷能阶。
图3A及3B绘示电荷捕捉存储单元的示意图，显示在不同部分的电荷捕捉结构上进行信道热电子注入。在图3A的偏压布置中用以增加电子群133到电荷捕捉结构130中的源极端时，栅极110的电压为10V，源极区150的电压为5V，漏极区160的电压为0V，并且基板区170的电压为0V。图3B中的存储单元类似于图3A中的存储单元，除了增加了在电荷捕捉结构的漏极端而不是源极端的电子群133。在图3B的偏压布置中栅极110的电压为10V，源极区150的电压为0V，漏极160的电压为5V，并且基板170的电压为0V。
图4A及4B绘示电荷捕捉存储单元的示意图，显示在电荷捕捉结构的不同部分上进行带间热空穴注入。在图4A中的偏压布置用以增加空穴群433到电荷捕捉结构130的漏极端，栅极110的电压为-6V，源极区150的电压为0V，漏极区160的电压为5V，基板区170的电压为0V。图4B的存储单元类似图4A的存储单元，除了增加了到电荷捕捉结构的源极端而不是漏极端的空穴群433。在图4B中，栅极110的电压为-6V，源极区150的电压为5V，漏极区160的电压为0V，并且基板区170的电压为0V。在图4A及4B中，电荷捕捉结构中的空穴群433，电子是以比空穴小的图例表示，以显示注入空穴补偿了已注入电子。
在某些实施例中，编程指的是在电荷捕捉结构中制造更多储存的正静电荷，例如从电荷捕捉结构中增加空穴或移除电子；而抹除化指的是在电荷捕捉结构中制造更多储存的净负电荷，例如在电荷捕捉结构中移除空穴或增加电子。然而，在其它实施例中编程指的是在电荷捕捉结构中制造更多储存的净负电荷，而抹除化指的是在电荷捕捉结构中制造更多储存的净正电荷。各种电荷作动机制被使用，例如带间穿遂引发的热载体注入，电场(E-field)引发的穿遂，通道热载体注入，通道初始基板载体注入，以及从基板直接穿遂。
图5A及5B绘示一种电荷捕捉存储单元的示意图，显示在电荷捕捉结构上进行的抹除作业。图5A用以抹除存储器的偏压布置中，栅极110的电压为-8V，源极区150与漏极区160的电压为浮动，且基板区170的电压为10V。图5B的存储器单元类似图5A的存储器单元，除了电子的移动方向不同外。在图5B中的偏压布置，栅极110的电压为8V，源极150与漏极区160的电压为-10V，且基板区170的电压为-10V。图5A及图5B的抹除化作业，以及图3A及图3B的电子注入作业为不同的电子移动机制。
图6及7绘示一种氧化物与一具有不同带隙的基板。氧化物630具有一大禁止区域，并邻接于基板区635。电荷610通过价带与导带间的穿遂效应挹注基板区带间电流。因为带隙的尺寸影响穿遂效应的屏障宽度，带隙的调整影响带间电流的强度。硅具有1.1eV的带隙。图6绘示一种氧化物与具有约0.8eV的较小带隙的基板。因此图6的结构支持相对于硅基板较大的带间电流。图7绘示一种氧化物与具有约1.5eV的较大带隙的基板。因此图7的结构支持相对于硅基板较小的带间电流。
图8绘示随着带隙减少且电场增加导致带间电流增强的趋势。对每一曲线来说，逐渐增加的电场是代表因增加负栅极电压产生较大的带间电流。下表显示每一曲线与连结的基板区带隙的对应关系。
  曲线   带隙(eV)
  810   0.8
  820   0.9
  830   1.0
  840   1.1
  850   1.2
上表显示带隙范围在0.8eV在1.2eV之间。造成不同带隙范围的方法之一，是以改变SixGe1-x的组合来达成，带隙可从硅的带隙1.2eV到锗的带隙0.66eV。
随着带隙减少，热释放与离子冲击会被加强。热释放与离子冲击产生额外电子与空穴，可能会增加载体密度、电流密度，以及编程效率。然而，电流泄漏也随着热释放与离子冲击而增加。若是电流泄漏是可接受的，低带隙可以用于强化存储效能。
图9～11绘示非挥发存储器，显示具有不同频带结构的不同材料的基板区。通过改变制造流程，基板区上材料的相对位置就会改变。图9绘示一种非挥发存储器，显示具有做为源极区、漏极区以及通道的第一材料，以及在第一材料下方的第二材料的基板。图10绘示一种非挥发存储器，显示具有做为源极区、漏极区的第一材料，以及在第一材料下方做为通道的第二材料的基板。图11绘示一种非挥发存储器，显示具有做为信道的第一材料，以及在第一材料下方具有做为源极区、漏极区的第二材料的基板。图10与11中的材料形成相对于图9来说较为区域化，因此在图10及图11中，为了形成与基板区的主体部不同的材料，主体材料的局部区域被蚀刻。例如，图10中，源极区150与漏极区160被蚀刻，并且在图11中，通道1172被蚀刻。接着，被蚀刻区域沈积具有与基板区的主体部不同频带结构的不同材料，不论不同材料是否如图9一般相对均匀，或者如图10与11中相对局部化，不同材料可以是单一材料或是多重材料。多重材料例如可以是材料堆栈，如硅/分级硅锗(graded-SiGe)/硅锗混合物(SixGe1-x)/应变硅。
图12及13绘示一种非挥发存储器，显示具有应变硅的基板。图12显示一种双轴应变(biaxial strain)。双轴应变减少了带隙。因此，双轴应变强化了用于读取作业强化的带间电流，强化了编程速度。双轴应变也可以增加移动性(mobility)、通道电流以及转移电导Gm(Transconductance)，Gm也有利于周边装置。硅里的双轴应变从一较有效率的大量四倍退化(massfourfold degeneracy)及一较低效率的大量两倍退化(mass twofolddegeneracy)中分离出导带，有效降低大部分电子载体的能量。硅里的双轴应变从重空穴群(heavy holes)及轻空穴群(light holes)之间的价带移除重空穴/轻空穴退化。
图13显示一种沿通道方向的非轴向应变。非轴向应变在N型金氧半导体(N metal oxide semiconductor，NMOS)及P型金氧半导体(P metal oxidesemiconductor，PMOS)上产生不同效果。假设一种非轴向应变效果对NMOS很好，对于PMOS就不好。相对的双轴应变对于NMOS跟PMOS都很好。一般而言，具有n型信道的存储装置可以通过非轴向应变及双轴应变来强化，具有p型信道的存储装置可以通过双轴应变来强化。
图14A～14C显示具有不同电荷储存结构的其它非挥发存储单元。图14A显示一种分离栅极存储单元的结构，具有一第一栅极1020，一第二栅极1010，一电荷储存结构1030以及氧化物1040。图14B显示一种类似第1图的非挥发存储单元的非挥发存储单元，但是具有一浮动栅极1030，浮动栅极1030是通常以多晶硅构成。图14C显示类似第1图的非挥发存储单元的非挥发存储单元，但是具有一奈米颗粒电荷储存结构1030。
图15绘示一种具有电荷储存存储单元阵列及控制电路的集成电路的示意图。集成电路1550包括以非挥发存储单元在一半导体基板上完成的一存储阵列1500，存储单元使用这里所提到的频带结构工程技术。随意地，任何周边电路也可以使用这里所提到的频带结构工程技术。阵列1500的存储单元可以彼此以并连、串连，或是虚拟地阵列(virtual ground array)的方式连接。一列译码器1501与多个沿存储阵列1500的各列排列的字符线1502耦接。一行译码器1503与多个沿存储阵列1500的各行排列的位线1504耦接。总线1505上提供地址给行译码器1503以及列译码器1501。区块(block)1506中的感应放大器(sense amplifier)以及数据进入结构(data-in structures)通过数据总线1507耦接到行译码器1503。数据通过数据进入行1511，从集成电路1550上的输入/输出埠(input/output ports)供应，或是从其它集成电路1550的内部或外部的数据来源，传给区块1506的数据进入结构。一偏压布置状态器1509控制偏压布置供应电压1508，例如用在抹除识别以及编程识别的电压，以及用在编程、抹除化，以及读取存储单元的布置，例如以带间电流来达成。
综上所述，虽然本发明已以一较佳实施例揭示如上，然而其并非用以限定本发明，任何熟悉本技术的人员在不脱离本发明的精神和范围内，当可作各种的等效的改变或替换，因此本发明的保护范围当视后附的本申请权利要求范围所界定的为准。

Claims (25)

1.一种非挥发存储器，包括：
一基板区，该基板区包括一源极区及一漏极区，该基板区的一主体部具有一第一频带结构，该基板区的一测量部具有一第二频带结构，该第二频带结构与该第一频带结构不同；
一电荷储存结构；
一个或多个介电结构，该些介电结构至少部分位于该电荷储存结构及该基板区之间，且该些介电结构至少部分位于该电荷储存结构及一栅极电压的来源之间；
一栅极，提供该栅极电压；以及
一逻辑电路，该逻辑电路施加一第一偏压布置，以决定该电荷储存结构的一电荷储存状态，并测量该基板区与至少该源极区或该漏极区其中之一间的一电流，以决定该电荷储存结构的该电荷储存状态；
其中，至少部分的该电流通过该基板区的该测量部。
2.如权利要求1所述的非挥发存储器，其特征在于该第一频带结构与一第一带隙连接，该第二频带结构与一第二带隙连接，该第二带隙小于该第一带隙。
3.如权利要求1所述的非挥发存储器，其特征在于该基板区的该测量部包括一应变硅。
4.如权利要求1所述的非挥发存储器，其特征在于该基板区的该测量部包括一应变硅，还包括：
一薄膜，该薄膜造成该应变硅的应变。
5.如权利要求1所述的非挥发存储器，其特征在于该基板区的该测量部含有硅锗材料。
6.如权利要求1所述的非挥发存储器，其特征在于该基板区的该测量部含有硅碳材料。
7.如权利要求1所述的非挥发存储器，其特征在于该基板区的该测量部包括该源极区及该漏极区。
8.如权利要求1所述的非挥发存储器，其特征在于该基板区的该测量部包括一信道部，该信道部位于该源极区及该漏极区之间。
9.如权利要求1所述的非挥发存储器，其特征在于该基板区还包括：
一埋设氧化部，至少部分位于该主体部及该测量部之间。
10.如权利要求1所述的非挥发存储器，其特征在于该第一偏压布置施加一电压差于该基板区与该源极区或该漏极区其中之一之间，且浮动该源极区或该漏极区其中的另一。
11.如权利要求1所述的非挥发存储器，其特征在于该第一偏压布置引发一第一电压差于该栅极与该源极区及该漏极区其中之一之间，且引发一第二电压差于该基板区与该源极区及该漏极区其中的另一之间，其中该第一电压差及该第二电压差引发足够的一带间穿隧电流用以被测量，该第一电压差及该第二电压差不改变该电荷储存状态。
12.如权利要求1所述的非挥发存储器，其特征在于由该第一偏压布置引发的一测得电流至少包括一带间电流。
13.如权利要求1所述的非挥发存储器，其特征在于该基板区是一半导体基板的一阱区。
14.如权利要求1所述的非挥发存储器，其特征在于该逻辑电路还可通过增加该电荷储存结构中的一净正电荷的方式施加一第二偏压布置，以调整该电荷储存状态，该逻辑电路还可通过增加该电荷储存结构中的一净负电荷的方式施加一第三偏压布置，以调整该电荷储存状态。
15.如权利要求1所述的非挥发存储器，其特征在于该逻辑电路还可通过增加该电荷储存结构中的一净正电荷的方式施加一第二偏压布置，以调整该电荷储存状态，该逻辑电路还可通过增加该电荷储存结构中的一净负电荷的方式施加一第三偏压布置，以调整该电荷储存状态；
其中该第一频带结构与一第一导带及一第一价带连接，该第二频带结构与一第二导带及一第二价带连接，该第一导带与该第二导带不同。
16.如权利要求1所述的非挥发存储器，其特征在于该逻辑电路还可通过增加该电荷储存结构中的一净正电荷的方式施加一第二偏压布置，以调整该电荷储存状态，该逻辑电路还可通过增加该电荷储存结构中的一净负电荷的方式施加一第三偏压布置，以调整该电荷储存状态；
其中该第一频带结构与一第一导带及一第一价带连接，该第二频带结构与一第二导带及一第二价带连接，该第一价带与该第二价带不同。
17.如权利要求1所述的非挥发存储器，其特征在于该逻辑电路还以带间热空穴穿隧增加该电荷储存结构中的一净正电荷的方式施加一第二偏压布置，以调整该电荷储存状态，该逻辑电路还以信道热电子注入增加该电荷储存结构中的一净负电荷的方式施加一第三偏压布置，以调整该电荷储存状态。
18.如权利要求1所述的非挥发存储器，其特征在于该电荷储存结构的各部分的该电荷储存状态储存一位。
19.如权利要求1所述的非挥发存储器，其特征在于该电荷储存结构的各部分的该电荷储存状态储存复数个位。
20.如权利要求1所述的非挥发存储器，其特征在于复数个热载体在该第一偏压布置时被产生且不足以扰动该电荷储存状态。
21.如权利要求1所述的非挥发存储器，其特征在于该电荷储存结构包括一电荷捕捉材料。
22.如权利要求1所述的非挥发存储器，其特征在于该电荷储存结构包括一奈米晶体材料。
23.如权利要求1所述的非挥发存储器，其特征在于该电荷储存结构包括一浮动栅极材料。
24.一种操作存储器单元的方法，该存储器单元包括一电荷储存结构、一基板区、一个或多个介电结构及一栅极，该基板区包括一源极区及一漏极区以及一测量部，该些介电结构至少部分位于该电荷储存结构及该基板区之间，且该些介电结构至少部分位于该电荷储存结构及一栅极电压的来源之间，该栅极提供该栅极电压，该方法包括：
施加一第一偏压布置，以决定该电荷储存结构的一电荷储存状态；以及
测量通过该基板区的该测量部以及该基板区与至少该源极区或该漏极区其中之一之间的一电流，以决定该电荷储存结构的该电荷储存状态；
其中，该基板区的一主体部具有一第一频带结构，且该基板区的该测量部具有一第二频带结构，该第二频带结构与该第一频带结构不同。
25.一种非挥发存储器的制造方法，包括：
提供一基板区，该基板区包括一源极区及一漏极区，使得该基板区的一主体部具有一第一频带结构，并且该基板区的一测量部具有一第二频带结构，该第二频带结构与该第一频带结构不同；
提供一下介电层，该下介电层与该基板区耦接；
提供一储存结构，该储存结构具有一电荷储存状态；
提供一个或多个介电结构，这些介电结构至少部分位于该电荷储存结构及该基板区之间，且这些介电结构至少部分位于该电荷储存结构及一栅极电压的来源之间；
提供一栅极，该栅极提供该栅极电压；以及
提供一逻辑电路，该逻辑电路施加一第一偏压布置以决定该电荷储存状态，并测量通过该基板区的该测量部以及该基板区与至少该源极区或该漏极区其中之一之间的一电流，以决定该电荷储存结构的一选择部的该电荷储存状态。
CNB2006100085109A 2005-10-13 2006-02-10 具有修改的频带结构的非挥发存储器单元的操作方法及装置 Active CN100527425C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/249,832 2005-10-13
US11/249,832 US7321145B2 (en) 2005-10-13 2005-10-13 Method and apparatus for operating nonvolatile memory cells with modified band structure

Publications (2)

Publication Number Publication Date
CN1949521A true CN1949521A (zh) 2007-04-18
CN100527425C CN100527425C (zh) 2009-08-12

Family

ID=37948628

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100085109A Active CN100527425C (zh) 2005-10-13 2006-02-10 具有修改的频带结构的非挥发存储器单元的操作方法及装置

Country Status (2)

Country Link
US (1) US7321145B2 (zh)
CN (1) CN100527425C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630530B (zh) * 2008-07-18 2013-09-04 宏碁股份有限公司 编程非易失性存储器的方法
CN104662611A (zh) * 2012-07-31 2015-05-27 斯班逊有限公司 非挥发性存储器中的位线电压调整器
CN105097821A (zh) * 2015-08-20 2015-11-25 上海华力微电子有限公司 一种n沟道非易失性闪存器件及其编译、擦除和读取方法
CN109346528A (zh) * 2018-09-27 2019-02-15 上海华力微电子有限公司 闪存结构及对应的编程、擦除和读取方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009514194A (ja) * 2005-09-23 2009-04-02 エヌエックスピー ビー ヴィ 向上性能を有する記憶素子及びそのような記憶素子の製造方法
US20070087503A1 (en) * 2005-10-17 2007-04-19 Saifun Semiconductors, Ltd. Improving NROM device characteristics using adjusted gate work function
US7808818B2 (en) * 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
US7692961B2 (en) * 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8294224B2 (en) * 2006-04-06 2012-10-23 Micron Technology, Inc. Devices and methods to improve carrier mobility
US7485544B2 (en) * 2006-08-02 2009-02-03 Micron Technology, Inc. Strained semiconductor, devices and systems and methods of formation
US7968960B2 (en) 2006-08-18 2011-06-28 Micron Technology, Inc. Methods of forming strained semiconductor channels
US7687360B2 (en) * 2006-12-22 2010-03-30 Spansion Llc Method of forming spaced-apart charge trapping stacks
US7554851B2 (en) * 2007-01-05 2009-06-30 Macronix International Co., Ltd. Reset method of non-volatile memory
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
TWI396288B (zh) * 2009-10-22 2013-05-11 Acer Inc 記憶體元件之操作方法
US8563386B2 (en) 2010-11-16 2013-10-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with bandgap material and method of manufacture thereof
TWI548062B (zh) * 2012-12-26 2016-09-01 旺宏電子股份有限公司 非揮發性記憶體結構及其製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5814853A (en) * 1996-01-22 1998-09-29 Advanced Micro Devices, Inc. Sourceless floating gate memory device and method of storing data
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6160286A (en) * 1999-10-20 2000-12-12 Worldwide Semiconductor Manufacturing Corporation Method for operation of a flash memory using n+/p-well diode
JP3775963B2 (ja) * 2000-02-02 2006-05-17 シャープ株式会社 不揮発性半導体メモリ装置の消去方式
US6215702B1 (en) * 2000-02-16 2001-04-10 Advanced Micro Devices, Inc. Method of maintaining constant erasing speeds for non-volatile memory cells
US6487121B1 (en) * 2000-08-25 2002-11-26 Advanced Micro Devices, Inc. Method of programming a non-volatile memory cell using a vertical electric field
JP3998408B2 (ja) * 2000-09-29 2007-10-24 株式会社東芝 半導体装置及びその製造方法
US6487114B2 (en) * 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6649492B2 (en) * 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6784480B2 (en) * 2002-02-12 2004-08-31 Micron Technology, Inc. Asymmetric band-gap engineered nonvolatile memory device
US6690601B2 (en) * 2002-03-29 2004-02-10 Macronix International Co., Ltd. Nonvolatile semiconductor memory cell with electron-trapping erase state and methods for operating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630530B (zh) * 2008-07-18 2013-09-04 宏碁股份有限公司 编程非易失性存储器的方法
CN104662611A (zh) * 2012-07-31 2015-05-27 斯班逊有限公司 非挥发性存储器中的位线电压调整器
CN105097821A (zh) * 2015-08-20 2015-11-25 上海华力微电子有限公司 一种n沟道非易失性闪存器件及其编译、擦除和读取方法
CN109346528A (zh) * 2018-09-27 2019-02-15 上海华力微电子有限公司 闪存结构及对应的编程、擦除和读取方法

Also Published As

Publication number Publication date
US7321145B2 (en) 2008-01-22
US20070087482A1 (en) 2007-04-19
CN100527425C (zh) 2009-08-12

Similar Documents

Publication Publication Date Title
CN100527425C (zh) 具有修改的频带结构的非挥发存储器单元的操作方法及装置
CN1228784C (zh) 非易失性半导体存储装置的编程方法
JP4781730B2 (ja) 電荷トラッピング不揮発性メモリにおける検出の方法および装置
CN1790717A (zh) 非挥发性存储单元以及相关操作方法
CN101079426A (zh) 使用besonos元件的次栅and架构的结构及方法
CN1652338A (zh) 陷入式只读非挥发性记忆体
WO2006049143A1 (ja) 不揮発性半導体記憶装置およびその書込方法
CN1848457A (zh) 操作具有非易失性存储单元与存储器阵列的方法
US20070242523A1 (en) Non-volatile memory and operating method thereof
CN1808718A (zh) 存储单元以及电荷陷入层存储单元的阵列的操作方法
WO2007034376A2 (en) Memory device with a strained base layer and method of manufacturing such a memory device
JP2009076680A (ja) 不揮発性半導体記憶装置及びその動作方法
US20060140005A1 (en) Method and apparatus for operating a non-volatile memory array
CN101211663B (zh) 对虚拟接地存储器的可变编程及编程验证的方法
JP4113559B2 (ja) 不揮発性半導体記憶装置およびその書込方法
JP4724564B2 (ja) 不揮発性半導体記憶装置
US7561470B2 (en) Double-side-bias methods of programming and erasing a virtual ground array memory
US7307888B2 (en) Method and apparatus for operating nonvolatile memory in a parallel arrangement
JP5166095B2 (ja) 不揮発性半導体記憶装置の駆動方法及び不揮発性半導体記憶装置
US20120044759A1 (en) Nonvolatile semiconductor memory device and driving method thereof
US7327607B2 (en) Method and apparatus for operating nonvolatile memory cells in a series arrangement
CN1921014A (zh) 增加一氮化物只读存储器阵列的抹除均匀性的结构及方法
CN1306597C (zh) 操作存储单元以及元件的方法
KR100997837B1 (ko) 불휘발성 반도체 기억 장치의 구동 방법 및 불휘발성 반도체 기억 장치
CN1747151A (zh) 串接的电荷陷入记忆胞的操作装置与操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant