CN108140408A - 用于闪存存储器的动力驱动优化 - Google Patents
用于闪存存储器的动力驱动优化 Download PDFInfo
- Publication number
- CN108140408A CN108140408A CN201680061276.8A CN201680061276A CN108140408A CN 108140408 A CN108140408 A CN 108140408A CN 201680061276 A CN201680061276 A CN 201680061276A CN 108140408 A CN108140408 A CN 108140408A
- Authority
- CN
- China
- Prior art keywords
- voltage
- nonvolatile memery
- memery unit
- energy margin
- nonvolatile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种存储器设备以及操作方法,所述存储器设备包括非易失性存储器单元阵列和控制器。所述控制器被配置为使用具有第一能量裕度的操作电压对第一多个所述非易失性存储器单元执行操作(例如,擦除、编程等),并且使用具有大于所述第一能量裕度的第二能量裕度的操作电压对第二多个所述非易失性存储器单元执行所述相同操作。不同能量裕度的所述操作基于被存储数据的所需存储寿命(用于使数据被存储较短时间段的较低能量裕度)以节省能量和减少磨损。
Description
相关专利申请
本申请要求2015年10月19日提交的美国临时申请62/243,581的权益,并且该申请以引用方式并入本文。
技术领域
本发明涉及非易失性存储器设备,并且更具体地讲,涉及操作电压的优化。
背景技术
非易失性存储器设备在本领域中是熟知的。例如,分裂栅存储器单元在美国专利5,029,130中有所公开(该专利出于所有目的以引用方式并入本文)。该存储器单元具有浮栅和控制栅,该控制栅设置在衬底的沟道区上方并且控制该沟道区的导电性,该沟道区在源极区和漏极区之间延伸。将电压的各种组合施加到控制栅、源极和漏极以对存储器单元进行编程(通过将电子注入到浮栅上)、擦除存储器单元(通过从浮栅移除电子),并且读取存储器单元(通过测量或检测沟道区的导电性以确定浮栅的编程状态)。
非易失性存储器单元中的栅极的配置和数量可以变化。例如,美国专利7,315,056(该专利出于所有目的以引用方式并入本文)公开了存储器单元,该存储器单元另外包括在源极区上方的编程栅/擦除栅。美国专利7,868,375(该专利出于所有目的以引用方式并入本文)公开了存储器单元,该存储器单元另外包括在源极区上方的擦除栅以及在浮栅上方的耦合栅。
对于所有上述参考的存储器单元,在编程、擦除和读取操作中的每个中施加电压以确保存储器单元阵列的正确操作。通常,此类设备总是被配置用于统一时间段的数据保持,并且优选地,阵列中的任何给定存储器单元将在长时间段(即,数年)内保持其编程状态,并且保持其可靠地确定(读取)编程状态的能力。这在存储器阵列嵌入了逻辑器件的情况下尤其如此,该逻辑器件依赖存储器来在长时间段内存储数据(例如,存储操作系统软件和更新)。
然而,在长时间段内,存储器单元的电性能或状态可能漂移或改变。因此,为了确保随时间推移可靠的性能,存储器设备通常被设计为针对每个操作以预定的能量裕度进行操作(即,一个或多个增加的操作电压或电力超过了操作所需的最低限度)以确保正确的操作。例如,编程电压的幅度和/或持续时间增加了一定的能量裕度以过度编程存储器单元(即,将额外数量的电子放置在浮栅上)并且过度擦除存储器单元(即,从浮栅过度消耗电子)以确保只要状态被设备读取,存储器单元的状况随时间推移的任何变化将不会影响其确定的状态。
虽然使用每个操作的能量裕度来操作存储器设备确保了存储器设备的长期性能,但其具有若干缺点。首先,附加能量裕度需要更多的电力,这对于电池供电的设备和应用是有问题的。其次,过度编程和过度擦除存储器单元会导致这些单元的过度磨损(即,非易失性存储器会随着每个编程/擦除周期而略微劣化),这可能不当地缩短存储器阵列的寿命。需要非易失性存储器阵列操作技术,该技术减少各种操作所需的能量裕度、避免过度磨损,但仍然满足被存储的特定数据所需的存储寿命。
发明内容
先前提到的问题和需要通过包括非易失性存储器单元阵列和控制器的存储器设备得到解决。控制器被配置为使用具有第一能量裕度的操作电压对第一多个非易失性存储器单元执行操作,并且使用具有大于第一能量裕度的第二能量裕度的操作电压对第二多个非易失性存储器单元执行操作。
操作具有非易失性存储器单元阵列的存储器设备的方法包括使用具有第一能量裕度的操作电压对第一多个非易失性存储器单元执行操作,以及使用具有大于第一能量裕度的第二能量裕度的操作电压对第二多个非易失性存储器单元执行操作。
通过查看说明书、权利要求书和附图,本发明的其他目的和特征将变得显而易见。
附图说明
图1是第一分裂栅非易失性存储器单元的侧面剖视图。
图2是第二分裂栅非易失性存储器单元的侧面剖视图。
图3是第三分裂栅非易失性存储器单元的侧面剖视图。
图4是本发明的存储器设备架构的平面图。
具体实施方式
本发明涉及用于不同类型的数据被存储了不同时间长度的应用的非易失性存储器设备。例如,应用可能会要求某些数据仅存储一天,而其他数据仅存储一周,而再其他数据仅存储一个月,并且另外的其他数据则存储数年。一个这样的示例可以是恒温器,该恒温器记录仅每天存储、仅每周存储、仅每月存储、以及存储多年的温度信息。
本发明是根据被存储的数据所需的存储寿命来改变编程和擦除能量裕度的系统、方法和技术。因此,在给出的示例中,存储数据仅一天的存储器单元将使用非常低的能量裕度(足以确保至少仅一天的可靠的数据保持寿命的能量裕度)来被编程和擦除。存储数据一周的存储器单元将使用稍微较高的能量裕度(足以确保至少仅一周的可靠的数据保持寿命的能量裕度)来被编程和擦除。存储数据一个月的存储器单元将使用更高的能量裕度(足以确保至少仅一个月的可靠的数据保持寿命的能量裕度)来被编程和擦除。存储数据非常长时间段(即,数年)的存储器单元将使用最大能量裕度(足以确保至少许多年的可靠的数据保持寿命的能量裕度)来被编程和擦除。
基于存储在这些存储器单元中的数据的存储寿命需要来改变用于编程和擦除存储器单元的能量裕度将降低设备的整体功耗(即,对于以较低能量裕度编程的那些存储器单元),因为消耗较少的能量以产生较低的操作电压和/或电流。对于以较低能量裕度编程的那些存储器单元,存储器单元磨损也会减少。每当存储器单元被编程和/或擦除时(即,存储器单元不需要针对任何给定的数据寿命范围预选),可以应用该编程/擦除技术。因此,可使用不同的能量裕度对相同存储器阵列块中彼此相邻的不同存储器单元进行编程/擦除。另外,任何给定的存储器单元可使用一个能量裕度针对期望存储寿命的一个数据进行一次编程/擦除,并且稍后使用不同的能量裕度针对不同的期望存储寿命的另一个数据进行再次编程/擦除。作为有效磨损均衡的一部分,存储器设备可使用各种能量裕度来跟踪任何给定存储器单元已被编程/擦除的次数,并相应地旋转分配(即,将针对高能量裕度、更长寿命数据编程/擦除选择具有许多低裕度编程/擦除的存储器单元,并且反之亦然)。因此,不需要预先指定哪个存储器单元将用于哪种类别的存储寿命,因为这可能随时间推移动态地改变。
上述存储器编程/擦除技术和设备有许多优点。具有不同数据寿命需要的多种不同应用的数据可被存储在相同存储器阵列中。根据应用的类型和需要,每个应用的数据可具有其自身的存储寿命。可以较低能量(即,较低电压和电流)编写具有较短存储寿命的应用的数据。相同的应用空间可被需要不同存储寿命的另一个应用替代,因此每个存储器单元空间具有不同的存储寿命。存储寿命决定可由决策引擎基于使用数据的应用、基于数据本身、以及/或者基于外部提供的信息/信号/标志来做出。
不同能量裕度的技术可在任何非易失性存储器单元设计中实现。例如,图1示出具有形成在硅半导体衬底12中的间隔开的源极区14和漏极区16的分裂栅存储器单元10。衬底的沟道区18被限定在源极区14/漏极区16之间。浮栅20被设置在沟道区18的第一部分上方并且与该第一部分绝缘(而且部分地设置在源极区14上方并且与该源极区绝缘)。控制栅(也称为字线栅或选择栅)22具有设置在沟道区18的第二部分上方并且与该第二部分绝缘的下部部分,以及在浮栅20上方并且向上延伸的上部部分(即,控制栅22围绕浮栅20的上边缘)。
存储器单元10可通过将高正电压放置在控制栅22上并且将参考电势放置在源极区14和漏极区16上来擦除。浮栅20和控制栅22之间的高电压降将导致浮栅20上的电子通过熟知的Fowler-Nordheim隧穿机制从浮栅20穿过居间绝缘层隧穿到控制栅22(使浮栅20带正电荷-擦除状态)。可通过将地电势施加到漏极区16、将正电压施加在源极区14上并且将正电压施加在控制栅22上来对存储器单元10进行编程。电子然后将从漏极区16流向源极区14,其中一些电子被加速并且加热,由此它们被注入到浮栅20上(使浮栅带负电荷-编程状态)。可通过将地电势放置在漏极区16上、将正电压放置在源极区14上并且将正电压放置在控制栅22上(接通控制栅22下方的沟道区部分)来读取存储器单元10。如果浮栅是带正电荷(擦除)的,则电流将从源极区14流到漏极区16(即,基于感测到的电流流动,存储器单元10被感测为处于其擦除“1”状态)。如果浮栅20是带负电荷(编程)的,则浮栅下方的沟道区被微弱地接通或关断,从而减少或防止任何电流流动(即,基于感测到的低电流流动或无电流流动,存储器单元10被感测为处于其编程“0”状态)。
图2示出替代分裂栅存储器单元40,该分裂栅存储器单元具有与存储器单元10相同的元件,但是另外具有设置在源极区14上方并且与该源极区绝缘的编程/擦除(PE)栅32(即,这是三栅极设计)。存储器单元40可通过以下方式来擦除:将高电压放置在PE栅32上来引发电子从浮栅20到PE栅32的隧穿。存储器单元40可通过以下方式来编程:将正电压放置在控制栅22、PE栅32和源极区14上,并且将电流放置在漏极区16上,以将来自流过沟道区18的电流的电子注入到浮栅20上。可通过将正电压放置在控制栅22和漏极区16上,并且感测电流流动来读取存储器单元40。
图3示出替代分裂栅存储器单元40,该分裂栅存储器单元具有与存储器单元10相同的元件,但是另外具有设置在源极区14上方并且与该源极区绝缘的擦除栅42,以及设置在浮栅20上方并且与该浮栅绝缘的耦合栅44。存储器单元40可通过以下方式来擦除:将高电压放置在擦除栅42上,并且任选地将负电压放置在耦合栅44上来引发电子从浮栅20到擦除栅42的隧穿。存储器单元40可通过以下方式来编程:将正电压放置在控制栅22、擦除栅42、耦合栅44和源极区14上,并且将电流放置在漏极区16上,以将来自流过沟道区18的电流的电子注入到浮栅20上。可通过将正电压放置在控制栅22和漏极区16上(并且任选地放置在擦除栅42和/或耦合栅44上),并且感测电流流动来读取存储器单元40。
本发明的存储器设备的架构示于图4中。存储器设备包括非易失性存储器单元阵列50,该非易失性存储器单元阵列可被分成两个分离的平面(平面A 52a和平面B 52b)。存储器单元可具有图1-图3中所示的类型,形成在单个芯片上,在半导体衬底12中布置成多个行和列。邻近非易失性存储器单元阵列的是地址解码器(例如,XDEC 54(行解码器)、SLDRV56、YMUX 58(列解码器)、HVDEC 60)和位线控制器(BLINHCTL 62),它们被用于在对所选存储器单元的读取、编程和擦除操作期间解码地址并将各种电压提供给各种存储器单元栅极和区域。控制器66(包含控制电路)控制各种设备元件以实现对目标存储器单元的每个操作(编程、擦除、读取)。电荷泵CHRGPMP 64在控制器66的控制下提供用于读取、编程和擦除存储器单元的各种电压。
控制器66确定或被设置有传入数据的期望或指示的存储寿命水平,然后相应地控制编程/擦除操作。基于确定的数据的存储寿命水平,生成各种编程/擦除电压的电荷泵64被命令以基于该数据的存储寿命生成具有期望能量裕度的电压,然后用适当的电压/能量执行该数据的编程/擦除操作。较高的能量裕度用于具有带有较高存储寿命需求的数据的应用,而较低的能量裕度用于具有带有较低存储寿命需求的数据的应用。尽管对于任何存储寿命的所有数据,读取操作将通常使用相同的能量裕度,但是如果存储器设备采用编程验证操作来验证编程被正确执行,则读取验证操作可以对具有较低存储寿命的数据采用较低能量裕度,并且反之亦然。
控制器66可以若干种不同的方式为任何给定的数据确定适当的能量裕度。具体地讲,数据的期望存储寿命水平(以及因此期望的能量裕度)可由控制器本身从数据本身(例如,数据类型、嵌入标志、检测到的内部代码或代码类型等,指示存储寿命水平等)、通过数据所源自的应用(例如,应用类型),或者从应用或其他源通过可选信号线提供给控制器的信号或标志确定。
用于编程或擦除数据的能量是一个或多个电压乘以一个或多个电流乘以一个或多个持续时间乘以一个或多个脉冲数(如果大于1)的函数。单独或集合的这四个值(电压、电流、时间和/或脉冲数)中的任何一个都可以改变,以影响任何给定编程或擦除操作的整体能量裕度。以下是如何根据数据的存储寿命来改变能量裕度的四个非限制性实施例:
实施例1
标准擦除操作=持续时间为10ms的一次11伏脉冲。
较低能量裕度擦除操作:
(a)较短持续时间:持续时间为5ms的一次11伏脉冲,或
(b)较低电压脉冲:持续时间为10ms的一次10伏脉冲,或
(c)上述(a)和(b)的组合。
实施例2
标准擦除操作=每次1ms、11伏的4次脉冲
较低能量裕度擦除操作
(a)较少脉冲:每次1ms、11伏的2次脉冲,或
(b)较低电压脉冲:每次1ms、10伏的4次脉冲,或
(c)较短脉冲:每次0.5ms、11伏的4次脉冲,或
(d)上述(a)-(c)的任何组合。
实施例3
标准编程操作=持续时间为10μs的一次8伏脉冲
较低能量裕度编程操作
(a)较短持续时间=持续时间为5μs的一次8伏脉冲,或
(b)较低电压脉冲:持续时间为10μs的一次6伏脉冲,或
(c)上述(a)和(b)的组合。
实施例4
标准编程操作:每次2μs、8伏的4次脉冲。
较低能量裕度编程操作
(a)较少脉冲:每次2μs、8伏的2次脉冲,或
(b)较低电压脉冲:每次2μs、6伏的4次脉冲,或
(c)较短脉冲:每次1μs、8伏的4次脉冲,或
(d)上述(a)-(c)的任何组合。
从上述实施例明显可见,任何给定的能量裕度都是由对于给定操作施加的所有电压的所有参数(包括零/接地施加的电压)定义的。在上述实施例或任何其他实施方式中的每个中,可通过降低一个操作电压的仅一个参数、一个操作电压的多个参数、多个操作电压的一个参数、多个操作电压的多个参数、或上述的任何组合(它们被施加以实现编程、擦除和/或读取操作)来实现较低能量裕度。实际上,任何给定操作中受影响的电压数量都可能是影响操作整体能量裕度的因素。例如,第一较低能量裕度可以是编程电压之一的减小,并且第二较低能量裕度可以是编程电压中的两个的减小,等等。受影响的电压的数量可与电压、电流、时间和/或脉冲数的变化以任何组合使用,以在编程和/或擦除中实现不同的能量裕度。上述较低能量裕度操作特别适用于图1-图3的存储器单元设计,但是可以应用于任何设计的任何非易失性存储器阵列。
应当理解,本发明不限于上述和本文所示的一个或多个实施方案。例如,本文中对本发明的提及并不旨在限制任何权利要求或权利要求术语的范围,而是仅参考可由一项或多项权利要求涵盖的一个或多个特征。上文所述的材料、工艺和数值的例子仅为示例性的,而不应视为限制权利要求。另外,如从权利要求和说明书中显而易见的,并非所有方法步骤都需要按所示的准确顺序执行。传入数据可经过控制器66而不是仅仅被提供给控制器,如图4所示。最后,单个材料层可以被形成为多个这种或类似材料层,反之亦然。
应该指出的是,如本文所用,术语“在…上方”和“在…上”两者包容地包含“直接在…上”(其间未设置中间材料、元件或空间)和“间接在…上”(其间设置有中间材料、元件或空间)。类似地,术语“相邻”包括“直接相邻”(其间没有设置中间材料、元件或空间)和“间接相邻”(其间设置有中间材料、元件或空间),“被安装到”包括“被直接安装到”(其间没有设置中间材料、元件或空间)和“被间接安装到”(其间设置有中间材料、元件或空间),并且“被电耦合至”包括“被直接电耦合至”(其间没有将元件电连接在一起的中间材料或元件)和“被间接电耦合至”(其间有将元件电连接在一起的中间材料或元件)。例如,“在衬底上方”形成元件可包括在其间没有中间材料/元件的情况下在衬底上直接形成元件,以及在其间有一个或多个中间材料/元件的情况下在衬底上间接形成元件。
Claims (23)
1.一种存储器设备,包括:
非易失性存储器单元阵列;和
控制器,所述控制器被配置为:
使用具有第一能量裕度的操作电压对第一多个所述非易失性存储器单元执行操作,以及
使用具有大于所述第一能量裕度的第二能量裕度的操作电压对第二多个所述非易失性存储器单元执行所述操作。
2.根据权利要求1所述的设备,其中所述操作是编程。
3.根据权利要求1所述的设备,其中所述操作是擦除。
4.根据权利要求1所述的设备,其中所述操作是读取。
5.根据权利要求1所述的设备,还包括:
电荷泵,所述电荷泵用于生成用于对所述第一多个所述非易失性存储器单元执行所述操作的所述操作电压,并且用于生成用于对所述第二多个所述非易失性存储器单元执行所述操作的所述操作电压。
6.根据权利要求2所述的设备,所述控制器被进一步配置为:
确定要编程到所述第一多个非易失性存储器单元的第一数据与存储寿命相关联,所述存储寿命小于与要编程到所述第二多个非易失性存储器单元的第二数据相关联的存储寿命;以及
基于所述确定,使用所述第一能量裕度来对所述第一多个非易失性存储器单元执行所述操作,并且使用所述第二能量裕度来对所述第二多个非易失性存储器单元执行所述操作。
7.根据权利要求1所述的设备,其中所述控制器被进一步配置为:
响应于接收的信号,使用所述第一能量裕度来对所述第一多个非易失性存储器单元执行所述操作,并且使用所述第二能量裕度来对所述第二多个非易失性存储器单元执行所述操作。
8.根据权利要求1所述的设备,其中用于对所述第二多个非易失性存储器单元执行所述操作的所述操作电压的电压、电流、持续时间和脉冲数中的至少一者大于用于对所述第一多个非易失性存储器单元执行所述操作的所述操作电压的电压、电流、持续时间和脉冲数中的至少一者。
9.根据权利要求1所述的设备,其中用于对所述第二多个非易失性存储器单元执行所述操作的所述操作电压的至少一个电压大于用于对所述第一多个非易失性存储器单元执行所述操作的所述操作电压的至少一个电压。
10.根据权利要求1所述的设备,其中用于对所述第二多个非易失性存储器单元执行所述操作的所述操作电压的至少一个电流大于用于对所述第一多个非易失性存储器单元执行所述操作的所述操作电压的至少一个电流。
11.根据权利要求1所述的设备,其中用于对所述第二多个非易失性存储器单元执行所述操作的所述操作电压的至少一个持续时间大于用于对所述第一多个非易失性存储器单元执行所述操作的所述操作电压的至少一个持续时间。
12.根据权利要求1所述的设备,其中用于对所述第二多个非易失性存储器单元执行所述操作的所述操作电压的脉冲数大于用于对所述第一多个非易失性存储器单元执行所述操作的所述操作电压的脉冲数。
13.一种操作具有非易失性存储器单元阵列的存储器设备的方法,包括:
使用具有第一能量裕度的操作电压对第一多个所述非易失性存储器单元执行操作,以及
使用具有大于所述第一能量裕度的第二能量裕度的操作电压对第二多个所述非易失性存储器单元执行所述操作。
14.根据权利要求13所述的方法,其中所述操作是编程。
15.根据权利要求13所述的方法,其中所述操作是擦除。
16.根据权利要求13所述的方法,其中所述操作是读取。
17.根据权利要求14所述的方法,还包括:
确定要编程到所述第一多个非易失性存储器单元的第一数据与存储寿命相关联,所述存储寿命小于与要编程到所述第二多个非易失性存储器单元的第二数据相关联的存储寿命;
其中使用所述第一能量裕度来对所述第一多个非易失性存储器单元执行所述操作并且使用所述第二能量裕度来对所述第二多个非易失性存储器单元执行所述操作是基于所述确定的。
18.根据权利要求13所述的方法,其中使用所述第一能量裕度来对所述第一多个非易失性存储器单元执行所述操作并且使用所述第二能量裕度来对所述第二多个非易失性存储器单元执行所述操作是响应于接收的信号的。
19.根据权利要求13所述的方法,其中对所述第二多个非易失性存储器单元执行所述操作的所述操作电压的电压、电流、持续时间和脉冲数中的至少一者大于对所述第一多个非易失性存储器单元执行所述操作的所述操作电压的电压、电流、持续时间和脉冲数中的至少一者。
20.根据权利要求13所述的方法,其中对所述第二多个非易失性存储器单元执行所述操作的所述操作电压的至少一个电压大于对所述第一多个非易失性存储器单元执行所述操作的所述操作电压的至少一个电压。
21.根据权利要求13所述的方法,其中对所述第二多个非易失性存储器单元执行所述操作的所述操作电压的至少一个电流大于对所述第一多个非易失性存储器单元执行所述操作的所述操作电压的至少一个电流。
22.根据权利要求13所述的方法,其中对所述第二多个非易失性存储器单元执行所述操作的所述操作电压的至少一个持续时间大于对所述第一多个非易失性存储器单元执行所述操作的所述操作电压的至少一个持续时间。
23.根据权利要求13所述的方法,其中对所述第二多个非易失性存储器单元执行所述操作的所述操作电压的脉冲数大于对所述第一多个非易失性存储器单元执行所述操作的所述操作电压的脉冲数。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562243581P | 2015-10-19 | 2015-10-19 | |
US62/243581 | 2015-10-19 | ||
US15/244,947 US20170110194A1 (en) | 2015-10-19 | 2016-08-23 | Power Driven Optimization For Flash Memory |
US15/244947 | 2016-08-23 | ||
PCT/US2016/051555 WO2017069871A1 (en) | 2015-10-19 | 2016-09-13 | Power driven optimization for flash memory |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108140408A true CN108140408A (zh) | 2018-06-08 |
Family
ID=58526423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201680061276.8A Pending CN108140408A (zh) | 2015-10-19 | 2016-09-13 | 用于闪存存储器的动力驱动优化 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20170110194A1 (zh) |
EP (1) | EP3365893A4 (zh) |
JP (1) | JP2018536960A (zh) |
KR (1) | KR20180066181A (zh) |
CN (1) | CN108140408A (zh) |
TW (1) | TWI622984B (zh) |
WO (1) | WO2017069871A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10678449B2 (en) * | 2018-05-03 | 2020-06-09 | Microsoft Technology, LLC | Increasing flash memory retention time using waste heat |
US10714489B2 (en) * | 2018-08-23 | 2020-07-14 | Silicon Storage Technology, Inc. | Method of programming a split-gate flash memory cell with erase gate |
US10741568B2 (en) | 2018-10-16 | 2020-08-11 | Silicon Storage Technology, Inc. | Precision tuning for the programming of analog neural memory in a deep learning artificial neural network |
US10902921B2 (en) * | 2018-12-21 | 2021-01-26 | Texas Instruments Incorporated | Flash memory bitcell erase with source bias voltage |
US11257543B2 (en) | 2019-06-25 | 2022-02-22 | Stmicroelectronics International N.V. | Memory management device, system and method |
US11360667B2 (en) | 2019-09-09 | 2022-06-14 | Stmicroelectronics S.R.L. | Tagged memory operated at lower vmin in error tolerant system |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070053222A1 (en) * | 2005-09-07 | 2007-03-08 | Niset Martin L | Method and apparatus for programming/erasing a non-volatile memory |
CN101573761A (zh) * | 2006-11-03 | 2009-11-04 | 桑迪士克股份有限公司 | 具有可变读取阈值的非易失性存储器 |
US20100329034A1 (en) * | 2009-06-30 | 2010-12-30 | Donald Ray Bryant-Rich | Estimating values related to discharge of charge-storing memory cells |
CN102483952A (zh) * | 2009-11-06 | 2012-05-30 | 株式会社东芝 | 存储系统 |
US8331128B1 (en) * | 2008-12-02 | 2012-12-11 | Adesto Technologies Corporation | Reconfigurable memory arrays having programmable impedance elements and corresponding methods |
CN104052498A (zh) * | 2013-03-15 | 2014-09-17 | 三星电子株式会社 | 最优化对数似然比的方法以及纠错方法和设备 |
WO2015155860A1 (ja) * | 2014-04-09 | 2015-10-15 | 株式会社日立製作所 | 情報記憶装置及び情報記憶装置の制御方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6822898B2 (en) * | 2003-08-21 | 2004-11-23 | Fujitsu Limited | Multi-value nonvolatile semiconductor memory device |
US7397703B2 (en) * | 2006-03-21 | 2008-07-08 | Freescale Semiconductor, Inc. | Non-volatile memory with controlled program/erase |
US7864593B2 (en) * | 2007-04-12 | 2011-01-04 | Qimonda Ag | Method for classifying memory cells in an integrated circuit |
JP5214208B2 (ja) * | 2007-10-01 | 2013-06-19 | スパンション エルエルシー | 半導体装置及びその制御方法 |
US7688656B2 (en) * | 2007-10-22 | 2010-03-30 | Freescale Semiconductor, Inc. | Integrated circuit memory having dynamically adjustable read margin and method therefor |
JP5259279B2 (ja) * | 2008-07-04 | 2013-08-07 | スパンション エルエルシー | 半導体装置及びその制御方法 |
US8630137B1 (en) * | 2010-02-15 | 2014-01-14 | Maxim Integrated Products, Inc. | Dynamic trim method for non-volatile memory products |
KR101785448B1 (ko) * | 2011-10-18 | 2017-10-17 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 이의 프로그램 방법 |
JP2014013635A (ja) * | 2012-07-04 | 2014-01-23 | Sony Corp | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 |
US9431129B2 (en) * | 2014-04-30 | 2016-08-30 | Qualcomm Incorporated | Variable read delay system |
KR102252378B1 (ko) * | 2014-10-29 | 2021-05-14 | 삼성전자주식회사 | 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법 |
-
2016
- 2016-08-23 US US15/244,947 patent/US20170110194A1/en not_active Abandoned
- 2016-09-13 WO PCT/US2016/051555 patent/WO2017069871A1/en active Application Filing
- 2016-09-13 CN CN201680061276.8A patent/CN108140408A/zh active Pending
- 2016-09-13 JP JP2018519858A patent/JP2018536960A/ja active Pending
- 2016-09-13 EP EP16857955.5A patent/EP3365893A4/en not_active Withdrawn
- 2016-09-13 KR KR1020187013095A patent/KR20180066181A/ko not_active Application Discontinuation
- 2016-10-17 TW TW105133432A patent/TWI622984B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070053222A1 (en) * | 2005-09-07 | 2007-03-08 | Niset Martin L | Method and apparatus for programming/erasing a non-volatile memory |
CN101573761A (zh) * | 2006-11-03 | 2009-11-04 | 桑迪士克股份有限公司 | 具有可变读取阈值的非易失性存储器 |
US8331128B1 (en) * | 2008-12-02 | 2012-12-11 | Adesto Technologies Corporation | Reconfigurable memory arrays having programmable impedance elements and corresponding methods |
US20100329034A1 (en) * | 2009-06-30 | 2010-12-30 | Donald Ray Bryant-Rich | Estimating values related to discharge of charge-storing memory cells |
CN102483952A (zh) * | 2009-11-06 | 2012-05-30 | 株式会社东芝 | 存储系统 |
CN104052498A (zh) * | 2013-03-15 | 2014-09-17 | 三星电子株式会社 | 最优化对数似然比的方法以及纠错方法和设备 |
WO2015155860A1 (ja) * | 2014-04-09 | 2015-10-15 | 株式会社日立製作所 | 情報記憶装置及び情報記憶装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3365893A1 (en) | 2018-08-29 |
EP3365893A4 (en) | 2019-06-12 |
WO2017069871A1 (en) | 2017-04-27 |
KR20180066181A (ko) | 2018-06-18 |
US20170110194A1 (en) | 2017-04-20 |
TWI622984B (zh) | 2018-05-01 |
JP2018536960A (ja) | 2018-12-13 |
TW201719664A (zh) | 2017-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108140408A (zh) | 用于闪存存储器的动力驱动优化 | |
EP0676816B1 (en) | Flash - EEPROM memory array and biasing method thereof | |
CN109643564A (zh) | 具有单独的存储器读取、编程和擦除的闪存存储器阵列 | |
CN100524530C (zh) | 控制存储器单元的临界电压分布的脉冲宽度收敛法 | |
CN101243520B (zh) | 非易失性存储单元的编程 | |
CN106415725B (zh) | 用于在分裂栅闪存存储器单元编程过程中减轻干扰的系统和方法 | |
CN101345084A (zh) | 操作非易失性存储装置的方法 | |
JPH11312390A (ja) | Eepromおよびeepromの制御方法 | |
KR100746292B1 (ko) | 비휘발성 메모리 장치 | |
EP1774530B1 (en) | Flash memory unit and method of programming a flash memory device | |
KR100906751B1 (ko) | 이중 셀 판독 및 기록 기술 | |
CN105009219A (zh) | 非易失性半导体存储装置及其读取方法 | |
EP3841576A1 (en) | Programming of memory cell having gate capacitively coupled to floating gate | |
WO2019089168A1 (en) | System and method for storing multibit data in non-volatile memory | |
CN1937229A (zh) | Eeprom及其驱动方法 | |
CN103632719B (zh) | 半导体存储器件及其制造方法 | |
CN111492352A (zh) | 用于在闪存存储器中编程期间使浮栅到浮栅耦合效应最小化的系统和方法 | |
JP2000339979A (ja) | 不揮発性半導体記憶装置 | |
CN102420012B (zh) | 检测半导体存储装置中的干扰存储单元的装置及方法 | |
CN103489480A (zh) | 非易失性存储器件以及控制该非易失性存储器件的方法 | |
US7961514B2 (en) | Semiconductor device, a method of using a semiconductor device, a programmable memory device, and method of producing a semiconductor device | |
KR101097446B1 (ko) | 디스터번스를 줄일 수 있는 상변화 메모리 장치의 구동방법 | |
CN103632721B (zh) | 用于非易失存储器中的可切换擦除或写入操作的方法和系统 | |
TWI744875B (zh) | 具有儲存之索引資訊的非揮發性記憶體裝置 | |
US8670277B2 (en) | Memory and method for programming memory cells |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180608 |
|
WD01 | Invention patent application deemed withdrawn after publication |