CN1937229A - Eeprom及其驱动方法 - Google Patents

Eeprom及其驱动方法 Download PDF

Info

Publication number
CN1937229A
CN1937229A CNA2006101540695A CN200610154069A CN1937229A CN 1937229 A CN1937229 A CN 1937229A CN A2006101540695 A CNA2006101540695 A CN A2006101540695A CN 200610154069 A CN200610154069 A CN 200610154069A CN 1937229 A CN1937229 A CN 1937229A
Authority
CN
China
Prior art keywords
mos transistor
eeprom
data
gate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101540695A
Other languages
English (en)
Other versions
CN100552960C (zh
Inventor
田中浩治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1937229A publication Critical patent/CN1937229A/zh
Application granted granted Critical
Publication of CN100552960C publication Critical patent/CN100552960C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及一种EEPROM(电可擦除且可编程只读存储器)，具有第一MOS晶体管(2、4、5a－5c)以及第二MOS晶体管(3、4、6a－6c)。第一MOS晶体管(2、4、5a－5c)以及第二MOS晶体管(3、4、6a－6c)具有公共栅电极(4)且构成一个存储单元。通过利用第一MOS晶体管(2、4、5a－5c)进行编程操作和擦除操作。通过利用第二MOS晶体管(3、4、6a－6c)进行读取操作。

Description

EEPROM及其驱动方法
技术领域
本发明涉及EEPROM(电可擦除及可编程只读存储器)及其驱动方法。具体来说，本发明涉及嵌入在液晶驱动IC中的EEPROM及其驱动方法。
背景技术
通常EEPROM已经被用作集成电路(IC)的外围部分。近年来，为了在装配时减小各部分的数量以及为了调整液晶驱动IC的特性，日益需要将EEPROM嵌入IC本身当中。
根据预期目的的这个方面，嵌入在液晶驱动IC中的EEPROM的特征在于以下几点：(1)比特数可以是几比特到数百比特；(2)少量的可重写次数就足够了；(3)必须在很长时期内保证数据保持的可靠性；以及(4)必须避免成本的增加。对比于上述背景，具有单层多晶结构的EEPROM可以被用作嵌入式EEPROM。尽管在面积方面存在不足，但是可以通过在现有CMOS工艺上增加少量工艺即可制造具有单层多晶结构的EEPROM，其在成本方面具有优势。
例如，如图1所示，日本专利公开第JP-2596695号公开了具有单层多晶结构的常规EEPROM。图1所示的EEPROM(一个存储单元)具有Nch MOS晶体管和Pch MOS晶体管。Nch MOS晶体管和Pch MOS晶体管的多晶栅极18是共用的。Nch MOS晶体管由扩散层12a、12b和栅电极13构成。Pch MOS晶体管由扩散层15a、15b、16和栅电极17构成。N型阱14形成在P型半导体衬底20中。端点10、11和19用于将电压施加到扩散层。该两个MOS晶体管分别被用作数据读取晶体管和控制栅阱电容器。控制栅阱电容器的栅电容值被设计为小于数据读取晶体管的栅电容值。在图1中，形成Nch MOS晶体管作为数据读取晶体管，而形成Pcb MOS晶体管作为控制栅阱电容器。
上述常规的EEPROM的操作情形如下。在数据编程时，通过FN隧道电流法或热载流子注入法在Nch MOS晶体管一侧中对数据进行编程。在擦除数据时，通过FN隧道电流法在Nch MOS晶体管一侧或在Pch MOS晶体管一侧中擦除数据。在Nch MOS晶体管一侧中进行数据读取。在读取数据时，将电压+Vr施加到Pch MOS晶体管，这样存储单元的栅极电压增加且由此感测了数据。
发明内容
已经认识到本发明具有以下特点。在根据常规技术的EEPROM中，使用了两个MOS晶体管。由于该结构，两个MOS晶体管中的一个用作晶体管(用于数据读取)，而另一个用作电容器(用做控制栅)。相对于数据读取时的单元特性来说，数据读取晶体管的特性是主要的。由此，从单元特性的观点来看，数据读取晶体管是很重要的。
然而，根据该常规技术，该数据读取晶体管还被用于数据的编程和擦除。结果，热载流子注入和FN隧道电流向数据读取晶体管的栅氧化膜施加了危险应力，这对EEPROM单元数据保持的可靠性造成了不利的影响。
如果为了抑制上述的不利影响而在控制栅阱电容器的一侧中进行数据擦除，则该应力被强加在其栅氧化膜上。考虑到EEPROM单元的特性的重要性，上述方法是有效的。然而，根据该常规技术，在数据读取时，都将电压+Vr施加到控制栅阱电容器。在这种情况下，每当读取数据时都将电场施加到栅氧化膜，这也对EEPROM单元数据保持的可靠性造成了不利的影响。
根据本发明，在不利用数据读取晶体管的情况下进行数据编程操作和数据擦除操作。结果，改善了EEPROM单元的数据保持的可靠性。进一步，在数据读取操作过程中没有将电场施加到控制栅阱电容器的栅氧化膜。结果，改善了EEPROM单元的数据保持的可靠性。
如上所述，根据本发明，在用作电容器的晶体管一侧中进行数据编程和数据擦除，而其中根本不使用数据读取晶体管。结果，所述应力没有施加在数据读取晶体管的栅氧化膜上。因此，根据本发明可以改善EEPROM的数据保持的可靠性。
附图说明
根据结合附图的说明，将使得本发明的上述及其他目的、优点和特征更加明显，其中：
图1示出了根据常规技术的EEPROM单元结构的示意图；
图2示出了根据本发明实施例的EEPROM结构的平面图；
图3示出了根据本发明实施例的EEPROM的Nch MOS晶体管部分的结构的截面视图；
图4示出了根据本发明实施例的EEPROM的Pch MOS晶体管部分的结构的截面视图；
图5示出了根据本发明实施例的在EEPROM中的数据擦除操作时电压施加状态的视图；
图6示出了根据本发明实施例的在EEPROM中的数据编程操作时电压施加状态的视图；以及，
图7示出了根据本发明实施例的EEPROM中的数据读取操作时电压施加状态的视图。
具体实施方式
在此，将要参考说明性的实施例描述本发明。本领域技术人员将认识到，利用本发明的教导可以完成多种可选实施例，并且本发明并不局限于为了说明目的而示例出的这些实施例。
图2示出了根据本发明实施例的EEPROM结构的平面图。在图2中，示出了一个存储单元(一个EEPROM单元)。图3示出了沿着图2中线1A-1A′的横截面视图，并示出了数据读取晶体管的结构。图4示出了沿着图2中的线1B-1B′的横截面视图，并示出了控制栅阱电容器的结构。
在P型半导体衬底7中形成了N型阱1。该N型阱1用于使设备与P型半导体衬底7的电位相隔离。在该N型阱1上形成了N型阱2和P型阱3。根据本实施例的EEPROM单元具有作为控制栅阱电容器的第一MOS晶体管和作为数据读取晶体管的第二MOS晶体管。作为控制栅阱电容器的该第一MOS晶体管(Pch MOS晶体管)形成在N型阱2上，并具有栅电极4和扩散层5a到5c。该扩散层5a到5c包括用作漏极的P+扩散层5a、用作源极的P+扩散层5b、以及用作背栅(backgate)的N+扩散层5c。作为数据读取晶体管的第二MOS晶体管(NchMOS晶体管)形成在P型阱3上，并具有栅电极4和扩散层6a到6c。该扩散层6a到6c包括用作漏极的N+扩散层6a、用作源极的N+扩散层6b、以及用作背栅的P+扩散层6c。栅电极4由多晶硅构成并与第一MOS晶体管和第二MOS晶体管共用。即，第一MOS晶体管和第二MOS晶体管具有公共栅电极(栅极多晶硅)4。该栅电极4作为EEPROM单元的浮置栅。作为栅极绝缘膜(未示出)的栅氧化膜形成在栅电极4和P型半导体衬底7之间。
接下来，以下将描述根据本实施例的EEPROM的操作。
(数据擦除操作)
图5示意性地示出了在数据擦除操作时施加电压的状态。0[V]电压被施加到数据读取晶体管的所有扩散层6a到6c上。+VE[V]的电压被施加到控制栅阱电容器的所有扩散层5a到5c上。由于施加了上述电压，FN隧道电流流过控制栅阱电容器的栅氧化膜。结果，通过控制栅阱电容器的栅氧化膜，电子从浮置栅(栅极多晶硅4)被引出。应当注意到的是，在该数据擦除操作过程中，仅仅使用了控制栅阱电容器，而根本没有使用数据读取晶体管。
(数据编程操作)
图6示意性地示出了在数据编程操作时施加电压的状态。0[V]电压被施加到数据读取晶体管的所有扩散层6a到6c上。0[V]电压被施加到扩散层5a、以及+VW[V]电压被施加到控制栅阱电容器的扩散层5b和5c。由于施加了上述电压，作为控制栅阱电容器的Pch MOS晶体管导通，并由此电流在扩散层5a和扩散层5b之间流动。结果，产生了沟道热电子，并且通过控制栅阱电容器的栅氧化膜注入到浮置栅(栅极多晶硅4)中。应当注意到的是，在该数据编程操作过程中，仅仅使用了控制栅阱电容器，而根本没有使用数据读取晶体管。
(数据读取操作)
图7示意性地示出了在数据读取操作时施加电压的状态。+Vr[V]电压被施加到扩散层6a、以及0[V]电压被施加到数据读取晶体管的扩散层6b和6c。0[V]电压被施加到控制栅阱电容器的所有扩散层5a到5c上。根据在上述情形下数据读取晶体管是否导通来确定EEPROM单元中所存储的数据。在对数据进行编程的情形下，由于电子过多地存在于浮置栅中，因此数据读取晶体管被关断。在对数据进行擦除的情形下，由于浮置栅中的电子不足，因此数据读取晶体管导通。应当注意到的是，在该数据读取操作过程中，仅仅使用了数据读取晶体管，而根本没有使用控制栅阱电容器。
如上所述，根据本发明的EEPROM，由于将在数据编程和数据擦除时、在其中进行电荷转移的那个MOS晶体管明确地与在数据读取时进行操作的那个MOS晶体管相区分，由此，可以使数据读取晶体管的栅氧化膜的退化变得最小。因此，改善了EEPROM单元的数据保持的可靠性。此外，在数据读取操作时，控制栅阱电容器的扩散层5a到5c的电位被固定到0[V]。因此，在数据读取操作时，电场没有施加到控制栅阱电容器的栅氧化膜。这也改善了EEPROM单元的数据保持的可靠性。
很明显，本发明不限于上述实施例，并且在不背离本发明的保护范围和精神的情况下，可以进行变化和改变。

Claims (6)

1.一种EEPROM，包括：
第一MOS晶体管；和
第二MOS晶体管，
其中所述第一MOS晶体管和所述第二MOS晶体管具有公共栅电极并且构成一个存储单元，
其中通过利用所述第一MOS晶体管执行编程操作和擦除操作，以及通过利用所述第二MOS晶体管执行读取操作。
2.根据权利要求1的EEPROM，
其中在所述读取操作中，将大约0V电压施加给所述第一MOS晶体管的各扩散层。
3.根据权利要求1的EEPROM，
其中通过向所述第二MOS晶体管的扩散层施加预定的电位来执行所述读取操作，以及通过将电荷经由所述第一MOS晶体管的栅极绝缘膜注入到所述公共栅电极来执行所述编程操作。
4.一种驱动EEPROM的方法，
所述EEPROM包括第一MOS晶体管和第二MOS晶体管，所述第一MOS晶体管和第二MOS晶体管具有公共栅电极并构成一个存储单元，
所述方法包括：
通过向所述第二MOS晶体管的扩散层施加预定的电位来执行读取操作，以及
通过经由所述第一MOS晶体管的栅极绝缘膜将电荷注入到所述公共栅电极来执行编程操作。
5.根据权利要求4的驱动EEPROM的方法，
其中在所述读取操作中，将大约0V的电压施加给所述第一MOS晶体管的各扩散层。
6.根据权利要求5的驱动EEPROM的方法，
其中通过经由所述第一MOS晶体管的所述栅极绝缘膜将电荷从所述共共栅电极中引出，从而执行擦除操作。
CNB2006101540695A 2005-09-22 2006-09-22 Eeprom及其驱动方法 Expired - Fee Related CN100552960C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005275356A JP4889268B2 (ja) 2005-09-22 2005-09-22 Ｅｅｐｒｏｍとｅｅｐｒｏｍの駆動方法
JP2005275356 2005-09-22

Publications (2)

Publication Number Publication Date
CN1937229A true CN1937229A (zh) 2007-03-28
CN100552960C CN100552960C (zh) 2009-10-21

Family

ID=37883873

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101540695A Expired - Fee Related CN100552960C (zh) 2005-09-22 2006-09-22 Eeprom及其驱动方法

Country Status (3)

Country Link
US (1) US7489550B2 (zh)
JP (1) JP4889268B2 (zh)
CN (1) CN100552960C (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483310B1 (en) * 2006-11-02 2009-01-27 National Semiconductor Corporation System and method for providing high endurance low cost CMOS compatible EEPROM devices
US7804714B1 (en) 2007-02-21 2010-09-28 National Semiconductor Corporation System and method for providing an EPROM with different gate oxide thicknesses
US8067795B2 (en) * 2007-03-12 2011-11-29 Texas Instruments Incorporated Single poly EEPROM without separate control gate nor erase regions
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7989875B2 (en) * 2008-11-24 2011-08-02 Nxp B.V. BiCMOS integration of multiple-times-programmable non-volatile memories
US8299519B2 (en) * 2010-01-11 2012-10-30 International Business Machines Corporation Read transistor for single poly non-volatile memory using body contacted SOI device
JP5932257B2 (ja) * 2011-07-14 2016-06-08 エスアイアイ・セミコンダクタ株式会社 メモリ回路
US9393573B2 (en) 2014-04-24 2016-07-19 Separation Technologies Llc Continuous belt for belt-type separator devices
US9764332B2 (en) 2015-02-13 2017-09-19 Separation Technologies Llc Edge air nozzles for belt-type separator devices
MX2022015626A (es) 2020-06-22 2023-01-11 Separation Tech Llc Proceso para beneficio de secado de mineral de hierro fino y muy fino por tama?o y segregacion electrostatica.

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69018832T2 (de) * 1990-12-31 1995-11-23 Sgs Thomson Microelectronics EEPROM-Zelle mit einschichtigem Metallgate und mit einem Lese-Interface des externen Schaltkreises, welches isoliert ist vom Schreib/Lösch-Interface des Programmierungsschaltkreises.
US7071060B1 (en) * 1996-02-28 2006-07-04 Sandisk Corporation EEPROM with split gate source side infection with sidewall spacers
JP2596695B2 (ja) * 1993-05-07 1997-04-02 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｅｅｐｒｏｍ
US5339279A (en) * 1993-05-07 1994-08-16 Motorola, Inc. Block erasable flash EEPROM apparatus and method thereof
US5898614A (en) * 1994-11-30 1999-04-27 Nkk Corporation Non-volatile semiconductor memory device
JP3740212B2 (ja) * 1996-05-01 2006-02-01 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6100746A (en) * 1998-05-18 2000-08-08 Vanguard International Semiconductor Corporation Electrically programmable fuse
US6044018A (en) * 1998-06-17 2000-03-28 Mosel Vitelic, Inc. Single-poly flash memory cell for embedded application and related methods
CN1691331A (zh) * 1999-02-01 2005-11-02 株式会社日立制作所 半导体集成电路器件
US6901006B1 (en) * 1999-07-14 2005-05-31 Hitachi, Ltd. Semiconductor integrated circuit device including first, second and third gates
TW511195B (en) * 2000-05-30 2002-11-21 Hitachi Ltd Semiconductor device and mobile communication terminal
US6731541B2 (en) * 2001-05-09 2004-05-04 Gennum Corporation Low voltage single poly deep sub-micron flash EEPROM
TW495977B (en) * 2001-09-28 2002-07-21 Macronix Int Co Ltd Erasing method for p-channel silicon nitride read only memory
JP4016679B2 (ja) * 2002-03-11 2007-12-05 株式会社デンソー 半導体装置及び半導体装置の製造方法
CN100431050C (zh) * 2002-07-08 2008-11-05 Nxp股份有限公司 可擦除且可编程非易失性单元及其操作方法
JP2005353984A (ja) * 2004-06-14 2005-12-22 Seiko Epson Corp 不揮発性記憶装置

Also Published As

Publication number Publication date
JP4889268B2 (ja) 2012-03-07
US7489550B2 (en) 2009-02-10
US20070064488A1 (en) 2007-03-22
JP2007088216A (ja) 2007-04-05
CN100552960C (zh) 2009-10-21

Similar Documents

Publication Publication Date Title
CN100552960C (zh) Eeprom及其驱动方法
US8189399B2 (en) EEPROM having single gate structure and method of operating the same
US7483310B1 (en) System and method for providing high endurance low cost CMOS compatible EEPROM devices
JPH02126498A (ja) 不揮発性半導体記憶装置
US7515479B2 (en) Nonvolatile semiconductor storage device and method for writing therein
US20060104116A1 (en) Method of operating a flash memory device
JP2003092370A (ja) 不揮発性メモリ装置の消去方法。
US8295094B2 (en) Method of operating non-volatile memory cell
US6751125B2 (en) Gate voltage reduction in a memory read
KR20110134704A (ko) 비휘발성 메모리 장치
JPH11238814A (ja) 半導体記憶装置およびその制御方法
US20060044871A1 (en) Semiconductor integrated circuit
US7586792B1 (en) System and method for providing drain avalanche hot carrier programming for non-volatile memory applications
JP2002043448A (ja) 集積回路とメモリセルのトラップチャージ層のチャージ方法
CN100477282C (zh) 降低储存装置中第二位元效应的装置及其操作方法
US7317634B2 (en) Nonvolatile semiconductor memory device
TWI450385B (zh) 邏輯多次寫入記憶體單元
JPH04359476A (ja) 不揮発性半導体メモリの書き換え方法
JPH0342703B2 (zh)
US7995384B2 (en) Electrically isolated gated diode nonvolatile memory
US6768683B1 (en) Low column leakage flash memory array
JP4403318B2 (ja) 不揮発性半導体メモリセル及び不揮発性半導体メモリセルにおけるデータ書き込み方法
TWI569377B (zh) 非揮發性記憶體單元
TWI555094B (zh) Semiconductor memory device and semiconductor memory element
JPH1116383A (ja) 電気的書込／消去可能な不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20101115

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20101115

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091021

Termination date: 20160922

CF01 Termination of patent right due to non-payment of annual fee