JP2596695B2 - Ｅｅｐｒｏｍ - Google Patents

Ｅｅｐｒｏｍ

Info

Publication number
JP2596695B2
JP2596695B2 JP10663593A JP10663593A JP2596695B2 JP 2596695 B2 JP2596695 B2 JP 2596695B2 JP 10663593 A JP10663593 A JP 10663593A JP 10663593 A JP10663593 A JP 10663593A JP 2596695 B2 JP2596695 B2 JP 2596695B2
Authority
JP
Japan
Prior art keywords
gate
well
mos transistor
conductivity type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10663593A
Other languages
English (en)
Other versions
JPH06334190A (ja
Inventor
勝彦 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP10663593A priority Critical patent/JP2596695B2/ja
Priority to EP94302794A priority patent/EP0623959A3/en
Priority to US08/239,078 priority patent/US5465231A/en
Publication of JPH06334190A publication Critical patent/JPH06334190A/ja
Application granted granted Critical
Publication of JP2596695B2 publication Critical patent/JP2596695B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳ技術を用いた
ＥＥＰＲＯＭ（Electrically Erasable andProgrammabl
e Read Only Memory ）およびこのＥＥＰＲＯＭを組み
込んだＣＭＯＳ論理ＬＳＩチップに関する。
【０００２】
【従来の技術】不揮発性ランダムアクセスメモリ（ＲＡ
Ｍ）は様々なシステムで利用されており、例えば、パー
ソナルコンピュータのシステム構成データ記憶用とし
て、あるいは延期／再開機能（サスペンド／リジューム
機能）のためのデータレジスタとして、またエラーチェ
ックのためのプログラムの記憶、ＩＣカードなどのデー
タの記憶のために使用される。このような不揮発性メモ
リに必要とされる記憶容量はそれほど大きなものではな
く、通常数キロから数百キロビットで十分である。
【０００３】このような小容量の不揮発性ＲＡＭと、ゲ
ートアレイやマイクロプロセッサなどの論理ＬＳＩとを
同一半導体基板上に混載することができれば、製造コス
トの削減や小型化に大きく貢献できるが、製造プロセス
の違いのため、簡単には実現できない。例えば、代表的
な不揮発性ＲＡＭとして、フローティングゲートとコン
トロールゲートとをスタックしたスタックドゲート構造
のＥＥＰＲＯＭメモリがあるが、標準のＣＭＯＳ（Comp
lementary Metal Oxide Semiconductor ）論理ＬＳＩプ
ロセスでは製造できない。というのは、標準のＣＭＯＳ
プロセスは１層ポリシリコン付着ステップを用いるのに
対し、通常のスタックドゲートＲＯＭはフローティング
ゲートとコントロールゲートのために、２回のポリシリ
コン付着ステップを必要とし、さらにこれらの２層ゲー
トの間に、標準のＣＭＯＳプロセスでは用いられない非
常に薄い酸化物層を付着させるステップを必要とするか
らである。
【０００４】したがって従来は、不揮発性ＲＡＭと論理
ＬＳＩとを別々のチップに形成して組合せるか、または
標準の論理ＬＳＩプロセスを変更して不揮発性ＲＡＭと
論理ＬＳＩとを同一チップに形成する方法を用いるのが
一般的であった。しかしこれらの方法はコスト高にな
り、また、標準プロセスを変更する場合は、プロセスが
複雑化するだけでなく、厳密なプロセス制御が必要にな
るという問題があった。
【０００５】特開平３−１０１１６８号は、ＣＭＯＳプ
ロセスで形成した低消費電力の不揮発性メモリを示して
いる。この特許では、プログラムビット線とグランド電
位との間に、第１のＰＭＯＳトランジスタ、第２のＰＭ
ＯＳトランジスタおよびＮＭＯＳトランジスタを直列に
接続し、第２のＰＭＯＳとＮＭＯＳの共通接続ゲートに
よってフローティングゲートを形成している。第１のＰ
ＭＯＳのゲートはワード線に接続される。第２のＰＭＯ
ＳとＮＭＯＳとの共通接続点は読み出しビット線に接続
される。書き込み時は、プログラムビット線とワード線
の同時選択により、第１のＰＭＯＳがオンにされ、プロ
グラムビット線の正電位を第２のＰＭＯＳに結合する。
この状態ではフローティングゲートおよびＮＭＯＳのド
レインが正電位になり、フローティングゲートにホット
エレクトロンを注入する。
【０００６】しかしながら、この特許の方法は実際的で
ない。すなわち、ＮＭＯＳでホットエレクトロン注入を
生じさせるためには、ＮＭＯＳのドレインに高い電圧を
与える必要がある。しかし、ＮＭＯＳは低コンダクタン
スの２個のＰＭＯＳと直列に接続されているため、ＮＭ
ＯＳのドレインに所要の電圧を発生させるには、プログ
ラムビット線に相当大きな電圧を印加しなければならな
い。かといって、ＰＭＯＳのコンダクタンスを高めるた
めにチャネル幅を大きくしデバイスサイズを大きくした
場合は、ＰＭＯＳのゲート容量が大きくなる。フローテ
ィングゲートの電圧はＰＭＯＳとＮＭＯＳのゲート容量
比で決まるため、ＰＭＯＳのゲート容量が増大した時は
フローティングゲート電圧が上昇する。結果として、Ｐ
ＭＯＳの導通度が低下し、ＮＭＯＳのドレイン電圧が低
下する。したがって上記特許の技術は本質的に大きな書
き込み電圧を必要とするだけでなく、相反する要件を満
たす必要があるため、実際的でない。しかも１セル当り
３つのＦＥＴが必要である。
【０００７】
【発明が解決しようとする課題】したがって本発明の目
的は、標準のＣＭＯＳプロセスで簡単に製造できるＥＥ
ＰＲＯＭセルを提供することである。
【０００８】本発明のもう１つの目的は、このようなＥ
ＥＰＲＯＭセルを用いたＥＥＰＲＯＭアレイを提供する
ことである。
【０００９】本発明のさらにもう１つの目的は、このよ
うなＥＥＰＲＯＭセルを組み込んだＣＭＯＳ論理ＬＳＩ
チップを提供することである。
【００１０】本発明のＥＥＰＲＯＭは、第１導電型の半
導体基板に形成され、第２導電型の通電領域およびゲー
ト電極を有する第１ＭＯＳトランジスタと、上記基板に
設けられ、コントロールゲートとして働く上記第２導電
型のウエルと、上記ウエル上に絶縁層を介して形成さ
れ、かつ上記第１ＭＯＳトランジスタのゲート電極と共
通に結合され、上記第１のＭＯＳトランジスタのゲート
電極と共にフローティングゲートを形成するプレート電
極と、上記プレート電極に隣接して上記ウエルに形成さ
れ、かつ上記ウエルと共通に接続された第１導電型の領
域とを有する。本発明のＥＥＰＲＯＭは更に、上記ウエ
ルおよび上記第１ＭＯＳトランジスタの通電電極に接続
された書き込み手段と、上記第１ＭＯＳトランジスタの
通電電極間に接続された読み出し手段と、上記ウエルお
よび上記第１導電型の領域の共通接続点と上記第１ＭＯ
Ｓトランジスタの通電電極との間に消去電圧を印加して
ＦＮトンネリングにより上記フローテイングゲートのキ
ャリアを除去する消去手段とを含む。上記プレート電
極、上記絶縁層および上記ウエルによって形成されるキ
ャパシタンス（Ｃｇｐ）は上記第１ＭＯＳトランジスタ
のゲートキャパシタンス（Ｃｇｎ）よりも小さく、上記
消去手段は、上記絶縁層を通してのＦＮトンネリングに
よって消去を行なう。
【００１１】上記第１導電型の領域は、ウエルに形成さ
れる第２ＭＯＳトランジスタによって与えることができ
る。この場合、上記第１導電型の領域は第２ＭＯＳトラ
ンジスタの少なくとも一方の通電領域によって、上記プ
レート電極は第２ＭＯＳトランジスタのゲート電極によ
って与えられる。
【００１２】本発明のＥＥＰＲＯＭアレイは、行列状に
配列された上記ＥＥＰＲＯＭセルのアレイとして構成さ
れる。ワード線はセル行毎に設けられて、関連するセル
行のウエルおよび第１導電型の領域に共通に接続され
る。各ビット線はセル列対によって共有されて、関連す
る列対のセルの第１ＭＯＳトランジスタの一方の通電領
域に共通に接続され、各グランド線は異なるビット線に
接続された列対によって共有されて、関連する列対のセ
ルの第１ＭＯＳトランジスタの他方の通電領域に共通に
接続される。
【００１３】また、本発明のＭＯＳ論理ＬＳＩチップ
は、このようなＥＥＰＲＯＭアレイをその一部に組み込
んでいる。
【００１４】
【作用】本発明のＥＥＰＲＯＭセルでは、共通に接続さ
れた第１ＭＯＳトランジスタのゲート電極およひプレー
ト電極の組合せがフローティングゲートとして働き、ウ
エルがコントロールゲートとして働く。厳密にいえば、
ウエルおよびその中の第１導電型の領域の組合せがコン
トロールゲートとして働くが、主としてウエルがコント
ロールゲート機能を与え、第１導電型の領域は主とし
て、反転層の形成を容易にするためのキャリア源として
働く。キャリア源として働く第１導電型の領域が存在し
ない場合は、書き込み時にプレート電極の下のウエル表
面に空乏層が生じ、抵抗成分を生じて電圧損を与える。
結果として、大きな書き込み電圧が必要になるため、第
１導電型の領域をウエルに設けるのが好ましい。
【００１５】本発明のメモリセルでは、プレート電極が
一方のキャパシタ電極として働き、ウエル領域の基板表
面に発生する反転層が他方のキャパシタ電極として働
く。第１ＭＯＳトランジスタでは、ゲート電極が一方の
キャパシタ電極として機能し、基板表面の反転層が他方
のキャパシタ電極として機能する。書き込みは、ホット
エレクトロン注入またはＦＮ（Fowler-Nordheim ）トン
ネリング注入によって行うことが可能である。ホットエ
レクトロン注入の場合は、第１ＭＯＳトランジスタの通
電領域間に電圧が加えられ、ウエルと第１導電型の領域
の共通接続点（ワード線に接続される）が付勢される。
この共通接続点の電圧（ワード線書き込み電圧）はフロ
ーティングゲートに容量結合され、フローティングゲー
トには、これらのキャパシタの容量比によって定まる電
圧が現れる。第１ＭＯＳトランジスタは導通状態にバイ
アスされ、第１ＭＯＳトランジスタのゲート電極にキャ
リアが注入される。ＦＮトンネリングの場合は、第１Ｍ
ＯＳトランジスタの通電領域がグランド接続され、ウエ
ルおよび第１導電型の領域の共通接続点が付勢される。
読み出し動作は、ウエルおよび第１導電型の領域の共通
接続点が付勢されたとき第１ＭＯＳトランジスタに電流
が流れるかを調べることによって行なうことができる。
消去動作は、第１ＭＯＳトランジスタのゲート絶縁層を
介してのＦＮトンネリングによって、またはウエル上の
絶縁層を介してのＦＮトンネリングによって行なうこと
が可能である。第１ＭＯＳトランジスタは読み出し動作
などにおいて電流を流す必要があるから、所定の電流要
件に応じた寸法を持つ必要がある。これに対し、ウエル
の第１導電型の領域は、第１ＭＯＳトランジスタとは異
なり、ＦＥＴ電流を流す必要がないから、プレート電
極、絶縁層およびウエルによって形成されるウエルキャ
パシタは小さなキャパシタンスを持つように本質的に小
形に形成できる。ウエルキャパシタの寸法を小さくし、
そのキャパシタンス（Ｃｇｐ）が第１ＭＯＳトランジス
タのゲートキャパシタンス（Ｃｇｎ）よりも小さくした
場合は、第１ＭＯＳトランジスタの通電領域と、ウエル
および第１導電型の領域の共通接続点との間に印加され
る電圧の大半がウエル絶縁層の両端に現れることにな
り、ウエル絶縁層を通してのＦＮトンネリングを効果的
に行なうことができる。したがって、ウエルキャパシタ
ンスを第１ＭＯＳトランジスタのゲートキャパシタンス
よりも小さくすることにより、メモリセルの寸法を小さ
くしつつ、ＦＮトンネリングによる消去を効果的に行な
うことができる。第１導電型の領域は、ウエルに形成さ
れる、第１ＭＯＳトランジスタと反対導電型の第２ＭＯ
Ｓトランジスタの通電領域として実施することもできる
が、第２ＭＯＳトランジスタは電流を通す必要がないか
ら、小さなゲートキャパシタンスを持つように第１ＭＯ
Ｓトランジスタよりも小さく形成でき、この場合も、小
さなセル寸法および効果的なＦＮトンネリング消去の利
点が得られる。ウエルキャパシタンスが第１ＭＯＳトラ
ンジスタのゲートキャパシタンスよりも小さくなるよう
にした場合、書き込みは、ホットエレクトロン注入によ
って行なうのが有利である。
【００１６】ウエルに設けられる第１導電型の領域は、
キャリア源となるようにプレート電極に隣接してウエル
に形成されるならば、その位置、個数および形状は任意
である。例えば、第１導電型の領域は、反転層が形成さ
れるべきウエル領域に隣接して設けられた１個以上の矩
形状の領域として、またはこのウエル領域を部分的また
は完全に取り囲むリング状または枠状領域として形成し
てもよい。また、第１導電型の領域はプレート電極と位
置的に重なっても良い。ウエルに第２ＭＯＳトランジス
タを形成し、その通電領域を第１導電型の領域として、
そのゲート電極をプレート電極として使用するならば、
論理ＬＳＩのＣＭＯＳトランジスタと全く同じように形
成できる。ウエルと第１導電型の領域は必ずしも共通接
続する必要はないが、回路の簡単化およびウエル内のＰ
Ｎ接合のブレークダウン防止のためには共通接続するの
が好ましい。
【００１７】本発明によれば、従来のスタックドゲート
型のＥＥＰＲＯＭと機能的に等価なＥＥＰＲＯＭを標準
のＣＭＯＳプロセスで形成でき、したがってプロセスを
変更することなく、ＥＥＰＲＯＭと、ゲートアレイまた
はマイクロプロセッサなどの論理部とを１つのチップに
簡単に混載できる。また、２個のＭＯＳトランジスタで
１つのセルを形成できる。スタックドゲート型のＥＥＰ
ＲＯＭよりも集積密度は下がるが、ＥＥＰＲＯＭは一般
に比較的記憶容量の小さな用途に使われるため、使用チ
ップ面積の点で問題を生じることはない。
【００１８】
【実施例】本発明にもとづくＥＥＰＲＯＭセルは、互い
に隣接し、かつポリSiゲートに連結されたＮＭＯＳトラ
ンジスタおよびＰＭＯＳトランジスタとからなる。この
ＥＥＰＲＯＭセルの一実施例の概略的構造を図１および
図２に示す。
【００１９】各図中において参照符号１はＰ型半導体基
板、２〜３はＮＭＯＳに係わる要素であって、２ａはＮ
+ 拡散ソース領域、２ｂはＮ+ 拡散ドレイン領域、３は
ゲート電極である。ここのゲード電極３と基板１との間
にゲート酸化膜（図示せず）が形成されている。また、
参照符号４はＮウエルである。さらに、参照符号５ａ，
５ｂ，６，７はＰＭＯＳにかかわる要素であって、５ａ
および５ｂはＰＭＯＳのソース／ドレイン領域と対応す
るＰ+ 拡散領域、６はウエル・コンタクトとして働くＮ
+ 拡散領域、７はゲート電極である。このゲード電極７
とＮウエル４との間にゲート酸化膜（図示せず）が形成
されている。図１に示すように、２つのゲート電極３お
よび７は共通に接続され、フローティング・ゲート８を
形成している。図２に示すように、ＮＭＯＳゲート３と
ＰＭＯＳゲート７は連続したポリＳｉゲート電極８とし
て形成することができる。なお、参照符号９はドレイン
端子、１０はソース端子である。ウエル・コンタクトと
して働くＮ+ 領域およびＰ+ 領域５ａ，５ｂはコントロ
ールゲート端子１１に共通に接続されている。
【００２０】＜書き込み動作＞このような構成からなる
ＥＥＰＲＯＭセルの書き込み動作原理には、ＮＭＯＳチ
ャネルホットエレクトロン注入（ＮＣＨＥ）とＮＭＯＳ
ＦＮトンネリング注入（ＮＦＮ）とがある。
【００２１】まず、図３を参照して、ＮＣＨＥ書き込み
について説明する。Ｎ+ 拡散ソース領域２ａに接続され
た端子１０の電圧をアースレベル、すなわち０Ｖに、Ｎ
+ 拡散ドレイン領域２ｂに接続された端子９の電圧を正
の中電圧レベルに、そしてＰ+ 拡散５ａ，５ｂおよびＮ
+ 拡散領域６に接続された制御ノードすなわち制御端子
１１の電圧を正の高電圧レベルに保つことによって、Ｎ
ウエル４とゲート酸化膜との界面に反転層が形成され、
またＰ型半導体基板１とゲート酸化膜との界面にも反転
層が形成される。このとき、前者の反転層とゲート電極
７との間の静電容量Ｃｇｐと、後者の反転層とゲート電
極３との間の静電容量Ｃｇｎとの比によって定まる正の
高電圧がゲート電極３に生ずる。その結果、ＮＭＯＳは
高伝導状態となり、Ｎ+ 拡散ドレイン２ｂ近傍は高電界
領域となるので電界によってホット・エレクトロンを発
生する。電界によって加速された電子がＮ+ 拡散ドレイ
ン２ｂからゲート電極３へ注入されてゲート電極３が負
に帯電されるとともに、この電極３に接続されたゲート
電極７も同じに負の電位に帯電される。この電極３と電
極７とからなるフローティングゲート８は他の要素と電
気的に絶縁されているために、そのような帯電状態は長
期間にわたって保存される。
【００２２】つぎに、ＮＦＮ書き込みについて説明す
る。図４に示すように、ＮＭＯＳトランジスタのＮ+ 拡
散に接続された端子９，１０をアースレベルにし、高電
圧（Ｖｐ）を端子１１に印加する。この様式は、ゲート
キャパシタンス比（Ｃｇｐ／Ｃｇｎ比）が２または３よ
りも大きい値を取る場合に用いられる。この状態で、Ｎ
ＭＯＳゲート酸化物でＦＮトンネリングが起こる。多く
のエレクトロンがＮ+ 拡散２ａおよび２ｂからゲート電
極３に注入される。注入エレクトロン数はＶｐおよびＣ
ｇｐ／Ｃｇｎ比によって決定され、Ｖｐの線形関数とし
て表される。したがって、この様式はアナログデータの
保存に用いることが可能である。
【００２３】＜読み出し動作＞図５を参照して、データ
の読み出し動作原理について説明する。フローティング
ゲート電極８の負の電荷量に依存してＮＭＯＳの電気的
伝導度が異なる。読み出し時は、端子１０をアースレベ
ルにし、端子９を中電圧レベルにプリチャージし、端子
１１に中電圧レベルを印加する。まず、フローティング
ゲート電極に負の電荷が無い場合は、ゲートキャパシタ
ンス比に応じた電圧がゲート電極３に現れて、Ｐ型半導
体基板１とゲート酸化膜との界面に反転層が形成され
る。その結果、Ｎ+ 拡散ソース２ａとＮ+ 拡散ドレイン
２ｂとの間に伝導状態が生じてＮＭＯＳトランジスタは
ＯＮ状態となる。したがって、このことは端子９の電位
変化として検出される。一方、書き込み動作によってフ
ローティングゲート電極３，７が負に帯電している場合
は、端子１１の正の中電位ではＰ型半導体基板１とゲー
ト酸化膜との界面に反転層が形成されないため、Ｎ+ 拡
散ソース２ａとＮ+ 拡散ドレイン２ｂとの間が導通する
ことはない。したがって、ＮＭＯＳトランジスタはＯＦ
Ｆ状態となる。このことは、端子９の電位が変化しない
ことによって検出される。よって、このようなＮＭＯＳ
トランジスタのＯＮ／ＯＦＦ状態を感知することによっ
てデータの呼び出しが可能となる。
【００２４】＜消去動作＞消去動作には、ＰＭＯＳゲー
トでのＦＮトンネリング（ＰＦＮ）による消去と、ＮＭ
ＯＳゲートでのＦＮトンネリング（ＮＦＮ）による消去
動作とがある。
【００２５】図６を参照して、ＰＭＯＳゲートＦＮトン
ネリングによる消去動作を説明する。
【００２６】この様式はＣｇｐ／Ｃｇｎ比が１より小さ
い場合（ゲート−基板間電圧はＮＭＯＳよりもＰＭＯＳ
の方が大きい）に用いられる。逆の場合は図７に示した
消去動作を用いることが望ましい。
【００２７】ＰＭＯＳゲートＦＮトンネリングによる消
去の場合は、端子９，１０をアースレベル（すなわち、
０Ｖ）とし、端子１１に高電圧Ｖｅを印加すると、フロ
ーティングゲート８とＰ+ 拡散領域５ａ，５ｂとの間に
高電界が生じてＦＮトンネル電流が流れる。その結果、
フローティングゲート８の電荷が除去されてデータが消
去される。
【００２８】つぎに、図７を参照してＮＭＯＳゲートＦ
Ｎトンネリングによる消去動作を説明する。制御端子１
１をアースレベルとし、ＮＭＯＳトランジスタのＮ+ 拡
散を高電圧Ｖｅとする。フローティングゲート８とＮ+
拡散２ａ，２ｂとの間に高電界が生じてＦＮトンネリン
グが生じる。その結果、フローテイングゲート８の電荷
が除去されてデータが消去される。
【００２９】上記のような構成からなる本発明にもとづ
くＥＥＰＲＯＭセルは、通常のＣＭＯＳ論理ＬＳＩの構
造とよく整合し、何等特殊工程を必要とすることなく、
ＣＭＯＳプロセスによって論理回路等と同一チップ上に
形成することが可能である。
【００３０】＜ＥＥＰＲＯＭアレイ回路＞本発明にもと
づくＥＥＰＲＯＭセルを図８に示すような記号で表すこ
とが可能である。図中、参照符号８，９，１０および１
１はそれぞれフローティングゲート、ソース端子、ドレ
イン端子およびコントロールゲート端子である。この構
造単位（メモリセル）を行列配置したＥＥＰＲＯＭアレ
イ回路の一実施例の基本構成を図９に示す。
【００３１】図９では、２本のワード線ＷＬｊおよびＷ
Ｌｊ＋１が行方向に配列されており、各ワード線にそれ
ぞれ複数のメモリセルが接続されている。すなわち、ワ
ード線ＷＬｊは、メモリセル（ｉ，ｊ）Ｕ、（ｉ，ｊ）
Ｌおよび（ｉ＋１，ｊ）Ｕのコントロールゲートに接続
され、一方ワード線ＷＬｊ＋１はメモリセル（ｉ，ｊ＋
１）Ｕ、（ｉ，ｊ＋１）Ｌおよび（ｉ＋１，ｊ＋１）Ｕ
のコントロールゲートに接続されている。各ワード線は
ワード線電位制御回路に接続されている。さらに、ビッ
ト線ＢＬｉおよびＢＬｉ＋１と、グランド線ＧＬ（ｉ−
１，ｉ）およびＧＬ（ｉ，ｉ＋１）とが列方向に延びて
いる。ビット線はドレイン端子９に接続され、グランド
線はソース端子１０に接続されている。各ビット線は、
その両側の２列のメモリセルによって共有される。ビッ
ト線を共有する列対のうちの上側の列のメモリセルは添
字「Ｕ」により、下側の列のメモリセルは添字「Ｌ」に
より示されている。各グランド線は、異なるビット線に
接続された２列のメモリセルによって共有される。各ビ
ット線はビット線電位制御およびセンス回路に接続さ
れ、各グランド線はグランド線電位制御回路に接続され
ている。なお、「グランド線」という用語は、仮想的グ
ランド線を表わし、アースレベルに固定されることを表
わすわけではないことに注意されたい。
【００３２】つぎに、図１０を参照して、図９に示した
ＥＥＰＲＯＭアレイの動作を説明する。この実施例の場
合、図９のＥＥＰＲＯＭアレイは標準の０．８μｍＣＭ
ＯＳプロセスにより形成し、ゲート酸化膜厚は１５０
Å、ＰＭＯＳおよびＮＭＯＳのゲート長は０．８μｍ、
ゲートキャパシタンス比（Ｃｇｐ／Ｃｇｎ）は２／３と
した。ＰＭＯＳとＮＭＯＳのゲートキャパシタンスの差
はゲート幅を変えることによって与えた。
【００３３】図１０は、図９のメモリセル（ｉ，ｊ）Ｌ
について書き込み，読み出しおよび消去を行う場合も例
示している。この例では、書き込みは図３に関して説明
したＮＣＨＥ注入により行われ、消去は図６に関して説
明したＰＦＮトンネリング注入により行われる。書き込
み時は、例えば、ワード線ＷＬｊに１３Ｖを印加し、ビ
ット線ＢＬｉおよびグランド線ＧＬ（１ｉ−１，ｉ）に
８Ｖを印加する。他のビット線およびグランド線はアー
スレベルに保たれる。図９のメモリ構成では、１つのワ
ード線と１つのビット線によって１対のメモリセルが選
択され、この１対のメモリセルのうち、関連するクラン
ド線にアースレベルを受け取るメモリセルが最終的に選
択される。この１対のメモリセルのうちの選択されない
方のメモリセルのグランド線は、このメモリセルへの書
き込みを防止するため、選択されたビット線と同じ電位
にされる。この例では、セル（ｉ，ｊ）Ｌが選択され、
そのフローティングゲートがＮＣＨＥ注入により負に充
電される。これにより、一方の２進値、例えば２進１が
セル（ｉ，ｊ）Ｌに書き込まれる。書き込みの結果、約
５Ｖのスレッショルド電圧シフトが得られた。他方の２
進値、例えば２進０はフローティングゲートが負に充電
されていないことによって表わされる。
【００３４】読み出し時は、セル（ｉ，ｊ）Ｌと関連す
るビット線ＢＬｉは５Ｖにプリチャージされ、グランド
線ＧＬ（ｉ，ｉ＋１）はアースレベルに保たれ、グラン
ド線ＧＬ（ｉ−１，ｉ）は５Ｖにされ、ワード線ＷＬｊ
は５Ｖにされる。メモリセル（ｉ，ｊ）Ｕと関連するグ
ランド線ＧＬ（ｉ−１，ｉ）を５Ｖにするのは、このセ
ルが読み出されるのを防止するためである。セル（ｉ，
ｊ）Ｌのフローティングゲートが負に充電されておら
ず、２進０を記憶している場合は、セル（ｉ，ｊ）Ｌの
ＮＭＯＳが導通し、ビット線ＢＬｉがこのＮＭＯＳを通
して放電する（図１０の曲線２６）。ビット線ＢＬｉの
電位変化はセンス回路によって検出される。セル（ｉ，
ｊ）Ｌのフローティングゲートが負に充電され、２進１
を記憶している場合はセル（ｉ，ｊ）ＬのＮＭＯＳが導
通せず、ビット線ＢＬｉは高レベルのままである（図１
０の曲線２８）。セル（ｉ，ｊ）Ｌが２進０を記憶して
おり且つセル（ｉ，ｊ）Ｕも２進０を記憶している場合
は、ビット線ＢＬｉが放電した時セル（ｉ，ｊ）ＵのＮ
ＭＯＳも導通し、グランド線ＧＬ（ｉ−１，ｉ）が低レ
ベルに放電する（図１０の曲線２２）。しかしこれは読
み出し動作に何ら影響を与えない。その他の場合グラン
ド線ＧＬ（ｉ−１，ｉ）は高レベルを保つ（図１０の曲
線２４）。
【００３５】消去時は、ワード線ＷＬｉが例えば１８Ｖ
に駆動され、ビット線およびグランド線はアースレベル
に保たれる。これにより、フローティングゲートの電荷
はＰＦＮトンネリングによって除去される。
【００３６】図１０では、書き込みにＮＣＨＥ注入，消
去にＰＦＮトンネリングを用いたが、ゲートキャパシタ
ンス比に応じて、書き込みにＮＦＮトンネリング注入，
消去にＮＦＮトンネリングを用いることもできる。
【００３７】
【発明の効果】以上説明したような本発明にもとづくＥ
ＥＰＲＯＭは、通常のＣＭＯＳ論理ＬＳＩ構造とよく適
合し、何等特殊工程を必要とすることなく、ＣＭＯＳプ
ロセスによって論理回路等と同一チップ上に形成するこ
とが可能であり、また２個のＭＯＳトランジスタで１つ
のセルを形成でき、さらにスタックドゲート型のＥＥＰ
ＲＯＭよりも集積密度は下がるが、ＥＥＰＲＯＭは一般
に比較的記憶容量の小さな用途に使われるため、使用チ
ップ面積の点で問題を生じることはない。
【図面の簡単な説明】
【図１】本発明にもとづくＥＥＰＲＯＭセルの一実施例
の概略的構成を説明するための模式的側面図である。
【図２】図１に示されたＥＥＰＲＯＭセルの概略的構成
を説明するための斜視図である。
【図３】本発明にもとづくＥＥＰＲＯＭセルのホットエ
レクトロン注入による書き込み動作を説明するための図
である。
【図４】本発明にもとづくＥＥＰＲＯＭセルのＦＮトン
ネリングによる書き込み動作を説明するための図であ
る。
【図５】本発明にもとづくＥＥＰＲＯＭセルの読み出し
動作を説明するための図である。
【図６】本発明にもとづくＥＥＰＲＯＭセルのＰＭＯＳ
ＦＮトンネリングによる消去動作を説明するための図
である。
【図７】本発明にもとづくＥＥＰＲＯＭセルのＮＭＯＳ
ＦＮトンネリングによる消去動作を説明するための図
である。
【図８】本発明にもとづくＥＥＰＲＯＭセルの記号表示
図である。
【図９】本発明にもとづくＥＥＰＲＯＭセルを用いたＥ
ＥＰＲＯＭアレイを説明するための部分回路図である。
【図１０】図９に示したＥＥＰＲＯＭアレイ回路の動作
を説明するための図である。
【符号の説明】
１ Ｐ型半導体基板 ２ａ Ｎ+ 拡散ソース領域 ２ｂ Ｎ+ 拡散ドレイン領域 ３ ゲート電極 ４ Ｎウエル ５ａ Ｐ+ 拡散領域 ５ｂ Ｐ+ 拡散領域 ６ Ｎ+ 拡散領域 ７ ゲート電極 ８ 多結晶Ｓｉゲート電極（フローティングゲート） ９ ドレイン端子 １０ ソース端子 １１ コントロールゲート端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−54970（ＪＰ，Ａ) 特開 平４−57293（ＪＰ，Ａ) 特開 平２−151073（ＪＰ，Ａ)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１導電型の半導体基板に形成され、第
    ２導電型の通電領域およびゲート電極を有する第１ＭＯ
    Ｓトランジスタと、 上記基板に設けられ、コントロールゲートとして働く上
    記第２導電型のウエルと、 上記ウエル上に絶縁層を介して形成され、かつ上記第１
    ＭＯＳトランジスタのゲート電極と共通に結合され、上
    記第１のＭＯＳトランジスタのゲート電極と共にフロー
    ティングゲートを形成するプレート電極と、 上記プレート電極に隣接して上記ウエルに形成され、か
    つ上記ウエルと共通に接続された第１導電型の領域と、 上記ウエルおよび上記第１ＭＯＳトランジスタの通電電
    極に接続された書き込み手段と、 上記第１ＭＯＳトランジスタの通電電極間に接続された
    読み出し手段と、 上記ウエルおよび上記第１導電型の領域の共通接続点
    と、上記第１ＭＯＳトランジスタの通電電極との間に消
    去電圧を印加して上記フローテイングゲートのキャリア
    を除去する消去手段とを含み、 上記プレート電極、上記絶縁層および上記ウエルによっ
    て形成されるキャパシタンスが上記第１ＭＯＳトランジ
    スタのゲートキャパシタンスよりも小さく、上記消去手
    段は、上記絶縁層を通してのＦＮトンネリングによって
    消去を行なうことを特徴とするＥＥＰＲＯＭセル。
JP10663593A 1993-05-07 1993-05-07 Ｅｅｐｒｏｍ Expired - Lifetime JP2596695B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10663593A JP2596695B2 (ja) 1993-05-07 1993-05-07 Ｅｅｐｒｏｍ
EP94302794A EP0623959A3 (en) 1993-05-07 1994-04-20 Eeprom cell.
US08/239,078 US5465231A (en) 1993-05-07 1994-05-06 EEPROM and logic LSI chip including such EEPROM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10663593A JP2596695B2 (ja) 1993-05-07 1993-05-07 Ｅｅｐｒｏｍ

Publications (2)

Publication Number Publication Date
JPH06334190A JPH06334190A (ja) 1994-12-02
JP2596695B2 true JP2596695B2 (ja) 1997-04-02

Family

ID=14438579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10663593A Expired - Lifetime JP2596695B2 (ja) 1993-05-07 1993-05-07 Ｅｅｐｒｏｍ

Country Status (3)

Country Link
US (1) US5465231A (ja)
EP (1) EP0623959A3 (ja)
JP (1) JP2596695B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7489550B2 (en) 2005-09-22 2009-02-10 Nec Electronics Corporation EEPROM and method of driving the same

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898614A (en) * 1994-11-30 1999-04-27 Nkk Corporation Non-volatile semiconductor memory device
US5684739A (en) * 1994-11-30 1997-11-04 Nkk Corporation Apparatus and method for determining current or voltage of a semiconductor device
JPH08213572A (ja) * 1994-11-30 1996-08-20 Nkk Corp 不揮発性半導体装置およびその製造方法
US6005805A (en) * 1994-12-27 1999-12-21 Nkk Corporation Nonvolatile semiconductor device with a verify function
KR0172270B1 (ko) * 1995-03-28 1999-02-01 김주용 플래쉬 이이피롬 셀 및 그 제조방법
US5604700A (en) * 1995-07-28 1997-02-18 Motorola, Inc. Non-volatile memory cell having a single polysilicon gate
US5777361A (en) * 1996-06-03 1998-07-07 Motorola, Inc. Single gate nonvolatile memory cell and method for accessing the same
KR100241524B1 (ko) * 1996-12-28 2000-02-01 김영환 플래쉬 메모리 셀
US5719427A (en) * 1997-01-14 1998-02-17 Pericom Semiconductor Corp. Avalanche-enhanced CMOS transistor for EPROM/EEPROM and ESD-protection structures
US6054732A (en) * 1997-02-11 2000-04-25 Texas Instruments Incorporated Single polysilicon flash EEPROM with low positive programming and erasing voltage and small cell size
US5933732A (en) * 1997-05-07 1999-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Nonvolatile devices with P-channel EEPROM devices as injector
US5892709A (en) * 1997-05-09 1999-04-06 Motorola, Inc. Single level gate nonvolatile memory device and method for accessing the same
US5929478A (en) * 1997-07-02 1999-07-27 Motorola, Inc. Single level gate nonvolatile memory device and method for accessing the same
US6261884B1 (en) * 1998-01-30 2001-07-17 Texas Instruments Incorporated Method of fabricating and operating single polysilicon flash EEPROM with low positive programming and erasing voltage and small cell size
US6509606B1 (en) * 1998-04-01 2003-01-21 National Semiconductor Corporation Single poly EPROM cell having smaller size and improved data retention compatible with advanced CMOS process
US6100746A (en) * 1998-05-18 2000-08-08 Vanguard International Semiconductor Corporation Electrically programmable fuse
US6044018A (en) * 1998-06-17 2000-03-28 Mosel Vitelic, Inc. Single-poly flash memory cell for embedded application and related methods
KR100686681B1 (ko) * 1999-02-01 2007-02-27 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 및 불휘발성 기억 소자
US6100560A (en) * 1999-03-26 2000-08-08 Cypress Semiconductor Corp. Nonvolatile cell
WO2000060672A1 (en) * 1999-03-31 2000-10-12 Koninklijke Philips Electronics N.V. Semiconductor device comprising a non-volatile memory cell
IT1313199B1 (it) * 1999-07-22 2002-06-17 St Microelectronics Srl Dispositivo di memoria non volatile con basso consumo di potenza erelativi metodi di scrittura, lettura e cancellazione.
US6222764B1 (en) * 1999-12-13 2001-04-24 Agere Systems Guardian Corp. Erasable memory device and an associated method for erasing a memory cell therein
JP4191355B2 (ja) * 2000-02-10 2008-12-03 株式会社ルネサステクノロジ 半導体集積回路装置
US6570212B1 (en) * 2000-05-24 2003-05-27 Lattice Semiconductor Corporation Complementary avalanche injection EEPROM cell
US6459615B1 (en) 2001-07-23 2002-10-01 Agere Systems Guardian Corp. Non-volatile memory cell array with shared erase device
US6512700B1 (en) 2001-09-20 2003-01-28 Agere Systems Inc. Non-volatile memory cell having channel initiated secondary electron injection programming mechanism
US6528842B1 (en) 2001-12-31 2003-03-04 Jet City Electronics, Inc. Electronically erasable memory cell using CMOS technology
FR2838554B1 (fr) * 2002-04-15 2004-07-09 St Microelectronics Sa Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant
FR2838563B1 (fr) * 2002-04-15 2004-07-09 St Microelectronics Sa Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille
JP4390480B2 (ja) * 2003-06-04 2009-12-24 パナソニック株式会社 不揮発性半導体記憶装置
CN1305130C (zh) * 2003-12-01 2007-03-14 联华电子股份有限公司 一种非挥发性存储器及其运作方法
US7046549B2 (en) * 2003-12-31 2006-05-16 Solid State System Co., Ltd. Nonvolatile memory structure
US7052959B2 (en) * 2004-01-08 2006-05-30 Semiconductor Components Industries, Llc Method of forming an EPROM cell and structure therefor
US7099192B2 (en) * 2004-06-07 2006-08-29 Yield Microelectronics Corp. Nonvolatile flash memory and method of operating the same
JP2005353984A (ja) 2004-06-14 2005-12-22 Seiko Epson Corp 不揮発性記憶装置
US7098499B2 (en) 2004-08-16 2006-08-29 Chih-Hsin Wang Electrically alterable non-volatile memory cell
US20060134862A1 (en) * 2004-12-17 2006-06-22 Patrice Parris CMOS NVM bitcell and integrated circuit
US20060226489A1 (en) * 2005-03-30 2006-10-12 Impinj, Inc. System and methods for retention-enhanced programmable shared gate logic circuit
US7102188B1 (en) 2005-04-05 2006-09-05 Ami Semiconductor, Inc. High reliability electrically erasable and programmable read-only memory (EEPROM)
TWI257703B (en) * 2005-04-22 2006-07-01 Au Optronics Corp EEPROM and method of manufacturing the same
JP5057417B2 (ja) * 2005-05-30 2012-10-24 ルネサスエレクトロニクス株式会社 液晶表示駆動用半導体集積回路
JP4849517B2 (ja) 2005-11-28 2012-01-11 ルネサスエレクトロニクス株式会社 不揮発性メモリセル及びｅｅｐｒｏｍ
JP2007149997A (ja) * 2005-11-29 2007-06-14 Nec Electronics Corp 不揮発性メモリセル及びｅｅｐｒｏｍ
KR100660901B1 (ko) * 2005-12-22 2006-12-26 삼성전자주식회사 단일 게이트 구조를 갖는 이이피롬, 상기 이이피롬의동작방법 및 상기 이이피롬의 제조방법
US20070247915A1 (en) * 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US7626864B2 (en) * 2006-04-26 2009-12-01 Chih-Hsin Wang Electrically alterable non-volatile memory cells and arrays
US7612397B2 (en) 2006-11-10 2009-11-03 Sharp Kabushiki Kaisha Memory cell having first and second capacitors with electrodes acting as control gates for nonvolatile memory transistors
US7688627B2 (en) * 2007-04-24 2010-03-30 Intersil Americas Inc. Flash memory array of floating gate-based non-volatile memory cells
US7903465B2 (en) * 2007-04-24 2011-03-08 Intersil Americas Inc. Memory array of floating gate-based non-volatile memory cells
JP5130571B2 (ja) * 2007-06-19 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US8576628B2 (en) 2008-01-18 2013-11-05 Sharp Kabushiki Kaisha Nonvolatile random access memory
US8472251B2 (en) * 2008-02-11 2013-06-25 Aplus Flash Technology, Inc. Single-polycrystalline silicon electrically erasable and programmable nonvolatile memory device
JP5266443B2 (ja) * 2008-04-18 2013-08-21 インターチップ株式会社 不揮発性メモリセル及び不揮発性メモリセル内蔵データラッチ
US7983081B2 (en) * 2008-12-14 2011-07-19 Chip.Memory Technology, Inc. Non-volatile memory apparatus and method with deep N-well
US8299519B2 (en) * 2010-01-11 2012-10-30 International Business Machines Corporation Read transistor for single poly non-volatile memory using body contacted SOI device
JP2011176163A (ja) * 2010-02-25 2011-09-08 Panasonic Corp 不揮発性半導体記憶装置
JP5932257B2 (ja) * 2011-07-14 2016-06-08 エスアイアイ・セミコンダクタ株式会社 メモリ回路
JP2013069382A (ja) * 2011-09-23 2013-04-18 Taiyo Yuden Co Ltd 半導体装置
JP2013246853A (ja) * 2012-05-28 2013-12-09 Ememory Technology Inc 漏洩電流を低減させるための不揮発性メモリ装置のプログラム禁止方法
US8947938B2 (en) * 2012-09-21 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Two-transistor non-volatile memory cell and related program and read methods
US10446567B2 (en) 2017-03-31 2019-10-15 Asahi Kasei Microdevices Corporation Nonvolatile storage element and reference voltage generation circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH625075A5 (ja) * 1978-02-22 1981-08-31 Centre Electron Horloger
JPS61105862A (ja) * 1984-10-30 1986-05-23 Toshiba Corp 半導体装置
US4649520A (en) * 1984-11-07 1987-03-10 Waferscale Integration Inc. Single layer polycrystalline floating gate
JPH0254970A (ja) * 1988-08-19 1990-02-23 Seiko Instr Inc 半導体不揮発性メモリ
US4970565A (en) * 1988-09-01 1990-11-13 Atmel Corporation Sealed charge storage structure
JPH0748529B2 (ja) * 1988-12-01 1995-05-24 株式会社東芝 半導体装置及びその製造方法
JPH03101168A (ja) * 1989-09-13 1991-04-25 Seiko Instr Inc 半導体不揮発性メモリ
JP2685966B2 (ja) * 1990-06-22 1997-12-08 株式会社東芝 不揮発性半導体記憶装置
EP0493640B1 (en) * 1990-12-31 1995-04-19 STMicroelectronics S.r.l. EEPROM cell with single metal level gate having a (read) interface toward the external circuitry isolated from the (write/erase) interface toward the programming circuitry
US5301150A (en) * 1992-06-22 1994-04-05 Intel Corporation Flash erasable single poly EPROM device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7489550B2 (en) 2005-09-22 2009-02-10 Nec Electronics Corporation EEPROM and method of driving the same
CN100552960C (zh) * 2005-09-22 2009-10-21 恩益禧电子股份有限公司 Eeprom及其驱动方法

Also Published As

Publication number Publication date
JPH06334190A (ja) 1994-12-02
US5465231A (en) 1995-11-07
EP0623959A3 (en) 1995-02-01
EP0623959A2 (en) 1994-11-09

Similar Documents

Publication Publication Date Title
JP2596695B2 (ja) Ｅｅｐｒｏｍ
US6009011A (en) Non-volatile memory and method for operating the same
US4907198A (en) Semiconductor memory device
EP0295935B1 (en) Electrically erasable programmable read only memory
US6646300B2 (en) Semiconductor memory device
US6950340B2 (en) Asymmetric band-gap engineered nonvolatile memory device
US7671407B2 (en) Embedded trap direct tunnel non-volatile memory
US4334292A (en) Low voltage electrically erasable programmable read only memory
EP0557581A2 (en) Non-volatile DRAM cell
JP2005501403A (ja) 不揮発性半導体メモリならびにその作動方法
KR960016106B1 (ko) 비 휘발성 반도체 메모리 장치
JPH09213094A (ja) 半導体記憶装置および半導体記憶装置の情報読出方法
US20030235066A1 (en) Ferroelectric write once read only memory for archival storage
JP2967346B2 (ja) 不揮発性メモリ装置の製造方法
US20210104279A1 (en) Single-gate multiple-time programming non-volatile memory array and operating method thereof
KR20100045856A (ko) 비휘발성 메모리 소자 및 그 구동 방법
JPH06244384A (ja) Ｄｒａｍセルと不揮発性メモリセルが複合された複合メモリセル及びその作製方法
US5394357A (en) Non-volatile semiconductor memory device
US20070086230A1 (en) Nonvolatile latch circuit and system on chip with the same
JPS62265768A (ja) 不揮発性半導体記憶装置
JP2006024680A (ja) 半導体不揮発性メモリへの情報の記録方法
JP3228765B2 (ja) 半導体不揮発性記憶装置
JPH0586199U (ja) 不揮発性半導体記憶装置
JPS6322398B2 (ja)
EP0081951A2 (en) A semiconductor memory cell