CN111492352A - 用于在闪存存储器中编程期间使浮栅到浮栅耦合效应最小化的系统和方法 - Google Patents

用于在闪存存储器中编程期间使浮栅到浮栅耦合效应最小化的系统和方法 Download PDF

Info

Publication number
CN111492352A
CN111492352A CN201880081371.3A CN201880081371A CN111492352A CN 111492352 A CN111492352 A CN 111492352A CN 201880081371 A CN201880081371 A CN 201880081371A CN 111492352 A CN111492352 A CN 111492352A
Authority
CN
China
Prior art keywords
memory cells
volatile memory
programmed
programming
rows
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880081371.3A
Other languages
English (en)
Inventor
V·蒂瓦里
N·多
H·V·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN111492352A publication Critical patent/CN111492352A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及一种用于非易失性存储器单元阵列的改进的编程技术，其中首先对要用较高编程值进行编程的存储器单元进行编程，其次对要用较低编程值进行编程的存储器单元进行编程。该技术减少或消除了先前编程的单元被正被编程到较高程序级的相邻单元不利地递增编程的数量，并且减少了对大多数存储器单元的不利递增编程的量值，这由浮栅到浮栅耦合引起。该存储器设备包括非易失性存储器单元阵列和控制器，该控制器被配置为：识别与传入数据相关联的编程值；以及执行编程操作，其中该传入数据以时间次序的编程值的下降值被编程到非易失性存储器单元中的至少一些非易失性存储器单元中。

Description

用于在闪存存储器中编程期间使浮栅到浮栅耦合效应最小化 的系统和方法
相关专利申请
本申请要求2017年12月20日提交的美国专利申请号15/849,268的权益。
技术领域
本发明涉及非易失性存储器设备，并且更具体地讲，涉及操作电压的优化。
背景技术
非易失性存储器设备在本领域中是公知的。例如，分裂栅存储器单元在美国专利5,029,130中有所公开(该专利出于所有目的以引用方式并入本文)。该存储器单元具有浮栅和控制栅，该控制栅设置在衬底的沟道区上方并且控制该沟道区的导电性，该沟道区在源极区和漏极区之间延伸。将各种组合的电压施加到控制栅极、源极和漏极，以编程存储器单元(通过将电子注入到浮栅中)、擦除存储器单元(通过从浮栅移除电子)以及读取存储器单元(通过测量或检测沟道区的电导率以确定浮栅的编程状态)。
非易失性存储器单元中的栅极的配置和数量可以变化。例如，美国专利7,315,056(其出于所有目的以引用方式并入本文)公开了存储器单元，该存储器单元附加包括在源极区上方的编程/擦除栅极。美国专利7,868,375(其出于所有目的以引用方式并入本文)公开了一种存储器单元，该存储器单元附加包括在源极区上方的擦除栅极和在浮栅上方的耦合栅极。
历史上地，上述存储器单元以数字方式使用，这意味着存储器单元具有两种编程状态：编程状态(即，0状态)和未编程状态(即，擦除状态或1状态)。最近，已开发出应用以用于上述存储器单元，其中存储器单元以模拟方式被编程和擦除，使得每个存储器单元可被编程到在连续模拟程序状态范围内的任何地方的编程状态。或者，存储器单元以数字方式被编程和擦除，其中每个存储器单元可被编程到许多可能编程状态中的一者。无论哪种方式，都递增地执行编程操作和擦除操作(例如，使用一系列编程脉冲或擦除脉冲，并且测量脉冲之间的程序状态)，直到实现所需程序状态。在这两种情况下，存储器单元需要对其编程状态进行精确编程。
对于所有以上引用的存储器单元，存储器单元被配置为成行和列的阵列。对存储器单元进行编程的常规技术是按顺序、逐行、逐单元地进行编程，以行中的第一存储器单元开始，并且移动到下一个存储器单元，等等，每次一个单元，直到整行被编程。然而，随着临界尺寸缩小，已发现相同行中的相邻浮栅之间的交叉耦合可导致一个浮栅的编程状态受到对相邻存储器单元的编程操作的不利影响。例如，如果行中的第一存储器单元被编程，然后行中的第二存储器单元被编程，则第二存储器单元的编程可以通过浮栅到浮栅耦合来改变第一存储器单元的编程状态，等等，从而导致在一些存储器单元中发生不期望的编程错误。不利增量编程的量值与相邻单元的编程级成比例。任何给定单元的编程级越高，变为其相邻单元的干扰源越差。
需要一种非易失性存储器阵列操作技术，该非易失性存储器阵列操作技术减少由相邻存储器单元之间的交叉耦合引起的编程错误的量。
发明内容
上述问题和需求通过存储器设备来解决，该存储器设备包括非易失性存储器单元阵列和控制器，该控制器被配置为：识别与传入数据相关联的编程值；以及执行编程操作，其中该传入数据以时间次序的编程值的下降值被编程到非易失性存储器单元中的至少一些非易失性存储器单元中。
存储器设备包括非易失性存储器单元阵列和控制器，该控制器被配置为：识别与传入数据相关联的编程值；基于与该传入数据相关联的编程值将传入数据的每个数据与多个数据组中的一个数据组相关联，其中该数据组中的每个数据组与唯一编程值或唯一编程值范围相关联；以及执行编程操作，其中传入数据的数据组以多个数据组的时间次序的唯一编程值或唯一编程值范围的下降值被编程到非易失性存储器单元中的至少一些非易失性存储器单元中。
一种操作包括非易失性存储器单元阵列的存储器设备的方法，该方法包括：识别与传入数据相关联的编程值；以及执行编程操作，其中该传入数据以时间次序的编程值的下降值被编程到非易失性存储器单元中的至少一些非易失性存储器单元中。
一种操作包括非易失性存储器单元阵列的存储器设备的方法，该方法包括：识别与传入数据相关联的编程值；基于与该传入数据相关联的编程值将传入数据的每个数据与多个数据组中的一个数据组相关联，其中该数据组中的每个数据组与唯一编程值或唯一编程值范围相关联；以及执行编程操作，其中传入数据的数据组以多个数据组的时间次序的唯一编程值或唯一编程值范围的下降值被编程到非易失性存储器单元中的至少一些非易失性存储器单元中。
通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。
附图说明
图1为第一分裂栅非易失性存储器单元的侧面剖视图。
图2为第二分裂栅非易失性存储器单元的侧面剖视图。
图3为第三分裂栅非易失性存储器单元的侧面剖视图。
图4为本发明的存储器设备架构的平面图。
具体实施方式
本发明涉及一种用于非易失性存储器单元阵列的改进的编程技术，其中首先对要用较高编程值进行编程的存储器单元进行编程，其次对要用较低编程值进行编程的存储器单元进行编程。利用该技术，由相邻单元(其正被编程为较高编程值)不利地递增编程的存储器单元将最有可能尚未被编程为其完全编程值，并且将在后续编程中达到该完全编程值。已经被编程并且经受由正被编程的相邻单元进行的不利增量编程的存储器单元仍然可能受到不利影响，但是不利影响的量值减小，因为相邻单元正被编程为比不利影响的单元小的编程值或与其相等的编程值。该技术减少或消除了先前编程的单元被正被编程到最高程序级的相邻单元不利地递增编程的数量，并且减少了对大多数存储器单元的不利递增编程的量值。
本发明的编程技术通过对要编程到任何给定行的数据执行迭代搜索来开始，以识别哪些存储器单元要在最高编程级下进行编程、哪些存储器单元要在下一个最高编程级下进行编程，等等。然后，如下对存储器单元的一行进行编程。首先，首先对要在最高编程级下进行编程的存储器单元进行编程。然后，对要在下一个最高编程级下进行编程的存储器单元进行编程，等等。该过程继续，直到对要在最低编程级下进行编程的存储器单元进行编程。这意味着首先对与最高编程值(用以将数据存储在存储器单元中)相关联的传入数据进行编程，然后接着对与下一个最高编程值相关联的传入数据进行编程，等等，直到最后对与最低编程值相关联的传入数据进行编程。这样，使由后续编程存储器单元进行的先前编程的存储器单元的不利增量编程最小化。
如下面进一步详细描述的，存储器单元通常成对地配置成在列方向上延伸、共享公共源极线。因此，在列方向上(跨公共源极线)的存储器单元之间也可能存在不利增量编程。因此，作为第一另选实施方案，本发明的编程技术可通过对要编程到共享公共源极线的任何两行的数据执行迭代搜索来开始，以识别哪些存储器单元要在最高编程级下进行编程、哪些存储器单元要在下一个最高编程级下进行编程，等等。然后，如下对存储器单元的两行进行编程。首先，首先对要在最高编程级下进行编程的两行中的存储器单元进行编程。然后，对要在下一个最高编程级下进行编程的两行中的存储器单元进行编程，等等。该过程继续，直到对要在最低编程级下进行编程的两行中的存储器单元进行编程。同样，这意味着首先对与对于两行的最高编程值(用于将数据存储在存储器单元中)相关联的传入数据进行编程，然后接着对与对于两行的下一个最高编程值相关联的传入数据进行编程，等等，直到最后对与对于两行的最低编程值相关联的传入数据进行编程。这样，在行方向和列方向上都使由后续编程存储器单元进行的先前编程的存储器单元的不利增量编程最小化。
在第二另选实施方案中，行或行对中的所有存储器单元可以任何次序(包括顺序单元次序)预编程为某个中间值(例如，预编程为其目标编程值的50％以用于存储传入数据)。然后，存储器单元根据上述方法完成其编程，其中首先对要在最高编程值下进行编程的存储器单元进行编程，然后接着对要在下一个最高编程值下进行编程的存储器单元进行编程，等等。这样，进一步减小任何不利顺序编程的量值。
虽然优选的是以降序次序的如传入数据所指示的编程值对存储器单元进行编程，但本发明的目标可通过将存储器单元分组为两个或更多个组来实现，其中被编程的第一组具有在大于下一组的编程值范围的范围内的相关联的编程值，等等。该分组不改变哪些单元存储哪些数据，其仅指示单元被编程的时间次序。这意味着传入数据基于与该传入数据相关联的用于将数据存储在存储器单元中所需的编程值范围而分组为两个或更多个组。首先对与最高编程值范围相关联的传入数据的一组进行编程，然后接着对与下一个最高编程值范围相关联的传入数据的一组进行编程，等等，直到最后对与最低编程值范围相关联的传入数据的一组进行编程。同样，该分组不改变哪个数据附属于哪个单元，其仅指示传入数据被编程的定时次序。组的数量越多，传入数据被分组的粒度越细，并且不利顺序编程的量值可被最小化得越多。当组的数量等于传入数据中的数据的数量时，不利顺序编程的量值应完全最小化(即，每个组仅为单元中的一个单元的数据中的一个数据，这是传入数据可被分组的最细粒度，并且通过如上所述的降序次序的编程值来产生编程)。
使不利顺序编程最小化的技术可在任何非易失性存储器单元设计中实现。例如，图1示出了具有在硅半导体衬底12中形成的间隔开的源极区14和漏极区16的分裂栅存储器单元10。衬底的沟道区18被限定在源极区14/漏极区16之间。浮栅20设置在沟道区18的第一部分上方并与其绝缘(并且部分地在源极区14上方并与其绝缘)。控制栅极(也称为字线栅极或选择栅极)22具有下部和上部，该下部设置在沟道区18的第二部分上方并与其绝缘，该上部在浮栅20上方延伸(即，控制栅极22围绕浮栅20的上边缘缠绕)。
可通过将高正电压置于控制栅极22上以及将参考电位置于源极区14和漏极区16上来擦除存储器单元10。浮栅20和控制栅极22之间的高电压降将导致浮栅20上的电子通过熟知的福勒-诺得海姆遂穿机构从浮栅20穿过介入绝缘遂穿到控制栅极22(使浮栅20带正电—擦除状态)。可以通过将地电位施加到漏极区16、在源极区14上施加正电压以及在控制栅极22上施加正电压来编程存储器单元10。然后，电子将从漏极区16流向源极区14，其中一些电子变得加速并且变热，由此它们被注入到浮栅20上(使浮栅带负电—编程状态)。可以通过将地电位置于漏极区16上、将正电压置于源极区14上以及将正电压置于控制栅极22上(接通控制栅极22下方的沟道区部分)来读取存储器单元10。如果浮栅带正电(擦除)，则电流将从源极区14流到漏极区16。浮栅20带负电越多(即，其被编程得越多)，浮栅下方的沟道区将越不导电。通过感测电流，可感测存储器单元的编程状态。
图2示出了与存储器单元10具有相同元件但附加具有设置在源极区14上方并与其绝缘的编程/擦除(PE)栅极32的替代分裂栅存储器单元30(即，这是三栅极设计)。可以通过将高电压置于PE栅极32上以引起电子从浮栅20隧穿到PE栅极32来擦除存储器单元30。可以通过将正电压置于控制栅极22、PE栅极32和源极区14上以及将电流置于漏极区16上以将来自流过沟道区18的电流的电子注入到浮栅20上来编程存储器单元30。可以通过将正电压置于控制栅极22和漏极区16上以及感测电流来读取存储器单元30。
图3示出了与存储器单元10具有相同元件但附加具有设置在源极区14上方并与其绝缘的擦除栅极42以及位于浮栅20上方并与其绝缘的耦合栅极44的替代分裂栅存储器单元40。可以通过将高电压置于擦除栅极42上并且任选地将负电压置于耦合栅极44上以引起电子从浮栅20隧穿到擦除栅极42来擦除存储器单元40。可以通过将正电压置于控制栅极22、擦除栅极42、耦合栅极44和源极区14上以及将电流置于漏极区16上以将来自流过沟道区18的电流的电子注入到浮栅20上来编程存储器单元40。可以通过将正电压置于控制栅极22和漏极区16上(并且任选地将正电压置于擦除栅极42和/或耦合栅极44上)以及感测电流来读取存储器单元30。
图4中示出了本发明的存储器设备的架构。存储器设备包括非易失性存储器单元阵列50，该阵列可被分隔成两个单独的平面(平面A 52a和平面B 52b)。存储器单元可以是图1至图3中所示的类型的存储器单元，可以形成在单个芯片上，可以在半导体衬底12中按多行和多列布置。与非易失性存储器单元阵列相邻的是地址解码器(例如，XDEC 54(行解码器)、SLDRV 56、YMUX 58(列解码器)、HVDEC 60)和位线控制器(BLINHCTL 62)，它们用于在所选择的存储器单元的读取、编程和擦除操作期间解码地址并且向各种存储器单元栅和区供应各种电压。控制器66(包含控制电路)控制各种设备元件以实现目标存储器单元上的每个操作(编程、擦除、读取)。电荷泵CHRGPMP 64提供用于在控制器66的控制下读取、编程和擦除存储器单元的各种电压。控制器66根据传入数据确定要用该传入数据对存储器单元进行编程的定时次序，并且根据该时间次序实现存储器单元的编程，如本文所讨论。
应当理解，本发明不限于上述和本文所示的一个或多个实施方案。例如，对本文中本发明的引用不旨在限制任何权利要求书或权利要求术语的范围，而是仅参考可由一项或多项权利要求书覆盖的一个或多个特征。上文所述的材料、工艺和数值的示例仅为示例性的，而不应视为限制权利要求书。另外，如从权利要求和说明书中显而易见的，并非所有方法步骤都需要按所示的准确顺序执行。最后，单个材料层可被形成为多个此类或类似材料层，反之亦然。
应当指出，如本文所用，术语“在…上方”和“在…上”两者包容地包含“直接在…上”(之间没有设置中间材料、元件或空间)和“间接在…上”(之间设置有中间材料、元件或空间)。类似地，术语“相邻”包括“直接相邻”(之间没有设置中间材料、元件或空间)和“间接相邻”(之间设置有中间材料、元件或空间)，“安装到”包括“直接安装到”(之间没有设置中间材料、元件或空间)和“间接安装到”(之间设置有中间材料、元件或空间)，并且“电耦合至”包括“直接电耦合至”(之间没有将元件电连接在一起的中间材料或元件)和“间接电耦合至”(之间有将元件电连接在一起的中间材料或元件)。例如，“在衬底上方”形成元件可包括在之间没有中间材料/元件的情况下在衬底上直接形成元件，以及在之间有一个或多个中间材料/元件的情况下在衬底上间接形成元件。

Claims (24)

1.一种存储器设备，包括：
非易失性存储器单元阵列，和
控制器，所述控制器被配置为：
识别与传入数据相关联的编程值；
执行编程操作，其中所述传入数据以时间次序的所述编程值的下降值被编程到非易失性存储器单元中的至少一些非易失性存储器单元中。
2.根据权利要求1所述的存储器设备，其中所述非易失性存储器单元被布置成行和列，并且其中所述非易失性存储器单元中的所述至少一些非易失性存储器单元为所述非易失性存储器单元的所述行中的一行。
3.根据权利要求1所述的存储器设备，其中所述非易失性存储器单元被布置成行和列，并且其中所述非易失性存储器单元中的所述至少一些非易失性存储器单元为所述非易失性存储器单元的所述行中的两行。
4.根据权利要求1所述的存储器设备，其中所述控制器被进一步配置为：
在所述编程操作的所述执行之前，将所述非易失性存储器单元中的所述至少一些非易失性存储器单元中的每个非易失性存储器单元预编程为中间编程值。
5.一种存储器设备，包括：
非易失性存储器单元阵列，和
控制器，所述控制器被配置为：
识别与传入数据相关联的编程值；
基于与所述传入数据相关联的所述编程值将所述传入数据的每个数据与多个数据组中的一个数据组相关联，其中所述数据组中的每个数据组与唯一编程值或唯一编程值的范围相关联；
执行编程操作，其中传入数据的所述数据组以所述多个数据组的时间次序的所述唯一编程值或所述唯一编程值范围的下降值被编程到所述非易失性存储器单元中的至少一些非易失性存储器单元中。
6.根据权利要求5所述的存储器设备，其中所述多个数据组是两个数据组。
7.根据权利要求5所述的存储器设备，其中所述多个数据组等于所述传入数据中的数据的数量。
8.根据权利要求5所述的存储器设备，其中所述非易失性存储器单元被布置成行和列，并且其中所述多个数据组等于所述非易失性存储器单元的所述行中的一行中的所述非易失性存储器单元的数量。
9.根据权利要求5所述的存储器设备，其中所述非易失性存储器单元被布置成行和列，并且其中所述多个数据组等于所述非易失性存储器单元的所述行中的两行中的所述非易失性存储器单元的数量。
10.根据权利要求5所述的存储器设备，其中所述非易失性存储器单元被布置成行和列，并且其中所述非易失性存储器单元中的所述至少一些非易失性存储器单元为所述非易失性存储器单元的所述行中的一行。
11.根据权利要求5所述的存储器设备，其中所述非易失性存储器单元被布置成行和列，并且其中所述非易失性存储器单元中的所述至少一些非易失性存储器单元为所述非易失性存储器单元的所述行中的两行。
12.根据权利要求5所述的存储器设备，其中所述控制器被进一步配置为：
在所述编程操作的所述执行之前，将所述非易失性存储器单元中的所述至少一些非易失性存储器单元中的每个非易失性存储器单元预编程为中间编程值。
13.一种操作包括非易失性存储器单元阵列的存储器设备的方法，所述方法包括：
识别与传入数据相关联的编程值；以及
执行编程操作，其中所述传入数据以时间次序的所述编程值的下降值被编程到非易失性存储器单元中的至少一些非易失性存储器单元中。
14.根据权利要求13所述的方法，其中所述非易失性存储器单元被布置成行和列，并且其中所述非易失性存储器单元中的所述至少一些非易失性存储器单元为所述非易失性存储器单元的所述行中的一行。
15.根据权利要求13所述的方法，其中所述非易失性存储器单元被布置成行和列，并且其中所述非易失性存储器单元中的所述至少一些非易失性存储器单元为所述非易失性存储器单元的所述行中的两行。
16.根据权利要求13所述的方法，还包括：
在所述编程操作的所述执行之前，将所述非易失性存储器单元中的所述至少一些非易失性存储器单元中的每个非易失性存储器单元预编程为中间编程值。
17.一种操作包括非易失性存储器单元阵列的存储器设备的方法，所述方法包括：
识别与传入数据相关联的编程值；
基于与所述传入数据相关联的所述编程值将所述传入数据的每个数据与多个数据组中的一个数据组相关联，其中所述数据组中的每个数据组与唯一编程值或唯一编程值范围相关联；
执行编程操作，其中传入数据的所述数据组以所述多个数据组的时间次序的所述唯一编程值或所述唯一编程值范围的下降值被编程到非易失性存储器单元中的至少一些非易失性存储器单元中。
18.根据权利要求17所述的方法，其中所述多个数据组是两个数据组。
19.根据权利要求17所述的方法，其中所述多个数据组等于所述传入数据中的数据的数量。
20.根据权利要求17所述的方法，其中所述非易失性存储器单元被布置成行和列，并且其中所述多个数据组等于所述非易失性存储器单元的所述行中的一行中的所述非易失性存储器单元的数量。
21.根据权利要求17所述的方法，其中所述非易失性存储器单元被布置成行和列，并且其中所述多个数据组等于所述非易失性存储器单元的所述行中的两行中的所述非易失性存储器单元的数量。
22.根据权利要求17所述的方法，其中所述非易失性存储器单元被布置成行和列，并且其中所述非易失性存储器单元中的所述至少一些非易失性存储器单元为所述非易失性存储器单元的所述行中的一行。
23.根据权利要求17所述的方法，其中所述非易失性存储器单元被布置成行和列，并且其中所述非易失性存储器单元中的所述至少一些非易失性存储器单元为所述非易失性存储器单元的所述行中的两行。
24.根据权利要求17所述的方法，还包括：
在所述编程操作的所述执行之前，将所述非易失性存储器单元中的所述至少一些非易失性存储器单元中的每个非易失性存储器单元预编程为中间编程值。
CN201880081371.3A 2017-12-20 2018-11-13 用于在闪存存储器中编程期间使浮栅到浮栅耦合效应最小化的系统和方法 Pending CN111492352A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/849,268 US10600484B2 (en) 2017-12-20 2017-12-20 System and method for minimizing floating gate to floating gate coupling effects during programming in flash memory
US15/849,268 2017-12-20
PCT/US2018/060850 WO2019125650A1 (en) 2017-12-20 2018-11-13 System and method for minimizing floating gate to floating gate coupling effects during programming in flash memory

Publications (1)

Publication Number Publication Date
CN111492352A true CN111492352A (zh) 2020-08-04

Family

ID=66816257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880081371.3A Pending CN111492352A (zh) 2017-12-20 2018-11-13 用于在闪存存储器中编程期间使浮栅到浮栅耦合效应最小化的系统和方法

Country Status (7)

Country Link
US (2) US10600484B2 (zh)
EP (1) EP3729276A4 (zh)
JP (1) JP2021508905A (zh)
KR (1) KR102352387B1 (zh)
CN (1) CN111492352A (zh)
TW (1) TWI687928B (zh)
WO (1) WO2019125650A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200015185A (ko) * 2018-08-03 2020-02-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10998325B2 (en) * 2018-12-03 2021-05-04 Silicon Storage Technology, Inc. Memory cell with floating gate, coupling gate and erase gate, and method of making same
CN114335186A (zh) 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619453A (en) * 1995-07-28 1997-04-08 Micron Quantum Devices, Inc. Memory system having programmable flow control register
US20050018482A1 (en) * 2002-09-06 2005-01-27 Raul-Adrian Cemea Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells
CN1836289A (zh) * 2003-08-13 2006-09-20 皇家飞利浦电子股份有限公司 改进的电荷俘获非易失性存储器的擦除和读取方案
CN101233577A (zh) * 2005-08-02 2008-07-30 桑迪士克股份有限公司 对非易失性集成存储器装置中的单元进行编程的系统和方法
US20100157675A1 (en) * 2007-09-19 2010-06-24 Anobit Technologies Ltd Programming orders for reducing distortion in arrays of multi-level analog memory cells
US20120287716A1 (en) * 2011-05-09 2012-11-15 Haibo Li Using Channel-To-Channel Coupling To Compensate Floating Gate-To-Floating Gate Coupling In Programming Of Non-Volatile Memory
US20170125101A1 (en) * 2015-10-28 2017-05-04 SanDisk Technologies, Inc. Program sequencing
US20170178737A1 (en) * 2015-05-29 2017-06-22 Micron Technology, Inc. Programming memory cells to be programmed to different levels to an intermediate level from a lowest level

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
JP3883687B2 (ja) * 1998-02-16 2007-02-21 株式会社ルネサステクノロジ 半導体装置、メモリカード及びデータ処理システム
US6400624B1 (en) * 2001-02-26 2002-06-04 Advanced Micro Devices, Inc. Configure registers and loads to tailor a multi-level cell flash design
US7046549B2 (en) * 2003-12-31 2006-05-16 Solid State System Co., Ltd. Nonvolatile memory structure
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US7120051B2 (en) 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data
CN102063931B (zh) 2006-03-31 2014-07-30 莫塞德技术公司 闪烁存储器系统控制方案
KR100763353B1 (ko) 2006-04-26 2007-10-04 삼성전자주식회사 인접하는 메모리셀과의 커플링 노이즈를 저감시키는불휘발성 반도체 메모리 장치
KR100816121B1 (ko) * 2006-12-28 2008-03-21 주식회사 하이닉스반도체 불휘발성 메모리장치의 멀티비트 프로그램 방법
JP4435200B2 (ja) * 2007-04-03 2010-03-17 株式会社東芝 半導体記憶装置のデータ書き込み方法
US7898863B2 (en) * 2007-08-01 2011-03-01 Micron Technology, Inc. Method, apparatus, and system for improved read operation in memory
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8300478B2 (en) * 2007-09-19 2012-10-30 Apple Inc. Reducing distortion using joint storage
KR101438666B1 (ko) * 2008-03-25 2014-11-03 삼성전자주식회사 전하의 측면 이동을 줄일 수 있는 메모리 장치의 작동 방법
US8539311B2 (en) * 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
EP2418584A1 (en) 2010-08-13 2012-02-15 Thomson Licensing Method and apparatus for storing at least two data streams into an array of memories, or for reading at least two data streams from an array of memories
KR101775660B1 (ko) 2011-09-29 2017-09-07 삼성전자주식회사 워드 라인 전압의 변화없이 상이한 문턱 전압들을 갖는 메모리 셀들을 읽는 방법 및 그것을 이용한 불 휘발성 메모리 장치
KR102106866B1 (ko) 2013-01-29 2020-05-06 삼성전자주식회사 멀티레벨 불휘발성 메모리 장치 및 프로그램 방법
KR102234592B1 (ko) * 2014-07-29 2021-04-05 삼성전자주식회사 불휘발성 메모리, 데이터 저장 장치, 및 데이터 저장 장치의 동작 방법
US10134475B2 (en) * 2015-03-31 2018-11-20 Silicon Storage Technology, Inc. Method and apparatus for inhibiting the programming of unselected bitlines in a flash memory system

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619453A (en) * 1995-07-28 1997-04-08 Micron Quantum Devices, Inc. Memory system having programmable flow control register
US20050018482A1 (en) * 2002-09-06 2005-01-27 Raul-Adrian Cemea Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells
CN1836289A (zh) * 2003-08-13 2006-09-20 皇家飞利浦电子股份有限公司 改进的电荷俘获非易失性存储器的擦除和读取方案
CN101233577A (zh) * 2005-08-02 2008-07-30 桑迪士克股份有限公司 对非易失性集成存储器装置中的单元进行编程的系统和方法
US20100157675A1 (en) * 2007-09-19 2010-06-24 Anobit Technologies Ltd Programming orders for reducing distortion in arrays of multi-level analog memory cells
US20120287716A1 (en) * 2011-05-09 2012-11-15 Haibo Li Using Channel-To-Channel Coupling To Compensate Floating Gate-To-Floating Gate Coupling In Programming Of Non-Volatile Memory
US20170178737A1 (en) * 2015-05-29 2017-06-22 Micron Technology, Inc. Programming memory cells to be programmed to different levels to an intermediate level from a lowest level
US20170125101A1 (en) * 2015-10-28 2017-05-04 SanDisk Technologies, Inc. Program sequencing

Also Published As

Publication number Publication date
EP3729276A4 (en) 2021-08-25
US20200176060A1 (en) 2020-06-04
TWI687928B (zh) 2020-03-11
US20190189214A1 (en) 2019-06-20
TW201939505A (zh) 2019-10-01
US10600484B2 (en) 2020-03-24
KR102352387B1 (ko) 2022-01-17
WO2019125650A1 (en) 2019-06-27
EP3729276A1 (en) 2020-10-28
JP2021508905A (ja) 2021-03-11
KR20200077566A (ko) 2020-06-30
US10699787B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
KR20190003781A (ko) 개별 메모리 셀 판독, 프로그래밍 및 소거를 갖는 플래시 메모리 어레이
WO2017200850A1 (en) Array of three-gate flash memory cells with individual memory cell read, program and erase
US10699787B2 (en) System and method for minimizing floating gate to floating gate coupling effects during programming in flash memory
EP3704700B1 (en) System and method for storing multibit data in non-volatile memory
US20090016107A1 (en) Methods of operating nonvolatile memory devices
CN112639977B (zh) 具有电容耦合到浮栅的栅极的存储器单元的编程
EP4026129B1 (en) Method of improving read current stability in analog non-volatile memory by screening memory cells
CN107863124B (zh) 半导体存储器设备及其制造方法
US7692962B2 (en) Reduced state quadbit
JP7349564B2 (ja) 記憶されたインデックス情報を有する不揮発性メモリデバイス
EP3459114A1 (en) Array of three-gate flash memory cells with individual memory cell read, program and erase

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination