CN103489480A - 非易失性存储器件以及控制该非易失性存储器件的方法 - Google Patents

Abstract

本发明提供一种非易失性存储器件以及控制该非易失性存储器件的方法。该非易失性存储器件包括：页面缓冲器，其构造成存储编程位；增量阶跃脉冲编程（ISPP）控制单元，其构造成对存储在页面缓冲器中的编程位进行计数，并且基于编程位的变化来有差异地控制ISPP水平；以及ISPP驱动单元，其构造成响应ISPP控制单元的输出信号来驱动ISPP电压。

Description

非易失性存储器件以及控制该非易失性存储器件的方法

技术领域

本发明整体涉及非易失性存储器件以及用于控制该非易失性存储器件的方法，更具体地说，本发明涉及用于控制闪速存储器件中的增量阶跃脉冲编程（ISPP）操作的技术。

背景技术

半导体存储器件是构造成用于存储数据并在需要时读取所存储的数据的存储器件。一般地，半导体存储器件可以包括易失性存储器件和非易失性存储器件。

易失性存储器件在无电能供应时丢失所存储的数据。在这种易失性存储器件中，数据读取和写入速度快，但当该易失性存储器件不通电时，所存储的数据被擦除。

非易失性存储器件即使在不通电时仍然保留所存储的数据。因此，非易失性存储器件无论是否被供应电能都保存数据。

非易失性存储器件的实例可以包括：掩模型只读存储（MROM）器件、可编程只读存储（PROM）器件、可擦除可编程只读存储（EPROM）器件、电可擦除可编程只读存储（EEPROM）器件、以及闪速存储器件。

在MROM器件、PROM器件和EPROM器件中，擦除操作和写入操作不灵活，而且普通用户难以改变所存储的内容。另一方面，在EEPROM器件中可以电学地执行擦除操作和写入操作。因此，已经将EEPROM器件应用于需要不断更新的系统编程或者广泛地用作辅助存储器件。

由于闪速存储器件的集成度比常规EEPROM器件的集成度高，所以闪速存储器件在高容量的辅助存储器件的应用方面尤其有优势。在这些闪速存储器件中，NAND型闪速存储器件具有很高的集成度。

在闪速存储器件中，电学地执行数据写入操作和擦除操作。闪速存储器件的存储单元（cell）阵列包括多个模块（block，或称“块”），每个模块均包括多个页面，每个页面均包括多个存储单元。模块是用于擦除存储在存储单元阵列中的数据的最小单位。

在编程或擦除操作中，闪速存储器件利用隧道效应允许载流子穿过高能势垒，并且利用热载流子效应允许具有高动能的热载流子穿过绝缘材料。

这种编程或擦除操作是这样的因素：其限制要被记录到闪速存储单元中的数据量并导致闪速存储单元在数据写入操作中作出误操作。

另外，由于在需要高集成度的闪速存储器件的制造工艺中存在多种限制，使得闪速存储单元中可能产生缺陷。

在NAND型闪速存储器件中，当将数据写入存储单元中时，相邻存储单元的误操作或写入效果可能会改变存储单元的预先存储的裕量值水平。如果预先存储的裕量值水平被改变，则有可能降低数据的精确度。

此外，当执行编程操作时，即使在一个芯片中，对于每个页面而言模块中的编程处理速度也可能变化。在另一个芯片中，这种编程处理速度可能基于器件的制造工艺和特性而变化。

发明内容

本发明涉及如下技术：基于页面缓冲器中的编程位的计数值，提取具有最佳操作条件的增量阶跃脉冲编程（ISPP）水平以执行编程操作，从而获得单元阈值电压的最佳分布特性。

根据本发明的实施例，一种非易失性存储器件包括：页面缓冲器，其构造成在编程模式中存储编程位；增量阶跃脉冲编程（ISPP）控制单元，其构造成对存储在所述页面缓冲器中的编程位进行计数，并且响应所述编程位的计数数目来控制ISPP水平；以及ISPP驱动单元，其构造成响应由所述ISPP控制单元控制的ISPP水平来驱动ISPP电压，其中，所述ISPP电压的电平变化，以执行ISPP操作的各步骤。

所述ISPP控制单元包括：计数单元，其构造成对存储在所述页面缓冲器中的编程位进行计数；基准寄存单元，其构造成对在所述编程模式中最初存储在所述页面缓冲器中的初始编程位的计数数目进行存储；编程位寄存单元，其构造成对存储在所述页面缓冲器中的编程位的变化的计数数目进行存储，在执行所述ISPP操作的各步骤时存储在所述页面缓冲器中的编程位的数目变化；以及ISPP水平操作单元，其构造成响应所述基准寄存单元的输出信号和所述编程位寄存单元的输出信号来控制所述ISPP水平。

在所述编程模式中，所述初始编程位从数据控制单元加载到所述页面缓冲器中。

在执行所述ISPP操作的各步骤之后在所述页面缓冲器中剩余的所述编程位的变化的计数数目是数据“0”的数目。

所述编程位是数据“0”。

当所述编程位的变化的计数数目是零时，所述ISPP控制单元的操作终止。

当所述编程位的变化的计数数目不是零时，所述ISPP控制单元增加ISPP步数，以执行所述ISPP操作的下一步骤。

所述ISPP控制单元基于所述编程位的计数速度来有差异地控制所述ISPP水平。

与所述ISPP操作的当前步骤相对应的当前的ISPP水平由与所述ISPP操作的前一步骤相对应的前一个ISPP水平和编程位的前一个变化的计数数目之间的函数关系来确定。

所述ISPP水平根据下式来确定：ISPPn水平=f{PBC(n-1)}×ISPP(n-1)水平+ISPP(n-1)水平，其中，所述ISPPn水平表示第n个ISPP水平，所述ISPP(n-1)水平表示第(n-1)个ISPP水平，所述PBC(n-1)表示与所述ISPP操作的第(n-1)个步骤相对应的编程位的变化的计数数目，n为正整数。

根据本发明的实施例，一种用于控制非易失性存储器件的方法包括：对在编程模式中存储在页面缓冲器中的初始编程位进行计数，并且将所述初始编程位的计数数目存储在基准寄存单元中；响应所述寄存单元的输出信号来执行ISPP操作的第一步骤；对存储在所述页面缓冲器中的编程位的变化的数目进行计数，并且将编程位的变化的计数数目存储在编程位寄存单元中，存储在所述页面缓冲器中的编程位的数目在执行所述ISPP操作的第一步骤之后是变化的；响应所述基准寄存单元的输出信号和所述编程位寄存单元的输出信号来调节ISPP水平；以及响应所述ISPP水平来驱动ISPP电压，以执行所述ISPP操作的当前步骤。

所述方法还包括：在所述编程模式中，将所述初始编程位从数据控制单元加载到所述页面缓冲器中。

存储所述变化的计数数目的步骤包括：计数并存储在执行所述ISPP操作的第一步骤之后剩余的数据“0”的数目。

所述编程位是数据“0”。

所述方法还包括：判断所述编程位的变化的计数数目是不是零；以及如果所述编程位的变化的计数数目是零，则终止所述编程模式。

所述方法还包括：如果所述编程位的变化的计数数目不是零，则增加ISPP步数，以执行所述ISPP操作的下一步骤。

所述ISPP步骤基于所述编程位的计数值而增加。

基于所述编程位的变化的计数数目的计数速度来有差异地控制所述ISPP水平。

利用与所述ISPP操作的前一步骤相对应的前一个ISPP水平和编程位的前一个变化的计数数目之间的函数关系确定与所述ISPP操作的当前步骤相对应的当前的ISPP水平。

根据下式确定所述ISPP水平：ISPPn水平=f{PBC(n-1)}×ISPP(n-1)水平+ISPP(n-1)水平，其中，所述ISPPn水平表示第n个ISPP水平，所述ISPP(n-1)水平表示第(n-1)个ISPP水平，所述PBC(n-1)表示与所述ISPP操作的第(n-1)个步骤相对应的编程位的变化的计数数目，n为正整数。

附图说明

图1示出根据本发明实施例的非易失性存储器件的示意图。

图2示出图1的主单元阵列中的单元串（cell string）的电路图。

图3示出锁存在图1的页面缓冲器中的编程数据中的相位变化的示意图。

图4示出基于ISPP数的计数单元的斜率变化特性。

图5示出用于控制根据本发明实施例的非易失性存储器件的方法。

图6示出响应根据本发明实施例的计数单元的输出信号而施加的ISPP水平斜率的特性。

具体实施方式

下面，参考附图详细描述本发明的示例性实施例。

图1示出根据本发明实施例的非易失性存储器件的示意图。

参考图1，非易失性存储器件包括：主单元阵列100、备份单元阵列110、行译码器120、页面缓冲器130、数据控制单元140、输入/输出（I/O）垫150、增量阶跃脉冲编程（incremental step pulse program，ISPP）控制单元160、ISPP驱动单元170。

ISPP控制单元160包括：计数单元161、基准寄存单元162、编程位寄存单元163、以及ISPP水平操作单元164。

主单元阵列100包括连接至位线和字线的多个存储模块。每个存储模块包括多个单元串。

位于主单元阵列100的扩展单元阵列区中的备份单元阵列110存储备份单元信息。

行译码器120连接至存储模块，且响应地址来激活所选择的存储模块的目标字线。

当模块选择开关激活所选择的存储模块时，所选择的存储模块中所包括的字线连接至被供应操作电压的全局（global）字线。操作电压由ISPP驱动单元170供应。

与主单元阵列100的位线相连的页面缓冲器130基于操作模式而用作写入驱动器或读出放大器。

另外，页面缓冲器130控制主单元阵列100和备份单元阵列110的读出操作和编程操作。例如，页面缓冲器130在读取模式中用作读出放大器，而在编程模式中用作写入驱动器。

数据控制单元140响应I/O控制信号来控制数据输入和数据输出。数据控制单元140经由I/O垫150与外部器件或外部系统交换I/O数据。

数据控制单元140经由I/O垫150将主单元阵列100的数据发送至外部系统。数据控制单元140还把经由I/O垫150从外部系统接收的数据发送至页面缓冲器130。经由I/O垫150和数据控制单元140输入的编程数据存储在页面缓冲器130的编程数据锁存器中。

ISPP控制单元160对存储在主单元阵列100中的编程位进行计数，并且输出ISPP水平。

ISPP驱动单元170响应ISPP控制单元160的ISPP水平而驱动ISPP电压，并且将ISPP电压输出至行译码器120。

近来，为了提高半导体存储器件的集成度，已经开发出多层单元（multi-level cell），多层单元可以存储由多个阈值电压电平确定的多位数据。对比于多层单元，单层单元可以存储由单个阈值电压电平确定的一位数据。

随着多层单元所能具有的阈值电压电平数量增加，存储单元的数据存储量也增加。当将多个存储单元编程成以特定阈值电压电平为目标的状态时，存储单元的阈值电压可以分布为具有多个电平。

此外，随着相邻的阈值电压之间的间隔变窄，也使半导体存储器件中的存储单元的阈值电压的分布宽度变窄，以便提高数据的可靠性。为此，已广泛地采用增量阶跃脉冲编程（ISPP）法。

根据ISPP法，编程电压的电平从预先设定的起始电压电平开始以阶跃电压电平单位逐渐增大。在执行各编程操作之后，执行编程验证操作，以将已编程的存储单元从后续编程操作中排除。也就是说，在施加编程电压之后，依次向存储单元施加用于编程验证操作的验证电压。

在本发明的实施例中，为了控制ISPP操作，计数单元161对存储在页面缓冲器130的编程数据锁存器中的编程位进行计数。在本发明的实施例中，把在编程操作期间要计数的编程位定义为数据“0”。

基准寄存单元162对在执行ISPP操作之前存储在页面缓冲器130的编程数据锁存器中的初始编程位的数目进行存储。

编程位寄存单元163存储编程位的变化的数目，编程位的数目在执行ISPP操作的各步骤时变化。

ISPP水平操作单元164将基准寄存单元162的输出信号与编程位寄存单元163的输出信号进行比较，以便输出最佳ISPP水平。

ISPP驱动单元170响应从ISPP水平操作单元164输出的最佳ISPP水平来控制ISPP电压的电平，并且将ISPP电压供应至行译码器120。ISPP驱动单元170可以响应从ISPP水平操作单元164输出的ISPP水平在编程模式中改变行译码器120的驱动电压。

例如，ISPP驱动单元170基于在编程操作期间由ISPP水平操作单元164改变的电压电平来改变字线的驱动电压或验证电压，并且将改变后的电压供应至行译码器120。

图2示出图1的主单元阵列100中的单元串的电路图。

在主单元阵列100中，多个单元C 1至C3串接而构成单元串。每个单元C1至C3均具有连接至各自字线WL的控制栅极。

第一开关元件SW1具有：一个端子，其连接至多个单元C1至C3中的第一单元C1的一个端子；以及另一个端子，其连接至位线BL。第一开关元件SW1的栅极连接至数据选择线DSL。

第二开关元件SW2具有：一个端子，其连接至多个单元C1至C3中的最末单元C3的一个端子；以及另一个端子，其连接至源极线SL。第二开关元件SW2的栅极连接至源极选择线SSL。

图3示出锁存在图1的页面缓冲器130中的编程数据中的相位变化的示意图。

当对某个单元模块执行擦除操作时，单元模块中的全部单元都进入擦除相位，例如数据“1”。然后，执行编程操作，以将数据“0”写入单元模块中。

为了执行编程操作，把待编程的数据从页面缓冲器130的编程数据锁存器输入到单元模块中。

例如，在图3中，步骤（a）表示在页面缓冲器130的编程数据锁存器中对数据“0”进行编程时的一种数据模式。

步骤（b）表示如下状态：基于执行ISPP操作的第一步骤ISPP 1之后的编程验证结果，将数据“1”存储在页面缓冲器130的编程数据锁存器中。

在步骤（b）中，示出如下状态：在施加第一个ISPP电压之后，一部分编程数据锁存器从数据“0”状态变为数据“1”状态。这意味着，在已变为数据“1”状态的单元上完成了编程操作。

步骤（c）表示如下状态：基于执行ISPP操作的第二步骤ISPP2之后的编程验证结果，将数据“1”存储在页面缓冲器130的编程数据锁存器中。

在步骤（c）中，示出如下状态：在施加第二个ISPP电压之后，另外一部分编程数据锁存器从数据“0”状态变为数据“1”状态。这意味着，在另外地变为数据“1”状态的单元上完成了编程操作。

步骤（n）表示如下状态：基于执行ISPP操作的第n步骤ISPPn之后的编程验证结果，将数据“1”存储在页面缓冲器130的全部编程数据锁存器中。

在步骤（n）中，示出如下状态：在施加第n个ISPP电压之后，全部编程数据锁存器均从数据“0”状态变为数据“1”状态。这意味着，在全部单元上完成了编程操作。

图4示出基于ISPP步数的计数单元161的斜率变化特性。

当执行编程操作时，即使在一个芯片中，对于各个页面而言模块中的编程处理速度仍有可能变化。在另一个芯片中，这种编程处理速度可能根据器件的制造工艺和特性而变化。

结果，在本发明的实施例中，把待编程的数据“0”定义为编程位，并且计数单元161对页面缓冲器130中的编程位进行计数。

因此，如果以相同的ISPP电压斜率执行编程操作，则页面缓冲器130中的编程位的计数数目在与各ISPP操作相对应的各个页面中变化。

参考图4，Y轴表示数据“0”的编程位的计数数目，X轴表示ISPP操作的步骤的数目，即ISPP数。

在随机页面1的情况下，由于编程位的计数数目以高速变化，所以将页面1定义为高速编程位计数（PBC）斜率1。在随机页面2的情况下，由于编程位的计数数目以中速变化，所以将页面2定义为中速PBC斜率2。另外，在随机页面n的情况下，由于编程位的计数数目以低速变化，所以将页面n定义为低速PBC斜率n。

图5示出用于控制根据本发明实施例的非易失性存储器件的方法。下面参考图1和图3描述该方法。

如果在步骤S 1中启动编程模式，则在步骤S2中通过数据控制单元140将编程数据加载到页面缓冲器130的编程数据锁存器中。

在步骤S3中，计数单元161对存储在页面缓冲器130的编程数据锁存器中的数据“0”的初始编程位进行计数。也就是说，计数单元161对编程模式开始之后首先输入到页面缓冲器130中的数据“0”的编程位进行计数。

例如，如图3的（a）所示，计数单元161对存储在页面缓冲器130的编程数据锁存器中的数据“0”的数目进行计数。

在步骤S4中，将计数单元161的第一次计数结果存储在基准寄存单元162中。

ISPP水平操作单元164响应基准寄存单元162的输出信号来控制ISPP操作水平，以将水平操作结果输出至ISPP驱动单元170。在步骤S5中，通过控制ISPP驱动单元170来执行ISPP操作的第一步骤。

在步骤S6中，计数单元161对在ISPP操作的第一步骤之后剩余的数据“0”位进行计数。例如，如图3的（b）所示，计数单元161对页面缓冲器130的编程数据锁存器中剩余的数据“0”的数目进行计数。与图3的（a）中的数据“0”的数目相比，图3的（b）所示的ISPP操作的第一步骤之后剩余的数据“0”的数目减少。

在步骤S7中，将步骤S6的计数结果存储在编程位寄存单元163中。

在步骤S8中，ISPP水平操作单元164将基准寄存单元162的输出信号与编程位寄存单元163的输出信号进行比较，以便提取下一个ISPP水平。

然后，ISPP驱动单元170响应下一个ISPP水平进行操作。在步骤S9中，基于ISPP驱动单元170的控制来执行ISPP操作的下一步骤，即第二步骤。

在步骤S10中，计数单元161继续对在ISPP操作的第二步骤之后剩余的数据“0”位进行计数。例如，如图3的（c）至（n）所示，对存储在页面缓冲器130的编程数据锁存器中的数据“0”进行计数。把从计数单元161输出的计数结果存储在编程位寄存单元163中。

然后，在步骤S11中，判断计数单元161的计数结果是不是零。如果计数单元161的计数结果是零，则在执行ISPP操作的第n步骤之后剩余的数据“0”的数目是零，如图3的（n）所示。

如果计数单元161的计数结果是零，则计数单元161不再执行计数操作，从而在步骤S12中结束编程操作。也就是说，当计数单元161的计数结果是零时，意味着不再存在待编程的单元，从而终止编程操作。

另一方面，当计数单元161的计数结果不是零时，在步骤S13中增加ISPP步数。也就是说，当计数单元161的计数结果不是零时，意味着还存在待编程的单元。结果，ISPP驱动单元170基于由ISPP水平操作单元164确定的ISPP水平，调节ISPP电压电平，以执行ISPP操作。

图6示出响应计数单元161的输出信号而施加的ISPP水平斜率的特性。

ISPP水平操作单元164可以执行ISPP水平的斜率控制。

如上所述，当执行编程操作时，即使在一个芯片中，对于各个页面而言模块中的编程处理速度仍有可能变化。在另一个芯片中，这种编程处理速度可能根据器件的制造工艺和特性而变化。

编程处理速度由下面的等式定义。

ISPPn水平=f{PBC(n-1)}×ISPP(n-1)水平+ISPP(n-1)水平，其中，PBC表示编程位的计数数目，n为正整数。

如上面的等式所示，第n个ISPP（ISPPn）水平可以由第(n-1)个ISPP水平（即，ISPP(n-1)水平）与第(n-1)个PBC值（即，PBC(n-1)）之间的函数关系来表示。

也就是说，当前步骤的ISPP水平可以由ISPP(n-1)水平（为前一步骤的ISPP水平）及其相关的第(n-1)个PBC值来确定。

这样，在以高速执行编程操作的单元中，编程位的计数数目高速地变化。结果，为了稳定单元阈值电压（Vt）的分布，对于各编程步骤，将ISPP水平控制为较小，如图6的（A）所示。

另一方面，在以低速执行编程操作的单元中，编程位的计数数目低速地变化。结果，为了稳定单元阈值电压（Vt）的分布，对于各编程步骤，将ISPP水平控制为较大，如图6的（C）所示。

另外，在以中速执行编程操作的单元中，编程位的计数数目中速地变化。结果，为了稳定单元阈值电压（Vt）的分布，对于各编程步骤，将ISPP水平控制为中等水平，如图6的（B）所示。

因此，根据本发明实施例的非易失性存储器件具有如下优点：可以基于页面缓冲器中的编程位的计数数目提取具有最佳操作条件的增量阶跃脉冲编程（ISPP）水平来执行编程操作，从而获得单元阈值电压的最佳分布特性。

尽管以上描述了根据本发明的一些示例性实施例，但应该理解的是，本领域的技术人员所能设计出的各种其它变型和实施例将落入本发明的本质的精神和范围之内。具体地说，可以对落入说明书、附图以及所附权利要求书的范围之内的零部件和/或布置进行各种变型和修改。除了零部件和/或布置的变型和修改，替代使用对于本领域的技术人员而言也是显而易见的。

本申请要求2012年6月8日提交的韩国专利申请No.10-2012-0061787的优先权，上述韩国专利申请的全部内容以引用的方式并入本文。

Claims (20)

1.一种非易失性存储器件，包括：

页面缓冲器，其构造成在编程模式中存储编程位；

ISPP控制单元，其构造成对存储在所述页面缓冲器中的编程位进行计数，并且响应所述编程位的计数数目来控制ISPP水平；以及

ISPP驱动单元，其构造成响应由所述ISPP控制单元控制的所述ISPP水平来驱动ISPP电压，其中，所述ISPP电压的电平变化，以执行ISPP操作的各步骤。

2.根据权利要求1所述的非易失性存储器件，其中，

所述ISPP控制单元包括：

计数单元，其构造成对存储在所述页面缓冲器中的编程位进行计数；

基准寄存单元，其构造成对在所述编程模式中最初存储在所述页面缓冲器中的初始编程位的计数数目进行存储；

编程位寄存单元，其构造成对存储在所述页面缓冲器中的编程位的变化的计数数目进行存储，在执行所述ISPP操作的各步骤时存储在所述页面缓冲器中的编程位的数目变化；以及

ISPP水平操作单元，其构造成响应所述基准寄存单元的输出信号和所述编程位寄存单元的输出信号来控制所述ISPP水平。

3.根据权利要求2所述的非易失性存储器件，其中，

在所述编程模式中，所述初始编程位从数据控制单元加载到所述页面缓冲器中。

4.根据权利要求2所述的非易失性存储器件，其中，

在执行所述ISPP操作的各步骤之后在所述页面缓冲器中剩余的所述编程位的变化的计数数目是数据“0”的数目。

5.根据权利要求2所述的非易失性存储器件，其中，

所述编程位是数据“0”。

6.根据权利要求2所述的非易失性存储器件，其中，

当所述编程位的变化的计数数目是零时，所述ISPP控制单元的操作终止。

7.根据权利要求2所述的非易失性存储器件，其中，

当所述编程位的变化的计数数目不是零时，所述ISPP控制单元增加ISPP步数，以执行所述ISPP操作的下一步骤。

8.根据权利要求1所述的非易失性存储器件，其中，

所述ISPP控制单元基于所述编程位的计数速度来有差异地控制所述ISPP水平。

9.根据权利要求2所述的非易失性存储器件，其中，

与所述ISPP操作的当前步骤相对应的当前的ISPP水平由与所述ISPP操作的前一步骤相对应的前一个ISPP水平和编程位的前一个变化的计数数目之间的函数关系来确定。

10.根据权利要求9所述的非易失性存储器件，其中，

所述ISPP水平根据下式来确定：

ISPPn水平=f{PBC(n-1)}×ISPP(n-1)水平+ISPP(n-1)水平，

所述ISPPn水平表示第n个ISPP水平，所述ISPP(n-1)水平表示第(n-1)个ISPP水平，所述PBC(n-1)表示与所述ISPP操作的第(n-1)个步骤相对应的编程位的变化的计数数目，n为正整数。

11.一种用于控制非易失性存储器件的方法，所述方法包括：

对在编程模式中存储在页面缓冲器中的初始编程位进行计数，并且将所述初始编程位的计数数目存储在基准寄存单元中；

响应所述基准寄存单元的输出信号来执行ISPP操作的第一步骤；

对存储在所述页面缓冲器中的编程位的变化的数目进行计数，并且将编程位的变化的计数数目存储在编程位寄存单元中，存储在所述页面缓冲器中的编程位的数目在执行所述ISPP操作的第一步骤之后是变化的；

响应所述基准寄存单元的输出信号和所述编程位寄存单元的输出信号来调节ISPP水平；以及

响应所述ISPP水平来驱动ISPP电压，以执行所述ISPP操作的当前步骤。

12.根据权利要求11所述的方法，还包括：

在所述编程模式中，将所述初始编程位从数据控制单元加载到所述页面缓冲器中。

13.根据权利要求11所述的方法，其中，

存储所述变化的计数数目的步骤包括：计数并存储在执行所述ISPP操作的第一步骤之后剩余的数据“0”的数目。

14.根据权利要求11所述的方法，其中，

所述编程位是数据“0”。

15.根据权利要求11所述的方法，还包括：

判断所述编程位的变化的计数数目是不是零；以及

如果所述编程位的变化的计数数目是零，则终止所述编程模式。

16.根据权利要求15所述的方法，还包括：

如果所述编程位的变化的计数数目不是零，则增加ISPP步数，以执行所述ISPP操作的下一步骤。

17.根据权利要求15所述的方法，其中，

基于所述编程位的计数值增加所述ISPP步骤。

18.根据权利要求11所述的方法，其中，

基于所述编程位的变化的计数数目的计数速度来有差异地控制所述ISPP水平。

19.根据权利要求11所述的方法，其中，

利用与所述ISPP操作的前一步骤相对应的前一个ISPP水平和编程位的前一个变化的计数数目之间的函数关系确定与所述ISPP操作的当前步骤相对应的当前的ISPP水平。

20.根据权利要求19所述的方法，其中，

根据下式确定所述ISPP水平：

ISPPn水平=f{PBC(n-1)}×ISPP(n-1)水平+ISPP(n-1)水平，

所述ISPPn水平表示第n个ISPP水平，所述ISPP(n-1)水平表示第(n-1)个ISPP水平，所述PBC(n-1)表示与所述ISPP操作的第(n-1)个步骤相对应的编程位的变化的计数数目，n为正整数。

Images