CN110211620A - 具有改进的编程性能的存储器设备及其操作方法 - Google Patents

具有改进的编程性能的存储器设备及其操作方法 Download PDF

Info

Publication number
CN110211620A
CN110211620A CN201910057391.3A CN201910057391A CN110211620A CN 110211620 A CN110211620 A CN 110211620A CN 201910057391 A CN201910057391 A CN 201910057391A CN 110211620 A CN110211620 A CN 110211620A
Authority
CN
China
Prior art keywords
wordline
memory cell
voltage
precharge
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910057391.3A
Other languages
English (en)
Inventor
曹诚敏
李康斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110211620A publication Critical patent/CN110211620A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Debugging And Monitoring (AREA)

Abstract

公开了操作存储器设备的方法，包括：对连接至多条字线中的第一字线的存储器单元执行第一编程操作；对连接至多条字线中的第二字线的存储器单元执行第一编程操作；将第一电平的导通电压施加到第一字线和第二字线；将低于第一电平的电平的电压施加到多条字线中的第三字线；对多个单元串中的部分单元串执行预充电操作；以及对连接至第一字线的存储器单元执行第二编程操作。

Description

具有改进的编程性能的存储器设备及其操作方法
相关申请的交叉引用
本申请要求于2018年2月28日在韩国知识产权局提交的韩国专利申请第10-2018-0024728号的优先权，其公开内容通过引用整体结合于此。
技术领域
本发明构思的示例性实施例涉及存储器设备，更具体地，涉及具有改进的编程性能的存储器设备。
背景技术
非易失性存储器设备是一种半导体存储器设备，其包括以非易失方式存储数据的多个存储器单元。闪存存储器系统是一种广泛用于通用串行总线(USB)驱动器、数码相机、移动电话、智能电话、平板计算机(PC)、存储卡、固态驱动器(SSD)等的非易失性存储器设备。
发明内容
根据本发明构思的示例性实施例，在一种操作存储器设备的方法中，存储器设备包括存储器单元阵列，存储器单元阵列包括包含多个存储器单元的多个单元串、连接至多个存储器单元的多条字线、以及连接至多个单元串的一侧的多条位线，该方法包括：对连接至多条字线中的第一字线的存储器单元执行第一编程操作；对连接至多条字线中的第二字线的存储器单元执行第一编程操作；将第一电平的导通电压施加到第一字线和第二字线；将低于第一电平的电平的电压施加到多条字线中的第三字线；对多个单元串中的部分单元串执行预充电操作；以及对连接至第一字线的存储器单元执行第二编程操作。
根据本发明构思的示例性实施例，在一种操作存储器设备的方法中，存储器设备包括存储器单元阵列，存储器单元阵列包括包含多个存储器单元的多个单元串、以及连接至多个存储器单元的多条字线，该方法包括：将第一电压施加到多条字线中的第一字线和与第一字线相邻的第二字线，并对多个单元串中的一个或多个非选择单元串执行预充电；对连接至第一字线和第二字线的存储器单元执行第一编程操作；将具有与第一电压不同的电平的第二电压施加到第一字线和第二字线；以及对一个或多个非选择单元串执行预充电。
根据本发明构思的示例性实施例，一种存储器设备包括存储器单元阵列、控制逻辑和行解码器。存储器单元阵列包括包含多个存储器单元的多个单元串、连接至多个存储器单元的多条字线、以及连接至多个单元串的一侧的多条位线。控制逻辑包括预充电控制电路，用于控制对多个单元串中的部分单元串的预充电，并控制对多个存储器单元的多个数据编程步骤。行解码器响应于控制逻辑的控制而激活多条字线中的至少一些字线。预充电控制电路控制行解码器，使得在对部分单元串的预充电期间，导通电压被施加到多条字线中的选择字线和与选择字线相邻的字线，并且低于导通电压的电平的电压被施加到另一字线。
附图说明
通过参考附图详细描述本发明构思的示例性实施例，将更清楚地理解本发明构思的上述和其他特征。
图1是示出根据本发明构思的示例性实施例的存储器系统的框图。
图2A至图2C是示出根据本发明构思的示例性实施例的编程操作的视图。
图3是示出根据本发明构思的示例性实施例的编程操作的视图。
图4是根据本发明构思的示例性实施例的存储器设备的框图。
图5是示出根据本发明构思的示例性实施例的图4的存储器块中的第一存储器块的透视图。
图6是示出根据本发明构思的示例性实施例的图4的存储器块中的第一存储器块的等效电路的电路图。
图7示出根据本发明构思的示例性实施例的图5的第一存储器块的横截面的一部分。
图8是示出根据本发明构思的示例性实施例的操作存储器设备的方法的流程图。
图9是示出根据本发明构思的示例性实施例的操作存储器设备的方法的流程图。
图10A和图10B是示出根据本发明构思的示例性实施例的操作存储器设备的方法的定时图。
图11是示出根据本发明构思的示例性实施例的预充电期间的单元串的视图。
图12A和图12B是示出根据本发明构思的示例性实施例的操作存储器设备的方法的定时图。
图13A至图13D是示出根据本发明构思的示例性实施例的操作存储器设备的方法的定时图。
图14是示出根据本发明构思的示例性实施例的存储器设备应用于固态驱动器(SSD)系统的示例的框图。
具体实施方式
本发明构思的示例性实施例提供了具有改进的编程性能的存储器设备及其操作方法、以及在预充电操作期间控制施加到字线的电压的存储器设备及其操作方法。
以下将参考附图更全面地描述本发明构思的示例性实施例。贯穿本申请，相似的附图标记可以指代相似的元件。
图1是示出根据本发明构思的示例性实施例的存储器系统的框图。参考图1，存储器系统1可以包括存储器控制器10和存储器设备100。存储器控制器10可以包括缓冲器存储器12。存储器设备100可以包括存储器单元阵列110、行解码器140和预充电控制电路132。
在本发明构思的示例性实施例中，存储器系统1可以由安装在电子设备中的内部存储器实现，例如，嵌入式通用闪存(UFS)存储器设备、嵌入式多媒体卡(eMMC)、或固态驱动器(SSD)。在本发明构思的示例性实施例中，存储器系统1可以由可拆卸地附接到电子设备的外部存储器实现，例如，UFS存储卡、紧凑型闪存(CF)卡、安全数字(SD)卡、微型安全数字(micro-SD)卡、迷你型安全数字(mini-SD)卡、极限数字(xD)卡或记忆棒。
存储器控制器10可以控制存储器设备100以响应于来自主机HOST的记录/读取请求来读取存储在存储器设备100中的数据或者在存储器设备100中编程数据。详细地，存储器控制器10可以通过向存储器设备100提供地址信号ADDR、命令信号CMD和控制信号CTRL来控制对存储器设备100的编程、读取和擦除操作。此外，可以在存储器控制器10与存储器设备100之间发送和接收将要编码的数据DATA和读取的数据DATA。
在存储器控制器10中提供的缓冲器存储器12可以临时存储从主机HOST发送的数据和从存储器设备100读取的数据DATA。例如，从主机HOST发送的数据是要编程在存储器单元阵列110中的数据DATA，并且可以通过多个数据编程步骤被写入存储器单元阵列110中。
在本发明构思的示例性实施例中，基于存储在缓冲器存储器12中的第一数据项，可以执行对连接至存储器单元阵列110的第一字线的存储器单元的第一编程操作。然后，基于存储在缓冲器存储器12中的第二数据项，执行对连接至存储器单元阵列110的第二字线的存储器单元的第一编程操作。然后，可以基于第一数据项执行对连接至第一字线的存储器单元的第二编程操作。
例如，第一编程操作可以是预编程操作，并且第二编程操作可以是第一编程操作的重编程(reprogram)操作。作为另一示例，第一和第二编程操作可以是阴影(shadow)编程操作，这将在下面详细描述。
例如，存储器设备100可以由单个存储器芯片形成。作为另一示例，存储器设备100可以由多个存储器芯片形成。一个存储器芯片可以由单个裸片(die)或多个裸片形成。一个裸片可以由单个平面(plane)或多个平面形成。一个平面包括多个存储器块(block)。每个存储器块包括多个页面。多个页面中的每一个可以包括多个扇区。
存储器单元阵列110可以包括多个存储器单元，例如，闪存存储器单元。存储器单元阵列110可以包括分别连接至多条串选择线和多条位线相交的点的多个单元串(或NAND串)。每个单元串可以包括多个存储器单元。例如，单元串可以被实现为在垂直方向上从半导体衬底延伸。因此，每个单元串可以包括基于半导体衬底定位成垂直的多个存储器单元。包括在单元串中的存储器单元可以连接至多条字线。
在本发明构思的示例性实施例中，在对存储器单元的编程操作之前，可以执行对多个单元串中的部分单元串的预充电操作。例如，预充电控制电路132可以控制行解码器140，使得在对存储器单元的编程操作之前对非选择单元串执行预充电操作。
在预充电操作期间，可以将预充电电压施加到非选择单元串。例如，可以通过位线将预充电电压施加到非选择单元串。作为另一示例，可以通过公共源极线将预充电电压施加到非选择单元串。作为另一示例，可以通过两条线(例如，位线和公共源极线)将预充电电压施加到非选择单元串。
在本发明构思的示例性实施例中，在对一些单元串的预充电操作期间，特别地，可以将导通(turn-on)电压施加到特定字线和与特定字线相邻的字线。导通电压可以是具有不小于连接至特定字线和与特定字线相邻的字线的存储器单元的阈值电压的电平的电压。例如，预充电控制电路132可以控制行解码器140，使得在对部分单元串的预充电操作期间，导通电压被施加到特定字线和与特定字线相邻的字线。在本发明构思的示例性实施例中，连接至特定字线和与特定字线相邻的字线的存储器单元的阈值电压可以指代在执行第一编程操作时增加的阈值电压。
例如，在对特定字线执行第一编程操作之后，可以对与特定字线相邻的字线执行第一编程操作。然后，可以对特定字线执行第二编程操作。在本发明构思的示例性实施例中，在对特定字线的第二编程操作之前执行的预充电操作中，可以将导通电压施加到特定字线和与特定字线相邻的字线。
在本发明构思的示例性实施例中，特定字线可以是选择字线。选择字线可以是例如编程电压被施加到的字线。另外，在本发明构思的示例性实施例中，与特定字线相邻的字线可以包括布置在选择字线上(例如，上方)的字线和布置在选择字线上(例如，下方)的字线中的至少一个。
在采用多个编程步骤来写入存储器设备100的数据时，在对非选择单元串执行的预充电操作期间，连接至与选择字线相邻的字线的存储器单元的阈值电压会在执行第一编程操作时增加。根据本发明构思的示例性实施例，在执行第二编程操作之前的非选择单元串的预充电期间，可以将导通电压施加到选择字线和与选择字线相邻的字线。因此，由于预充电电压可以被发送到连接至选择字线的存储器单元的通道(channel)，所以在稍后的编程操作期间，非选择单元串的升压效率(boosting efficiency)可以提高。此外，升压效率提高，使得可以改进编程性能。
图2A至图2C是示出根据本发明构思的示例性实施例的编程操作的视图。详细地，图2A示出用于描述第一和第二编程操作的执行顺序的表。图2B和图2C是示出在第一和第二编程操作中形成的存储器单元的阈值电压分布的示例的示图。
参考图2A，在所示的表中，数字是指编程操作的轮数(turns)。例如，可以在同一串选择线单元中按照第一字线WL[1]、第二字线WL[2]和第三字线WL[3]的顺序执行第一编程操作1st PGM和第二编程操作2nd PGM。另外，可以在同一字线中按照从第一串选择线SSL[1]至第四串选择线SSL[4]的顺序执行第一编程操作1st PGM和第二编程操作2nd PGM。然而，本发明构思不限于此。第一串选择线SSL[1]至第四串选择线SSL[4]的执行顺序可以变化。
根据本示例性实施例，为了便于描述，示出了在编程单元中包括四条串选择线。然而，本发明构思不限于此。编程单元可以是例如页面单元或块单元。
详细地，在连接至第一字线WL[1]的存储器单元中，可以按照第一串选择线SSL[1]到第四串选择线SSL[4]的顺序，对连接至各条串选择线的单元串中包括的存储器单元执行第一编程操作1st PGM。然后，在连接至第二字线WL[2]的存储器单元中，可以按照第一串选择线SSL[1]到第四串选择线SSL[4]的顺序，对连接至各条串选择线的单元串中包括的存储器单元执行第一编程操作1st PGM。
在对连接至第二字线WL[2]的存储器单元执行第一编程操作1st PGM之后，可以对连接至第一字线WL[1]的存储器单元执行第二编程操作2nd PGM。例如，在连接至第一字线WL[1]的存储器单元中，可以按照第一串选择线SSL[1]到第四串选择线SSL[4]的顺序，对连接至各条串选择线的单元串中包括的存储器单元执行第二编程操作2nd PGM。
然后，对连接至第三字线WL[3]的存储器单元执行第一编程操作1st PGM，并且可以对连接至第二字线WL[2]的存储器单元执行第二编程操作2nd PGM。此后，可以根据上述模式对剩余的字线执行的第一编程操作1st PGM和第二编程操作2nd PGM。
参考图2B，示出了连接至对其执行第一编程操作1st PGM的字线的存储器单元的阈值电压分布。根据本示例性实施例，示出了通过三层单元(TLC)方法对存储器单元进行编程。然而，这仅是示例性的，并且本发明构思不限于此。
在执行第一编程操作1st PGM时，存储器单元可以具有八个阈值电压分布。例如，与擦除状态E的阈值电压分布一起，可以形成第一编程状态P1至第七编程状态P7中的阈值电压分布。对其执行第一编程操作1st PGM的存储器单元可以具有粗略的阈值电压分布。例如，各个编程状态中的分布可以与其他相邻分布重叠。第一编程操作1st PGM可以被称为预编程操作。
参考图2C，示出了连接至对其执行第二编程操作2nd PGM的字线的存储器单元的阈值电压分布。第二编程操作2nd PGM可以在形成有初级(primary)粗略分布的存储器单元上形成二次(secondary)精细分布。换句话说，在执行第二编程操作2nd PGM时，存储器单元可以具有独立的最终阈值电压分布而没有重叠区域。第二编程操作2nd PGM可以被称为重编程操作。例如，可以在垂直非易失性存储器结构中执行预编程和重编程操作。
图3是示出根据本发明构思的示例性实施例的编程操作的视图。
参考图3，可以以字线为单位执行第一编程操作1st PGM和第二编程操作2nd PGM。详细地，在对连接至第一字线WL[1]的存储器单元执行第一编程操作1st PGM之后，可以对连接至第二字线WL[2]的存储器单元执行第一编程操作1st PGM。然后，对连接至第一字线WL[1]的存储器单元执行第二编程操作2nd PGM。然后，可以对连接至第三字线WL[3]的存储器单元执行第一编程操作1st PGM。然后，可以对连接至第二字线WL[2]的存储器单元执行第二编程操作2nd PGM。在下文中，可以在剩余的字线上执行根据上述模式的第一编程操作1stPGM和第二编程操作2nd PGM。
根据本示例性实施例的第一编程操作1st PGM和第二编程操作2nd PGM可以被称为阴影编程操作。例如，根据阴影编程操作，在对其执行第一编程操作1st PGM的存储器单元中，对最低有效位(LSB)数据进行编程，并且在对其执行第二编程操作2nd PGM的存储器单元中，可以对最高有效位(MSB)数据进行编程。例如，可以在平面非易失性存储器中执行阴影编程操作。
图4是根据本发明构思的示例性实施例的存储器设备的框图。例如，图4可以示出图1的存储器设备100的实现示例。
参考图4，存储器设备100可以包括存储器单元阵列110、电压发生器120、控制逻辑130、行解码器140、页面缓冲器150和公共源极线驱动器160。存储器设备100还可以包括其他与存储器操作有关的各种组件，例如数据输入和输出电路或输入和输出接口。
存储器单元阵列110包括多个存储器单元，并且可以连接至字线WL、串选择线SSL、地选择线GSL、公共源极线CSL和位线BL。存储器单元阵列110可以通过字线WL、串选择线SSL和地选择线GSL连接至行解码器140，或者可以通过位线BL连接至页面缓冲器150。另外，存储器单元阵列110可以通过公共源极线CSL连接至公共源极线驱动器160。
例如，包括在存储器单元阵列110中的多个存储器单元可以是尽管供应的电力被阻挡也保持存储的数据的非易失性存储器单元。详细地，当存储器单元是非易失性存储器单元时，存储器设备100可以是电可擦除可编程只读存储器(EEPROM)、闪存、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁随机存取存储器(MRAM)或铁电随机存取存储器(FRAM)。在下文中，示出了其中多个存储器单元是NAND闪存存储器单元的示例性实施例。然而，本发明构思不限于此。
存储器单元阵列110包括多个存储器块BLK1至BLKz，并且存储器块BLK1至BLKz中的每一个可以具有平面结构或三维结构。存储器单元阵列110可以包括下述各项中的至少一个：包括单层单元(SLC)的单层单元块、包括多层单元(MLC)的多层单元块、包括三层单元(TLC)的三层单元块、或者包括四层单元的四层单元块。例如，多个存储器块BLK1至BLKz中的部分存储器块可以是SLC块，而其他存储器块可以是MLC块、TLC块或四层单元块。
电压发生器120可以产生在存储器设备100中使用的各种电压。例如，对于编程操作，可以产生提供给选择字线的编程电压V_PGM和提供给非选择字线的通过电压(passvoltage)V_PASS。另外，电压发生器120还可以产生分别提供给串选择线SSL和地选择线GSL的串选择电压和地选择电压。
在本发明构思的示例性实施例中，电压发生器120可以在预充电操作期间，产生提供给选择字线和与选择字线相邻的字线的导通电压V_ON。例如，导通电压V_ON可以具有不小于对其执行第一编程操作1st PGM的存储器单元的阈值电压的电平。
控制逻辑130可以基于命令信号CMD、地址信号ADDR和控制信号CTRL输出用于将数据编程到存储器单元阵列110或从存储器单元阵列110读取数据的各种内部控制信号。例如，控制逻辑130可以输出用于控制由电压发生器120产生的各种电压的电平的电压控制信号CTRL_vol。此外，控制逻辑130可以输出用于控制对公共源极线驱动器160的公共源极线CSL的驱动的控制信号CTRL_bias。
控制逻辑130可以将行地址信号X-ADDR提供给行解码器140，并且可以将列地址信号Y-ADDR提供给页面缓冲器150。行解码器140可以响应于行地址信号X-ADDR选择所选择的存储器块的字线中的至少一个。在编程操作期间，响应于行地址信号X-ADDR，行解码器140可以将编程电压V_PGM提供给选择存储器单元的字线，并且可以将通过电压V_PASS提供给非选择存储器单元的字线。页面缓冲器150可以作为写入驱动器或感测放大器来操作。在编程操作期间，页面缓冲器150作为写入驱动器来操作，并且可以根据要存储在存储器单元阵列110中的数据DATA将电压施加到位线BL。另一方面，在读取操作期间，页面缓冲器150作为感测放大器来操作并且可以感测存储在存储器单元阵列110中的数据DATA。
控制逻辑130可以控制电压发生器120、行解码器140、页面缓冲器150和公共源极线驱动器160，使得对存储器单元阵列110执行多个数据编程步骤。控制逻辑130可以控制用于存储器单元阵列110的第一编程操作1st PGM和第二编程操作2nd PGM，这仅是示例性的。例如，编程步骤可以包括第一至第三编程操作或更多编程操作。
控制逻辑130可以包括预充电控制电路132。然而，本发明构思不限于此。例如，预充电控制电路132可以被提供在控制逻辑130的外部。
预充电控制电路132可以控制电压发生器120、行解码器140、页面缓冲器150和公共源极线驱动器160，使得对部分单元串执行预充电。例如，在对其执行预充电的部分单元串可以是非选择单元串。预充电控制电路132控制要在执行第一编程操作1st PGM和第二编程操作2nd PGM之前对非选择单元串执行的预充电操作，使得在后续编程期间，可以改进非选择单元串的升压效率。
根据本发明构思的示例性实施例，预充电控制电路132可以控制行解码器140，使得在第二编程操作2nd PGM的预充电期间，导通电压V_ON被施加到多条字线WL之中的选择字线和与选择字线相邻的字线。因此，在对非选择单元串的预充电期间，对其执行第一编程操作1st PGM的存储器单元被接通并且可以形成通道。
在本发明构思的示例性实施例中，与选择字线相邻的字线可以包括布置在选择字线上(例如，上方)的字线，或者与选择字线相邻的字线可以包括布置在选择字线上(例如，下方)的字线。例如，对于布置在选择字线上方的字线，选择字线可以在衬底与布置在选择字线上方的字线之间。例如，对于布置在选择字线下方的字线，布置在选择字线下方的字线可以在衬底与选择字线之间。
例如，在对连接至选择字线和与选择字线相邻的字线的存储器单元执行第一编程操作1st PGM之前，将第一电压施加到选择字线和与选择字线相邻的字线，使得非选择单元串可以被预充电。另外，在对连接至选择字线和与选择字线相邻的字线的存储器单元执行第一编程操作1st PGM之后，并且在执行第二编程操作2nd PGM之前，将第二电压施加到选择字线和与选择字线相邻的字线，使得非选择单元串可以被预充电。在本发明构思的示例性实施例中，第一电压和第二电压可以具有不同的电平。例如，第二电压可以具有比第一电压更高的电平。
在预充电操作期间，可以通过位线BL和公共源极线CSL中的至少一个将预充电电压施加到非选择单元串。例如，预充电控制电路132可以控制页面缓冲器150，使得通过位线BL将预充电电压施加到非选择单元串。作为另一示例，预充电控制电路132可以控制公共源极线驱动器160，使得通过公共源极线CSL将预充电电压施加到非选择单元串。作为另一示例，预充电控制电路132可以控制页面缓冲器150和公共源极线驱动器160，使得通过位线BL和公共源极线CSL二者将预充电电压施加到非选择单元串。
图5是示出根据本发明构思的示例性实施例的图4的存储器块中的第一存储器块的透视图。
参考图5，第一存储器块BLK1可以在垂直于衬底SUB的方向上形成。可以在第一存储器块BLK1中形成多个存储器单元(例如，MC1至MC8)。在图5中，示出了第一存储器块BLK1包括四条选择线GSL和SSL1至SSL3、八条字线WL1至WL8、以及三条位线BL1至BL3。然而，可以包括更多或更少的线。在另一示例中，第一存储器块BLK1可以包括在第一字线WL1与地选择线GSL和/或第八字线WL8与串选择线SSL1至SSL3之间的一个或多个伪字线。
衬底SUB可以是掺杂有第一导电类型(例如，p型)的多晶硅层。衬底SUB可以是体硅衬底、绝缘体上硅(SOI)衬底、锗衬底，或通过执行选择性外延生长(SEG)获得的外延薄膜的衬底。衬底SUB可以由半导体材料形成，例如，硅(Si)、锗(Ge)、锗化硅(SiGe)、砷化镓(GaAs)、砷化铟镓(InGaAs)、砷化铝镓(AlGaAs)、或上述金属的至少一种组合。
在衬底SUB中，可以提供沿第一方向在衬底SUB上延伸并掺杂有第二导电类型(例如，n型)杂质的公共源极线CSL。在衬底SUB中的处于两个相邻的公共源极线CSL之间的区域上，在第三方向上顺序地提供沿第一方向延伸的多个绝缘层IL。多个绝缘层IL可以在第三方向上分开特定距离。例如，多个绝缘层IL可以包括诸如二氧化硅的绝缘材料。
在衬底SUB中的处于两个相邻的公共源极线CSL之间的区域上，可以提供沿第一方向顺序地布置并且沿第三方向穿过多个绝缘层IL的多个柱P。例如，多个柱P可以通过多个绝缘层IL接触衬底SUB。详细地，每个柱P的表面层S可以包括掺杂有第一导电类型的硅材料，并且可以用作通道区。另一方面，每个柱P的内层I可以包括诸如二氧化硅或气隙的绝缘材料。
在两个相邻的公共源极线CSL之间的区域中，可以沿着绝缘层IL、柱P和衬底SUB的暴露表面提供电荷存储层CS。电荷存储层CS可以包括栅极绝缘层(称为“隧道绝缘层”)、电荷陷阱层和阻挡绝缘层。例如，电荷存储层CS可以具有氧化物-氮化物-氧化物(ONO)结构。另外，在两个相邻的公共源极线CSL之间的区域中，在电荷存储层CS的暴露表面上，可以提供栅极电极GE，诸如选择线GSL和SSL以及字线WL1至WL8。
漏极或漏极触头DR可以被提供在多个柱P中的每一个上。例如，漏极或漏极触头DR可以包括掺杂有具有第二导电类型的杂质的硅材料。在漏极触头DR上，位线BL1至BL3被布置成在第二方向上延伸并且在第一方向上分开特定距离。
图6是示出根据本发明构思的示例性实施例的图4的存储器块中的第一存储器块的等效电路的电路图。
参考图6，第一存储器块BLK1可以是具有垂直结构的NAND闪存，并且图4中示出的存储器块BLK1至BLKz可以如图6所示那样实现。第一存储器块BLK1可以包括多个NAND单元串NS11至NS33、多条字线WL1至WL8、多条位线BL1至BL3、多条地选择线GSL1至GSL3、多条串选择线SSL1至SSL3、以及公共源极线CSL。这里，根据本发明构思的示例性实施例，NAND单元串的数量、字线的数量、位线的数量、地选择线的数量和串选择线的数量可以变化。
NAND单元串NS11、NS21和NS31被提供在第一位线BL1与公共源极线CSL之间。NAND单元串NS12、NS22和NS32被提供在第二位线BL2与公共源极线CSL之间。NAND单元串NS13、NS23和NS33被提供在第三位线BL3与公共源极线CSL之间。每个NAND单元串(例如，NS11)可以包括串选择晶体管SST、多个存储器单元MC1至MC8和地选择晶体管GST。
共同连接至一条位线的NAND单元串可以配置一列。例如，共同连接至第一位线BL1的NAND单元串NS11、NS21和N31对应于第一列，共同连接至第二位线BL2的NAND单元串NS12、NS22和NS32对应于第二列，并且共同连接至第三位线BL3的NAND单元串NS13、NS23和NS33可以对应于第三列。
连接至一条串选择线的NAND单元串可以配置一行。例如，连接至第一串选择线SSL1的NAND单元串NS11、NS12和NS13对应于第一行，连接至第二串选择线SSL2的NAND单元串NS21、NS22和NS23对应于第二行，并且连接至第三串选择线SSL3的NAND单元串NS31、NS32和NS33可以对应于第三行。
每个NAND单元串的串选择晶体管SST可以连接至串选择线SSL1至SSL3中的对应的一条串选择线。多个存储器单元MC1至MC8可以分别连接至对应的字线WL1至WL8。每个NAND单元串的地选择晶体管GST连接至地选择线GSL1至GLS3中的对应的一条地选择线。串选择晶体管SST可以连接至对应的位线BL1至BL3。地选择晶体管GST可以连接至公共源极线CSL。
根据本示例性实施例，具有基本相同高度的字线(例如，WL1)被共同连接，串选择线SSL1至SSL3彼此分开，并且地选择线GSL1至GSL3彼此分开。例如，当连接至第一字线WL1并对应于第一列的NAND单元串NS11、NS12和NS13中包括的存储器单元被编程时，选择第一字线WL1和第一串选择线SSL1。然而，本发明构思不限于此。根据本发明构思的示例性实施例，地选择线GSL1至GSL3可以被共同连接。
图7示出根据本发明构思的示例性实施例的图5的第一存储器块的横截面的一部分。图7可以示出例如图5的区域A。
参考图7，示出了用于任意单元串的各种预充电方向。例如，可以在从公共源极线CSL开始的方向(①)上对单元串执行预充电操作。换句话说，在预充电操作期间，可以通过公共源极线CSL将预充电电压施加到单元串。
根据另一示例，可以在从位线BL3开始的方向(②)上对单元串执行预充电操作。换句话说，在预充电操作期间，可以通过位线BL3将预充电电压施加到单元串。
作为另一示例，可以在从公共源极线CSL和位线BL3开始的两个方向(③)上对单元串执行预充电操作。换句话说，在预充电操作期间，可以通过公共源极线CSL和位线BL3的两条线将预充电电压施加到单元串。
图8是示出根据本发明构思的示例性实施例的操作存储器设备的方法的流程图。存储器设备可以包括存储器单元阵列，该存储器单元阵列包括包含多个存储器单元的多个单元串、连接至存储器单元的多条字线、连接至单元串的一侧的位线、以及连接至单元串的另一侧的公共源极线。
参考图8，在对存储器单元阵列执行具有多个步骤的数据编程操作时，在操作S100中，可以对连接至第一字线(例如，选择字线)的存储器单元执行第一编程操作。另外，在操作S110中，可以对连接至第二字线的存储器单元执行第一编程操作。例如，通过第一编程操作，连接至第一字线和第二字线的存储器单元可以形成粗略分布。
然后，在操作S120中，将第一电平的导通电压施加到第一字线和第二字线，并且可以对部分单元串执行预充电操作。在操作S120中，可以将低于第一电平的电平的电压施加到多条字线中的第三字线。例如，第三字线可以是非选择字线。另外，第三字线可以不与选择字线相邻。
在本发明构思的示例性实施例中，第一字线和第二字线可以分别是选择字线和与选择字线相邻的字线。另外，导通电压可以具有不小于对其执行第一编程操作的存储器单元的阈值电压的电平。另外，对其执行预充电操作的部分单元串可以是非选择单元串。然后，在操作S130中，可以对连接至第一字线的存储器单元执行第二编程操作。
图9是示出根据本发明构思的示例性实施例的操作存储器设备的方法的流程图。
参考图9，在操作S200中，将第一电压施加到第一字线和第二字线，并且可以对非选择单元串预充电。例如，在操作S200中，可以执行用于执行第一编程操作的预充电。然后，在操作S210中，可以对连接至第一字线和第二字线的存储器单元执行第一编程操作。
在操作S220中，可以将具有与第一电压的电平不同的电平的第二电压施加到第一字线和第二字线，并且可以对非选择单元串预充电。例如，在操作S220中，可以执行用于执行第二编程操作的预充电。在本发明构思的示例性实施例中，第二电压可以具有高于第一电压的电平。第二电压可以是对其执行第一编程操作的存储器单元的导通电压。
图10A和图10B是示出根据本发明构思的示例性实施例的操作存储器设备的方法的定时图。例如，图10A和图10B可以是从位线方向执行预充电的情况的定时图。
参考图10A，从第一时间T1到第二时间T2的时段可以是预充电时段PRC，并且从第二时间T2到第三时间T3的时段可以是恢复时段RCV。在预充电时段PRC中，施加到非选择串选择线SSL_Unsel的电压(例如，VSSL_Unsel)增加，使得连接至非选择串选择线SSL_Unsel的串选择晶体管(例如，图6的SST)可以导通。在本发明构思的示例性实施例中，在预充电时段PRC中，可以将预充电电压施加到非选择串选择线SSL_Unsel。因此，可以通过非选择串选择线SSL_Unsel将预充电电压施加到非选择单元串。预充电时段PRC可以是用于执行第一编程操作1st PGM的预充电时段@1st PGM，或者可以是用于执行第二编程操作2nd PGM的预充电时段@2nd PGM。例如，在用于执行第一编程操作1st PGM的预充电时段@1st PGM中，第一电压(例如，VWLn、VWLn-1和VWLn+1)可以被施加到第n字线WLn(其中n是自然数)和与第n字线WLn相邻的字线WLn-1和WLn+1。另外，在用于执行第二编程操作2nd PGM的预充电时段@2nd PGM中，高于第一电压的电平的第二电压可以被施加到第n字线WLn和与第n字线WLn相邻的字线WLn-1和WLn+1。例如，第n字线WLn可以是选择字线。
在本发明构思的示例性实施例中，在用于执行第二编程操作2nd PGM的预充电时段@2nd PGM中，导通电压可以被施加到第n字线WLn和与第n字线WLn相邻的字线WLn-1和WLn+1。因此，在预充电时段PRC中，连接至包括在非选择单元串中的存储器单元中的第(n-1)字线WLn-1至第(n+1)字线WLn+1的存储器单元可以被导通。
在本发明构思的示例性实施例中，可以将地电压(例如，VWL_Unsel)施加到除第(n-1)字线WLn-1至第(n+1)字线WLn+1之外的字线WL_Unsel。因此，可以改进非选择单元串的升压效率。
例如，在预充电时段PRC中，施加到公共源极线CSL的电压(例如，VCSL)可以增加。因此，可以防止电子从升压的单元串向公共源极线CSL离开的现象。然而，本发明构思不限于此。
在恢复时段RCV中，施加到非选择串选择线SSL_Unsel的电压可以恢复到增加之前的电平(例如，VSSL_Sel的电平)。另外，在恢复时段RCV中，施加到第(n-1)字线WLn-1至第(n+1)WLn+1的电压可以恢复到增加之前的电平。
参考图10B，从第一时间T1到第二时间T2的时段可以被称为预充电时段PRC，从第二时间T2到第三时间T3的时段可以被称为第一恢复时段RCV1，并且从第三时间T3到第四时间T4的时段可以被称为第二恢复时段RCV2。
图10B的定时图类似于图10A的定时图。根据本示例性实施例，在预充电时段PRC中，施加到选择位线BL_Sel和非选择位线BL_Unsel的所有电压(例如，VBL_Sel和VBL_Unsel)增加，并且在第二恢复时段RCV2中，施加到选择位线BL_Sel的电压可以恢复到增加之前的电平。另外，在预充电时段PRC中，施加到地选择线GSL的电压(例如，VGSL)增加，并且施加到公共源极线CSL的电压(例如，VCSL)不增加，而是保持。施加到公共源极线CSL的电压可以在第二恢复时段RCV2之后在第四时间T4增加。
图11是示出根据本发明构思的示例性实施例的预充电期间的单元串的视图。图11可以示出在执行第一编程操作1st PGM和第二编程操作2nd PGM之前的预充电时段PRC中的单元串NSn的示例。
参考图11，可以通过位线BL将预充电电压施加到单元串NSn。在单元串Nsn中，可能已经对第(k+1)存储器单元MCk+1和第k存储器单元MCk执行了第一编程操作1st PGM。换句话说，在执行第一编程操作1st PGM之前，第(k+1)存储器单元MCk+1和第k存储器单元MCk的阈值电压可能已经增加。
例如，第k字线WLk可以是要对其执行第二编程操作2nd PGM的选择字线。在本发明构思的示例性实施例中，在预充电时段PRC中，导通电压V_ON可以被施加到第(k-1)字线WLk-1至第(k+1)字线WLk+1。因此，由于在用于第二编程操作2nd PGM的预充电时段PRC中，与选择字线相邻的字线导通并且可以形成通道，所以预充电电压可以到达连接至选择字线的存储器单元。在随后的编程操作期间，可以提高非选择单元串的升压效率。
例如，可能已经对第(k-1)存储器单元MCk-1执行第一编程操作1st PGM和第二编程操作2nd PGM。在将导通电压V_ON施加到连接至第(k-1)存储器单元MCk-1的第(k-1)字线WLk-1时，随后在对第k存储器单元MCk执行的编程操作期间，可以防止发生热载流子注入现象。
图12A和图12B是示出根据本发明构思的示例性实施例的操作存储器设备的方法的定时图。例如，图12A和图12B可以是其中从公共源极线方向执行预充电的定时图。
图12A的定时图类似于图10A的定时图。根据本示例性实施例，在预充电时段PRC中，施加到串选择线SSL的电压(例如，VSSL)可以不增加，但可以保持，并且施加到地选择线GSL的电压(例如，VGSL)可以增加。因此，可以通过公共源极线CSL将预充电电压施加到非选择单元串。例如，在预充电时段PRC中，施加到公共源极线CSL的电压(例如，VCSL)可以不增加，但可以保持。例如，在预充电时段PRC中，施加到公共源极线CSL的电压可以保持为地电压。因此，非选择单元串可以被预充电到地电压。
图12B的定时图类似于图12A的定时图。在图12B的定时图中，可以提供预充电时段PRC、第一恢复时段RCV1和第二恢复时段RCV2。
根据本示例性实施例，在预充电时段PRC中，施加到公共源极线CSL的电压(例如，VCSL)可以增加。例如，在预充电时段PRC中，施加到公共源极线CSL的电压可以是高于地电压的电平的电压VCSL1。另外，在第二恢复时段RCV2中，施加到公共源极线CSL的电压可以恢复到高于增加之前的电平的电压VCSL2。
图13A至图13D是示出根据本发明构思的示例性实施例的操作存储器设备的方法的定时图。例如，图13A至图13D可以是从位线和公共源极线的两个方向执行预充电的情况的定时图。
图13A的定时图类似于图10A的定时图。根据本示例性实施例，在预充电时段PRC中，施加到地选择线GSL的电压(例如，VGSL)可以增加。另外，在预充电时段PRC和恢复时段RCV中，施加到公共源极线CSL的电压(例如，VCSL)不会增加，但可以保持。
图13B的定时图类似于图13A的定时图。在图13B的定时图中，可以提供预充电时段PRC、第一恢复时段RCV1和第二恢复时段RCV2。
根据本示例性实施例，在预充电时段PRC中，施加到公共源极线CSL的电压(例如，VCSL)可以增加。例如，在预充电时段PRC中，施加到公共源极线CSL的电压可以是高于地电压的电平的电压VCSL1。另外，在第二恢复时段RCV2中，施加到公共源极线CSL的电压可以恢复到高于增加之前的电平的电压VCSL2。
图13C的定时图类似于图10B的定时图。根据本示例性实施例，在预充电时段PRC、第一恢复时段RCV1和第二恢复时段RCV2中，分别施加到选择位线BL_Sel和非选择位线BL_Unsel的电压(例如，VBL_Sel和VBL_Unsel)可以保持恒定而不会增加。另外，施加到公共源极线CSL的电压(例如，VCSL)可以在第二恢复时段RCV2中增加。
图13D的定时图类似于图13C的定时图。根据本示例性实施例，在预充电时段PRC中，施加到公共源极线CSL的电压(例如，VCSL)可以增加。例如，在预充电时段PRC中，施加到公共源极线CSL的电压可以是高于地电压的电平的电压VCSL1。另外，在第二恢复时段RCV2中，施加到公共源极线CSL的电压可以恢复到高于增加之前的电平的电压VCSL2。
图14是示出根据本发明构思的示例性实施例的存储器设备应用于固态驱动器(SSD)系统的示例的框图。
参考图14，SSD系统1000可以包括主机1100和SSD 1200。SSD 1200向信号连接器发送信号SIG并从信号连接器接收信号SIG，并且可以通过电源连接器接收电力PWR。SSD 1200可以包括SSD控制器1210、辅助电源1220、以及存储器设备1230、1240和1250(例如，经由信道Ch1、Ch2和Chn连接至SSD控制器1210的闪存1、闪存2和闪存n)。此时，可以通过使用参考图1至图13D的上述示例性实施例来实现SSD 1200。因此，存储器设备1230、1240和1250中的每一个可以执行预充电操作。存储器设备1230、1240和1250中的每一个可以包括预充电控制电路1232。因此，在预充电操作期间，可以将导通电压施加到选择字线和与选择字线相邻的字线。因此，SSD系统1000的编程性能可以改进。
尽管已经参考本发明构思的示例性实施例具体示出和描述了本发明构思，但是本领域普通技术人员将理解，在不脱离如所附权利要求阐述的本发明构思的精神和范围的情况下，可以对本发明构思在形式和细节上进行各种改变。

Claims (20)

1.一种操作存储器设备的方法，所述存储器设备包括存储器单元阵列，所述存储器单元阵列包括包含多个存储器单元的多个单元串、分别连接至所述多个存储器单元的多条字线、以及连接至所述多个单元串的一侧的多条位线，所述方法包括：
对连接至所述多条字线中的第一字线的存储器单元执行第一编程操作；
对连接至所述多条字线中的第二字线的存储器单元执行第一编程操作；
将第一电平的导通电压施加到第一字线和第二字线；
将低于第一电平的电平的电压施加到所述多条字线中的第三字线；
对所述多个单元串中的部分单元串执行预充电操作；以及
对连接至第一字线的存储器单元执行第二编程操作。
2.如权利要求1所述的方法，其中，第一字线和第二字线被布置为彼此相邻。
3.如权利要求1所述的方法，
其中，对部分单元串执行预充电操作包括将预充电电压施加到所述多条位线中的连接至部分单元串的位线，以及
其中，第一字线被布置在第二字线上。
4.如权利要求1所述的方法，
其中，所述存储器单元阵列还包括连接至所述多个单元串的另一侧的一个或多个公共源极线，
其中，对部分单元串执行预充电操作包括将预充电电压施加到一个或多个公共源极线，以及
其中，第一字线被布置在第二字线上。
5.如权利要求1所述的方法，其中，在对部分单元串执行预充电操作时，将地电压施加到所述多条字线中的除第一字线和第二字线之外的字线。
6.如权利要求1所述的方法，其中，对部分单元串执行预充电操作包括对所述多个单元串中的非选择单元串执行预充电操作。
7.如权利要求1所述的方法，其中，对其执行第一编程操作的存储器单元具有大于或等于对其执行第一编程操作和第二编程操作的存储器单元的重叠阈值电压分布区域。
8.如权利要求1所述的方法，
其中，在对其执行第一编程操作的存储器单元中对最低有效位(LSB)数据进行编程，以及
其中，在对其执行第二编程操作的存储器单元中对最高有效位(MSB)数据进行编程。
9.一种操作存储器设备的方法，所述存储器设备包括存储器单元阵列，所述存储器单元阵列包括包含多个存储器单元的多个单元串、以及分别连接至所述多个存储器单元的多条字线，所述方法包括：
将第一电压施加到所述多条字线中的第一字线和与第一字线相邻的第二字线，并对所述多个单元串中的一个或多个非选择单元串执行预充电；
对连接至第一字线和第二字线的存储器单元执行第一编程操作；
将具有与第一电压不同的电平的第二电压施加到第一字线和第二字线；以及
对所述一个或多个非选择单元串执行预充电。
10.如权利要求9所述的方法，其中，第二电压具有高于第一电压的电平。
11.如权利要求9所述的方法，其中，第一字线位于第二字线与衬底之间。
12.如权利要求9所述的方法，其中，第二字线位于第一字线与衬底之间。
13.一种存储器设备，包括：
存储器单元阵列，包括包含多个存储器单元的多个单元串、分别连接至所述多个存储器单元的多条字线、以及连接至所述多个单元串的一侧的多条位线；
控制逻辑，包括预充电控制电路，用于控制对所述多个单元串中的部分单元串的预充电，并控制对所述多个存储器单元的多个数据编程步骤；以及行解码器，用于响应于所述控制逻辑的控制而激活所述多条字线中的至少一些字线，
其中，所述预充电控制电路控制所述行解码器，使得在对所述部分单元串的预充电期间，导通电压被施加到所述多条字线中的选择字线和与选择字线相邻的字线，并且低于导通电压的电平的电压被施加到另一字线。
14.如权利要求13所述的存储器设备，
其中，所述多个数据编程步骤包括顺序地形成所述多个存储器单元的阈值电压分布的第一编程操作和第二编程操作，以及
其中，所述预充电控制电路控制所述行解码器，使得在第二编程操作的预充电期间，导通电压被施加到选择字线和与选择字线相邻的字线。
15.如权利要求14所述的存储器设备，其中，所述导通电压具有不小于在所述多个存储器单元中的对其执行第一编程操作的存储器单元的阈值电压的电平。
16.如权利要求13所述的存储器设备，还包括页面缓冲器，用于响应于所述控制逻辑的控制而激活所述多条位线中的至少一些位线，
其中，所述预充电控制电路控制所述页面缓冲器，使得在预充电期间，预充电电压被施加到所述多条位线中的部分位线，以及
其中，与选择字线相邻的字线包括布置在选择字线上的字线。
17.如权利要求13所述的存储器设备，
其中，所述存储器单元阵列还包括连接至所述多个单元串的另一侧的一个或多个公共源极线，
其中，所述存储器设备还包括公共源极线驱动器，用于响应于所述控制逻辑的控制而激活一个或多个公共源极线，以及
其中，所述预充电控制电路控制所述公共源极线驱动器，使得在预充电期间，预充电电压被施加到一个或多个公共源极线。
18.如权利要求13所述的存储器设备，其中，所述预充电控制电路控制所述行解码器，使得地电压被施加到除选择字线和与选择字线相邻的字线之外的字线。
19.如权利要求13所述的存储器设备，其中，所述多个单元串中的部分单元串包括一个或多个非选择单元串。
20.如权利要求13所述的存储器设备，其中，所述存储器单元阵列包括：
上衬底；
多个栅极导电层，被堆叠在所述上衬底上并分别连接至所述多条字线；以及
多个通道层，其通过所述多个栅极导电层在垂直于所述上衬底的上表面的方向上延伸。
CN201910057391.3A 2018-02-28 2019-01-22 具有改进的编程性能的存储器设备及其操作方法 Pending CN110211620A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180024728A KR102441580B1 (ko) 2018-02-28 2018-02-28 프로그램 성능이 개선된 메모리 장치 및 이의 동작방법
KR10-2018-0024728 2018-02-28

Publications (1)

Publication Number Publication Date
CN110211620A true CN110211620A (zh) 2019-09-06

Family

ID=67686037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910057391.3A Pending CN110211620A (zh) 2018-02-28 2019-01-22 具有改进的编程性能的存储器设备及其操作方法

Country Status (3)

Country Link
US (1) US10714184B2 (zh)
KR (1) KR102441580B1 (zh)
CN (1) CN110211620A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786092A (zh) * 2019-11-05 2021-05-11 爱思开海力士有限公司 存储器装置及其操作方法
CN113517017A (zh) * 2020-04-10 2021-10-19 爱思开海力士有限公司 半导体存储器装置和半导体存储器装置的操作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217311B2 (en) 2018-02-28 2022-01-04 Samsung Electronics Co., Ltd. Memory device with improved program performance and method of operating the same
US11152074B2 (en) 2018-02-28 2021-10-19 Samsung Electronics Co., Ltd. Memory device with improved program performance and method of operating the same
JP2020202002A (ja) * 2019-06-11 2020-12-17 キオクシア株式会社 半導体記憶装置
US11139022B1 (en) * 2020-06-22 2021-10-05 Sandisk Technologies Llc Source line voltage control for NAND memory
KR20220010212A (ko) 2020-07-17 2022-01-25 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
KR20220032288A (ko) 2020-09-07 2022-03-15 삼성전자주식회사 비휘발성 메모리 장치
KR20220046926A (ko) 2020-10-08 2022-04-15 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
WO2022141618A1 (en) 2021-01-04 2022-07-07 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device programming with reduced disturbance
WO2022141619A1 (en) * 2021-01-04 2022-07-07 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device programming with reduced threshold voltage shift
US11581049B2 (en) * 2021-06-01 2023-02-14 Sandisk Technologies Llc System and methods for programming nonvolatile memory having partial select gate drains

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100054036A1 (en) * 2008-08-27 2010-03-04 Samsung Electronics Co., Ltd. Methods of precharging non-volatile memory devices during a programming operation and memory devices programmed thereby
US20120020153A1 (en) * 2010-07-22 2012-01-26 Sang-Hyun Joo Nonvolatile Memory Devices with Highly Reliable Programming Capability and Methods of Operating Same
US20170154680A1 (en) * 2015-04-09 2017-06-01 SK Hynix Inc. Semiconductor memory device and operating method thereof
CN107017021A (zh) * 2015-09-17 2017-08-04 三星电子株式会社 非易失性存储器设备以及操作其的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101444491B1 (ko) * 2007-02-07 2014-09-24 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 소스 측 비대칭 사전 충전 프로그래밍 방식
JP2009266946A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
KR20100013950A (ko) 2008-08-01 2010-02-10 주식회사 하이닉스반도체 플래시 메모리 장치 및 이의 프로그램 방법
KR101569894B1 (ko) 2008-11-12 2015-11-17 삼성전자주식회사 불 휘발성 메모리 장치의 프로그램 방법
US8355280B2 (en) * 2010-03-09 2013-01-15 Samsung Electronics Co., Ltd. Data storage system having multi-bit memory device and operating method thereof
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR20130027686A (ko) * 2011-09-08 2013-03-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR101997912B1 (ko) * 2012-08-30 2019-07-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US8988937B2 (en) 2012-10-24 2015-03-24 Sandisk Technologies Inc. Pre-charge during programming for 3D memory using gate-induced drain leakage
KR102292642B1 (ko) 2015-03-13 2021-08-23 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100054036A1 (en) * 2008-08-27 2010-03-04 Samsung Electronics Co., Ltd. Methods of precharging non-volatile memory devices during a programming operation and memory devices programmed thereby
US20120020153A1 (en) * 2010-07-22 2012-01-26 Sang-Hyun Joo Nonvolatile Memory Devices with Highly Reliable Programming Capability and Methods of Operating Same
US20170154680A1 (en) * 2015-04-09 2017-06-01 SK Hynix Inc. Semiconductor memory device and operating method thereof
CN107017021A (zh) * 2015-09-17 2017-08-04 三星电子株式会社 非易失性存储器设备以及操作其的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786092A (zh) * 2019-11-05 2021-05-11 爱思开海力士有限公司 存储器装置及其操作方法
CN113517017A (zh) * 2020-04-10 2021-10-19 爱思开海力士有限公司 半导体存储器装置和半导体存储器装置的操作方法

Also Published As

Publication number Publication date
KR20190103820A (ko) 2019-09-05
US10714184B2 (en) 2020-07-14
KR102441580B1 (ko) 2022-09-07
US20190267092A1 (en) 2019-08-29

Similar Documents

Publication Publication Date Title
CN110211620A (zh) 具有改进的编程性能的存储器设备及其操作方法
US10790024B2 (en) Semiconductor device and operating method of the semiconductor device
CN109308929A (zh) 包括nand串的存储器设备及操作存储器设备的方法
CN108074603A (zh) 非易失性存储器装置及其操作方法以及控制逻辑
CN109979511A (zh) 操作非易失性存储器装置的方法以及擦除数据的方法
KR101462489B1 (ko) 비휘발성 메모리 장치의 프로그램 방법 및 이니셜 차징 방법
KR20140025164A (ko) 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
CN111033626B (zh) 非易失性存储器件和控制方法
CN110265079A (zh) 擦除非易失性存储器件中的数据的方法
US9818483B2 (en) Row decoder and a memory device having the same
CN106504790A (zh) 半导体存储装置及存储器系统
KR20150117152A (ko) 낸드형 플래쉬 메모리 장치 및 낸드형 플래쉬 메모리 장치의 프로그램 방법
CN105321567A (zh) 非易失性存储器装置、编程方法及存储装置
CN108231103B (zh) 具有虚设单元的非易失性存储器装置及控制其的方法
CN111179992A (zh) 具有改进的电特性的竖直存储器装置及其操作方法
CN109817264A (zh) 非易失性存储器装置及其擦除方法
CN109119115A (zh) 存储器件
US11152074B2 (en) Memory device with improved program performance and method of operating the same
US20230197161A1 (en) Memory device with improved program performance and method of operating the same
KR102491576B1 (ko) 비휘발성 메모리 장치
KR102131060B1 (ko) 불휘발성 메모리 장치의 읽기 및 쓰기 동작 방법
US20190267107A1 (en) Nonvolatile memory device and method of operating the same
EP3547369A1 (en) Three-dimensional memory devices having plurality of vertical channel structures
KR20160012888A (ko) 비휘발성 메모리 장치, 그것의 프로그램 방법, 및 그것을 포함하는 저장 장치
US11049577B2 (en) Memory device having improved data reliability by varying program intervals, and method of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination