CN112786092A - 存储器装置及其操作方法 - Google Patents

存储器装置及其操作方法 Download PDF

Info

Publication number
CN112786092A
CN112786092A CN202010667427.2A CN202010667427A CN112786092A CN 112786092 A CN112786092 A CN 112786092A CN 202010667427 A CN202010667427 A CN 202010667427A CN 112786092 A CN112786092 A CN 112786092A
Authority
CN
China
Prior art keywords
group
memory cells
memory
voltage
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010667427.2A
Other languages
English (en)
Inventor
李熙烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112786092A publication Critical patent/CN112786092A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

存储器装置及其操作方法。一种存储器装置包括：从基板起垂直层叠的字线；电连接到字线的存储器单元；组控制器，其被配置为将字线分组为字线组，并且基于存储器单元的电特性来改变字线组；以及电压发生器，其被配置为在电压表中存储要分别施加到字线组的操作电压的电压值。

Description

存储器装置及其操作方法
技术领域
本公开总体上涉及一种存储器装置及其操作方法，更具体地，涉及一种具有三维结构的存储器装置及其操作方法。
背景技术
存储器装置可以存储数据并且输出所存储的数据。存储器装置可以被配置为在电源中断时所存储的数据丢失的易失性存储器装置，或者被配置为即使在电源中断时所存储的数据仍被保留的非易失性存储器装置。存储器装置可以包括：存储器单元阵列，其被配置为存储数据；外围电路，其被配置为执行诸如编程操作、读取操作和擦除操作之类的各种操作；以及控制逻辑，其被配置为控制外围电路。
非易失性存储器装置可以实现为存储器单元平行于基板布置的二维(2D)结构，或者存储器单元沿垂直方向层叠于基板上的三维结构。
在具有3D结构的存储器装置的情况下，因为存储器单元在基板上沿垂直方向层叠，所以连接到存储器单元的字线也可以彼此间隔开地层叠。然而，由于制造工艺的特性，导致可能出现彼此间隔开地层叠的存储器单元之间的电差异。
发明内容
根据本公开的一个方面，一种存储器装置包括：从基板起垂直层叠的字线；电连接到字线的存储器单元；组控制器，其被配置为将字线分组为字线组，并且基于存储器单元的电特性来改变字线组；以及电压发生器，其被配置为在电压表中存储要分别施加到字线组的操作电压的电压值。
根据本公开的另一方面，一种操作存储器装置的方法包括以下步骤：将字线划分为多个组；将对应于多个组中的每一组的电压设置成默认值；在设置默认值之后，根据存储器单元的电特性改变组；以及根据改变后的组将默认值改变为最终电压值。
根据本公开的又一方面，一种操作存储器装置的方法包括以下步骤：设置存储器单元的边界区域，并且基于边界区域将存储器单元划分为第一组和第二组；测试与边界区域相邻的一些存储器单元的电特性；以及基于测试结果，通过改变边界区域的位置来重置第一组和第二组。
附图说明
以下将参照附图描述示例性实施方式；然而，这些实施方式可以以不同形式实施，并且不应当被解释为限于本文阐述的特定实施方式。相反，提供所呈现的实施方式是为了使本领域技术人员能够完成本公开。
在附图中，为了图示清楚，尺寸可能会被放大。应当理解，当一个元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的一个实施方式的存储器系统的图。
图2是示出图1所示的存储器装置的图。
图3是示出图2所示的存储器块的一个实施方式的电路图。
图4是示出图2所示的存储器块的另一实施方式的电路图。
图5是示出具有三维结构的存储器块中所包括的存储器单元的图。
图6至图9是示出根据本公开的第一实施方式的具有单层叠结构(single stackstructure)的存储器块和电压设置方法的图。
图10和图11是示出根据本公开的第二实施方式的具有多层叠结构(multi-stackstructure)的存储器块和电压设置方法的图。
图12是示出包括图2所示的存储器装置的存储器系统的另一实施方式的图。
图13是示出包括图2所示的存储器装置的存储器系统的另一实施方式的图。
具体实施方式
图1是示出根据本公开的一个实施方式的存储器系统1000的图。
参照图1，存储器系统1000可以包括：储存装置1100，其被配置为存储数据；以及控制器1200，其被配置为在储存装置1100和主机2000之间通信。
储存装置1100可以包括多个存储器装置MD。例如，可以利用在电源中断时所存储的数据消失的易失性存储器装置或者即使电源中断所存储的数据仍被保留的非易失性存储器装置来实现存储器装置MD。在下面的实施方式中，作为示例，例示了利用非易失性存储器装置实现的存储器装置MD。非易失性存储器装置可以是NAND闪存装置。存储器装置MD可以通过多个通道与控制器1200通信。
控制器1200可以在主机2000和储存装置1100之间通信。控制器1200可以响应于来自主机2000的请求RQ而控制储存装置1100，或者即使在没有来自主机2000的请求时，也可以执行用于提高存储器系统1000的性能的后台操作。此外，在测试模式中，控制器1200可以向储存装置1100中所包括的存储器装置MD发送用于测试的命令，并且存储器装置MD可以响应于用于测试的命令而执行用于测试的编程操作、用于测试的读取操作、用于测试的擦除操作等。
主机2000可以生成各种操作的请求RQ，并且将所生成的请求RQ输出到存储器系统1000。例如，请求RQ可以包括编程操作的编程请求、读取操作的读取请求、擦除操作的擦除请求等。主机2000可以通过诸如以下各种接口与存储器系统1000通信：外围组件高速互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串行附接SCSI(SAS)或非易失性高速存储器(NVMe)、通用串行总线(USB)、多媒体卡(MMC)、增强型小磁盘接口(ESDI)和集成驱动电子设备(IDE)。
图2是示出图1所示的存储器装置MD的图。
参照图2，存储器装置MD可以包括：存储器单元阵列100，其被配置为存储数据；外围电路200，其被配置为执行编程操作、读取操作、擦除操作等；以及控制逻辑300，其被配置为控制外围电路200。
存储器单元阵列100可以包括多个存储器块MB1至MBk(k为正整数)。存储器块MB1至MBk可以配置为三维结构。例如，具有三维结构的存储器块可以包括从基板沿垂直方向层叠的存储器单元。存储器块MB1至MBk可以以相同的结构来配置，并且通过位线BL和局部线LL连接到外围电路200。
外围电路200可以响应于从控制逻辑300输出的控制信号OP_SIG和PBSIG以及地址RADD和CADD而执行编程操作、读取操作、擦除操作等。为了执行这些操作，外围电路200可以包括电压发生器210、行解码器220、页缓冲器组230、列解码器240和输入/输出电路250。
电压发生器210可响应于操作信号OP_SIG而生成各种操作电压，并且通过全局线GL将所生成的操作电压传输到行解码器220。例如，电压发生器210可以生成包括编程电压、编程验证电压、通过电压、读取电压、擦除电压、擦除通过电压等的操作电压。
电压发生器210可以包括用于存储在字线组中分别设置的电压值的电压表Vol_Table。例如，字线组中的每一组的电压默认值可存储在电压表Vol_Table中。当字线组在存储器装置的测试阶段中改变时，可以将存储在电压表Vol_Table中的默认值改变为基于改变后的字线组而改变的最终电压值。换句话说，当字线组在测试阶段中未改变时，存储在电压表Vol_Table中的默认值被保持。当字线组在测试阶段中改变时，可以将存储在电压表Vol_Table中的默认值改变为最终电压值。
当电压发生器210生成电压时，可以使用存储在电压表Vol_Table中的电压值。例如，电压发生器210可以响应于操作信号OP_SIG而生成编程操作、读取操作或擦除操作所需的电压。电压发生器210可以根据存储在电压表Vol_Table中的电压值来生成要施加到全局线GL的电压。例如，电压发生器210可以向全局线GL当中的与第一字线组对应的线施加第一操作电压，并且向全局线GL当中的与第二字线组对应的线施加与第一操作电压不同的第二操作电压。存储在电压发生器210中的电压值可以被存储为配置有多个位的代码，并且电压发生器210可以根据存储在电压表Vol_Table中的各种代码来生成各种操作电压。
行解码器220可以根据行地址RADD选择存储器块，并且通过局部线LL将施加到全局线GL的操作电压传输到被选存储器块。
页缓冲器组230可以通过位线BL连接到存储器块MB1至MBk，并且包括分别连接到位线BL的多个页缓冲器PB至PBn。页缓冲器组230可以响应于页控制信号PBSIG而控制位线BL的电压或感测位线BL的电压或电流。
列解码器240可以响应于列地址CADD而输出列选择信号CS，使得页缓冲器组230和输入/输出电路250可以彼此交换数据。例如，当输入/输出电路250将数据加载到数据线DL时，列解码器240可以通过依次输出列选择信号CS来控制页缓冲器组230，使得加载到数据线DL的数据被依次输入到页缓冲器PB1至PBn。另外，列解码器240可以输出列选择信号CS，以将存储在页缓冲器PB1至PBk中的数据依次发送到输入/输出电路250。
输入/输出电路250可以从控制器(图1所示的1200)接收命令CMD、地址ADD和数据DATA，将命令CMD和地址ADD传输到控制逻辑300，并且通过数据线DL将数据DATA传输到页缓冲器组230。另外，输入/输出电路250可以将通过数据线DL接收的数据DATA输出到控制器1200。
控制逻辑300可以响应于命令CMD而输出操作信号OP_SIG和页控制信号PBSIG，并且响应于地址ADD而输出行地址RADD和列地址CADD。控制逻辑130可以实现为硬件、软件或硬件和软件的组合。例如，控制逻辑130可以是根据算法操作的控制逻辑电路和/或执行控制逻辑代码的处理器。
控制逻辑300可以包括组控制器GR_CON，该组控制器GR_CON被配置为控制用于设置或重置字线组的操作。组控制器GR_CON可以控制存储器装置MD的测试操作。例如，在存储器装置MD的测试操作中，组控制器GR_CON可以基于存储器单元的测试结果值来重置限定字线组的边界区域，并且控制电压表Vol_Table，使得电压表Vol_Table的默认值根据重置的边界区域被存储为最终电压值。
此外，控制逻辑300可以响应于编程命令而输出到字线的编程操作的操作信号OP_SIG。电压发生器210可以响应于编程操作的操作信号OP_SIG而生成用于编程操作的操作电压。电压发生器210可以基于存储在电压表Vol_Table中的值来生成将被传输到字线组中的每一组的具有各种电平的操作电压。
图3是示出图2所示的存储器块MBk的一个实施方式的电路图。
参照图3，存储器块MBk可以包括连接在位线BL1至BLm与源极线SL之间的多个存储器串MS11至MS1m和MS21至MS2m。存储器串MS11至MS1m和MS21至MS2m中的每一个可以沿+Z方向延伸。+Z方向可以是存储器单元MC层叠的方向，并且是垂直于基板的方向。这里，m是2以上的整数。
存储器串MS11至MS1m和MS21至MS2m中的每一个可以包括串联连接的至少一个源极选择晶体管SST、多个存储器单元MC和至少一个漏极选择晶体管DST。
包括在一个存储器串(MS11至MS1m和MS21至MS2m中的任何一个)中的源极选择晶体管SST可以串联连接在存储器单元MC与源极线SL之间。源极选择晶体管SST的栅极连接到源极选择线SSL。此外，位于相同水平处的源极选择晶体管SST可以连接到相同的源极选择线SSL。
包括在一个存储器串(MS11至MS1m和MS21至MS2m中的任何一个)中的存储器单元MC可以串联连接在至少一个源极选择晶体管SST与至少一个漏极选择晶体管DST之间。存储器单元MC的栅极连接到字线WL。可以将用于驱动的操作电压(编程电压、通过电压、读取电压等)施加到每条字线WL。此外，位于相同水平处的存储器单元可以连接到相同的字线WL。
包括在一个存储器串(MS11至MS1m和MS21至MS2m中的任何一个)中的漏极选择晶体管DST可以串联连接在位线BL1至BLm与存储器单元MC之间。漏极选择晶体管DST的栅极连接到漏极选择线DSL。存储器串MS11至MS1m和MS21至MS2m的布置在同一行(+X方向)的漏极选择晶体管DST当中的、位于相同水平处的漏极选择晶体管DST可以连接到相同的漏极选择线DSL。此外，布置在不同行(+X方向)的漏极选择晶体管DST可以连接到不同的漏极选择线DSL。
图4是示出图2所示的存储器块MBk的另一实施方式的电路图。
参照图4，存储器块MBk可以包括多个存储器串MS11至MS1m和MS21至MS2m。存储器串MS11至MS1m和MS21至MS2m中的每一个可以包括串联连接的至少一个源极选择晶体管SST、多个存储器单元MC、至少一个管晶体管PT、多个存储器单元MC和至少一个漏极选择晶体管DST。存储器串MS11至MS1m和MS21至MS2m中的每一个可以布置成“U”形。
管晶体管PT可以连接漏极侧存储器单元MC和源极侧存储器单元MC。此外，存储器串MS11至MS1m和MS21至MS2m中的每一个的管晶体管PT的栅极可以连接到管线PL。
存储器串MS11至MS1m和MS21至MS2m的除上述组件之外的其它组件与参照图3描述的组件类似，因此，将省略重复描述。
图5是示出具有三维结构的存储器块中所包括的存储器单元的图。
参照图5，存储器块可以形成为层叠结构ST，该层叠结构ST包括沿垂直于基板的方向(+Z)层叠的多条字线WL和多个层间绝缘层IT，以及垂直穿透字线WL和层间绝缘层IT的插塞PLG。字线WL和层间绝缘层IT可以交替层叠。字线WL可以由导电材料形成，并且层间绝缘层IT可以由绝缘材料形成。
插塞PLG可以包括形成在垂直穿透字线WL和层间绝缘层IT的垂直孔VH中的间隙填充层GF、沟道层CL和存储器层MR。间隙填充层GF可以形成为在垂直孔VH的中心沿垂直方向(+Z)延伸的圆柱形。沟道层CL可以形成为围绕间隙填充层GF的侧壁的圆筒形，并且存储器层MR可以形成为围绕沟道层CL的侧壁的圆筒形。间隙填充层GF可以由绝缘材料形成，并且沟道层CL可以由多晶硅形成。另选地，代替间隙填充层GF，沟道层CL可以在垂直孔VH的中心形成为圆柱形。在下面描述的该实施方式中，作为示例描述了其中在垂直孔VH的中心处形成间隙填充层GF的插塞PLG。
存储器层MR可以包括：具有圆筒形的隧道绝缘层TO，其围绕沟道层CL的侧壁；具有圆筒形的电荷俘获层TR，其围绕隧道绝缘层TO的侧壁；以及具有圆筒形的阻挡层BK，其围绕电荷俘获层TR的侧壁。隧道绝缘层TO可以由作为绝缘材料的氧化物层形成，电荷俘获层TR可以由氮化物层形成，并且阻挡层BK可以由作为绝缘材料的氧化物层形成。隧道绝缘层TO是其中电子在沟道层CL和电荷俘获层TR之间隧穿的层，电荷俘获层TR是俘获电子的层，并且阻挡层BK是用于阻挡电荷俘获层TR中俘获的电子向字线WL移动的层。
存储器单元包括在层叠结构ST中与字线相邻的插塞，并且存储器单元的宽度由构成插塞PLG的每个组件限定。
例如，插塞PLG形成在垂直穿透字线WL和层间绝缘层IT的垂直孔VH的内部，因此，插塞PLG的宽度根据垂直孔VH的宽度来确定。
在一个实施方式中，无论垂直孔VH的位置如何，垂直孔VH的宽度都相同。然而，由于制造工艺的特性，垂直孔VH的宽度可以根据层叠结构ST的高度而不同地形成。因此，因为存储器单元的宽度也可以根据存储器单元的高度而不同地形成，所以在该实施方式中，可以根据存储器单元的结构而不同地设置操作电压。存储器单元的结构可以对应于存储器单元的宽度。此外，尽管存储器单元的结构彼此相似，但是由于构成存储器单元或字线WL的材料的特性，存储器单元和字线WL之间可能存在电差异。在该实施方式中，可以根据存储器单元的结构对字线WL进行分组，可以根据存储器单元的电特性而灵活地改变字线WL的组，并且可以根据改变后的组来不同地设置操作电压。这将在下面详细描述。
图6至图9是示出根据本公开的第一实施方式的具有单层叠结构的存储器块和电压设置方法的图。
图6是简要示出根据本公开的第一实施方式的组变更和电压设置方法的图。
参照图6，单层叠结构ST是通过一次蚀刻工艺来形成垂直穿透层叠的字线WL和层间绝缘层IT的垂直孔VH的结构。由于蚀刻工艺，垂直孔VH可以形成为上宽度比下宽度更宽。也就是说，垂直孔VH的侧壁的斜率可能不垂直于基板，并且可具有曲面。例如，当垂直孔VH的最下部的宽度是第一宽度W1时，垂直孔VH的中间部的宽度可以是比第一宽度W1更宽的第二宽度W2，并且垂直孔VH的最上部的宽度可以是比第二宽度W2更宽的第三宽度W3。
因此，插塞PLG中所包括的存储器单元的宽度可以根据插塞PLG的位置而不同。例如，形成在插塞PLG的最下部处的存储器单元可以具有第一宽度W1，形成在插塞PLG的中间高度处的存储器单元可以具有第二宽度W2，并且形成在插塞PLG的最上部处的存储器单元可以具有第三宽度W3。
因此，单层叠结构ST中所包括的字线WL可以根据存储器单元的结构而被划分为多个组。例如，字线WL可以被划分为存储器单元具有窄宽度的第一组GR1和存储器单元具有宽宽度的第二组GR2。例如，形成在下部区域中的包括在存储器串的中心处所形成的第一边界字线WLb1的字线WL可以被包括在第一组GR1中，并且形成在第一边界字线WLb1的上部区域中的字线WL可以被包括在第二组GR2中。
默认值DEF可以存储在电压表Vol_Table中，从而将不同的电压施加到根据存储器单元的结构划分的第一组GR1和第二组GR2。例如，在编程操作或读取操作中，根据第一组GR1和第二组GR2，可以不同地设置施加到被选字线的电压和施加到未选字线的电压。例如，当被选字线被包括在第一组GR1中时，可以向被选字线施加第一编程电压Vpgm1、第一读取电压Vrd1或第一验证电压Vf1，可以向第一组GR1中所包括的未选字线施加第一通过电压Vpass1，并且可以向第二组GR2中所包括的未选字线施加第二通过电压Vpass2。当被选字线被包括在第二组中时，可以向被选字线施加第二编程电压Vpgm2、第二读取电压Vrd2或第二验证电压Vf2，可以向第一组GR1中所包括的未选字线施加第一通过电压Vpass1，并且可以向第二组GR2中所包括的未选字线施加第二通过电压Vpass2。第二编程电压Vpgm2可以被设置成与第一编程电压Vpgm1的电平不同的电平，并且第二读取电压Vrd2可以被设置成与第一读取电压Vrd1的电平不同的电平。在第一组GR1和第二组GR2中，可以不同地设置其它电压Vf1、Vpass1、Vf2和Vpass2。
如上所述，默认值DEF可以是相对于根据存储器单元的结构划分的第一组GR1和第二组GR2而设置的电压。因此，默认值DEF可以存储在电压表Vol_Table中，直到存储器装置的测试操作之前。
在与第一组GR1和第二组GR2的边界相邻的存储器单元当中，可存在被包括在不同组中但具有相似电特性的存储器单元。也就是说，在被包括在第一组GR1中并且与第一边界字线WLb1相邻的存储器单元当中，可存在这样的存储器单元：其诸如编程速度或擦除速度之类的电特性与包括在第一组GR1中的存储器单元的电特性相比，更类似于包括在第二组GR2中的存储器单元的电特性。另选地，可存在这样的存储器单元：其电特性与第一组GR1的存储器单元的电特性相比，更类似于第二组GR2的一些存储器单元的电特性。在该实施方式中，当检测到这些存储器单元时，改变包括在第一组GR1和第二组GR2中的字线，并且默认值DEF根据改变后的字线而改变为最终电压值FV，从而能够提高存储器装置的可靠性。
例如，将默认值DEF设置成施加到相对于第一边界字线WLb1所划分的第一组GR1和第二组GR2的字线的电压。可以将最终电压值FV设置成施加到第一组GR1和第二组GR2的以下字线的电压，所述字线在设置了默认值DEF的状态下通过存储器装置的测试操作相对于连接到具有相似电特性的存储器单元的字线而被重组。更具体地，在设置默认值DEF之后，作为存储器装置的测试操作的结果，当确定出包括在第一组GR1中的存储器单元当中的与第一边界字线WLb1相邻的一些存储器单元61的电特性与第一组GR1的存储器单元的电特性相比，更类似于第二组GR2的存储器单元的电特性时，可以将存储器单元61包括在第二组GR2中，第一边界字线WLb1(相对于第一边界字线WLb1划分了第一组GR1和第二组GR2)可以改变为第二边界字线WLb2。因此，组控制器(图2所示的GR_CON)可以改变第一组GR1和第二组GR2以及在电压表(图2所示的Vol_Table)中的每个组中所设置的电压值，使得施加到与存储器单元61连接的字线的电压被设置为具有与第二组GR2相同的电平。作为存储器装置的测试操作的结果，当不需要改变第一组GR1和第二组GR2时，组控制器(图2所示的GR_CON)可以保持电压表(图2所示的Vol_Table)的默认值DEF。
可以将关于如何划分第一组GR1和第二组GR2的边界或参照物设置为位于第一组GR1中的最上端处的字线、设置为位于第二组GR2中的最下端处的字线、或者设置为在第一组GR1和第二组GR2中的相邻字线之间形成的层间绝缘层IT中的区域。
通过第一组GR1和第二组GR2之间所包括的一些存储器单元的测试操作，可以灵活地改变关于如何划分第一组GR1和第二组GR2的边界区域。这将参照图7详细描述如下。
图7是示出改变边界区域的实施方式的图。
参照图7，当第一字线WL1至第二十字线WL20被包括在第一组GR1中，并且第二十一字线WL21至第三十二字线WL32被包括在第二组GR2中时，基于存储器单元的结构，初始设置的第一组GR1和第二组GR2的边界区域BR变为第二十字线WL20和第二十一字线WL21之间的区域。在相对于边界区域BR划分的第一组GR1和第二组GR2中的每一组中所设置的电压变为默认值DEF。在默认值DEF中，可以将与第一组GR1对应的第一编程电压Vpagm1、第一读取电压Vrd1、第一验证电压Vf1和第一通过电压Vpass1设置成要施加到第一字线WL1至第二十字线WL20的电压，并且可以将与第二组GR2对应的第二编程电压Vpgm2、第二读取电压Vrd2、第二验证电压Vf2和第二通过电压Vpass2设置成要施加到第二十一字线WL21至第三十二字线WL32的电压。
默认值DEF是相对于根据存储器单元的结构划分的第一组GR1和第二组GR2的字线设置的电压。因此，在该实施方式中，根据存储器单元的结构设置的边界区域BR可以根据存储器单元的电特性改变为另一边界区域BR。
例如，可以执行存储器单元的测试操作，并且基于测试操作的结果值，可以改变边界区域BR，使得连接到具有相似电特性的存储器单元的字线被包括在相同的组中。当边界区域BR改变时，第一组GR1和第二组GR2也被改变，因此，可以基于改变后的第一组GR1和第二组GR2的字线，将默认值DEF改变为最终电压值FV。
例如，作为测试操作的结果，当确定出与第一组GR1中所包括的第十九字线WL19和第二十字线WL20连接的存储器单元的电特性类似于与第二组GR2中所包括的第二十一字线WL21或第二十二字线WL22连接的存储器单元的电特性时，将边界区域BR改变，并且第一组GR1和第二组GR2也被改变。因此，在重置的最终电压值FV中，与第一组GR1对应的第一编程电压Vpgm1、第一读取电压Vrd1、第一验证电压Vf1和第一通过电压Vpass1可以被重置为要施加到第一字线WL1至第十八字线WL18的电压，并且与第二组GR2对应的第二编程电压Vpgm2、第二读取电压Vrd2、第二验证电压Vf2和第二通过电压Vpass2可以被重置为要施加到第十九字线WL19至第三十二字线WL32的电压。
可以对连接到与边界区域BR相邻的一些字线的存储器单元执行测试操作。换句话说，当对连接到所有字线的存储器单元执行测试操作时，执行测试操作所需的时间增加，因此，可以仅对连接到与边界区域BR相邻的一些字线的存储器单元执行测试操作，从而减少时间。例如，可以对包括在测试区域TR中的存储器单元执行测试操作。因此，边界区域BR可以基于测试操作的结果在测试区域TR中灵活地改变。
下面将参照图8详细描述测试操作。
图8是示出测试区域中所包括的存储器单元的测试方法和组设置方法的图。
参照图8，可以将测试区域TR设置成包括以下存储器单元的区域，所述存储器单元与初始设置的边界区域BR相邻并且被包括在具有相似结构的不同组中。例如，存储器单元和与其连接的字线可以根据存储器单元的结构差异初步划分为多个组。然而，即使当与边界区域(存储器单元相对于该边界区域被划分为不同的组)相邻的存储器单元被包括在不同的组中时，这些存储器单元也可以具有相似的电特性。
也就是说，由于结构差异而被划分到不同组中的存储器单元中的一些可以具有与另一组(而不是包括对应存储器单元的组)中包括的存储器单元的电特性更相似的电特性。
因此，可以将测试区域TR设置为与初始设置的边界区域BR相邻的区域。尽管在图8中示出了第十七字线WL17至第二十二字线WL22被包括在测试区域TR中的情况，但是测试区域TR可以根据存储器装置、平面和存储器块而不同地设置。另选地，测试区域TR可以根据存储器装置而不同地形成，根据平面而不同地形成，并且根据存储器块而不同地形成。
对于测试操作，可以将与初始设置的边界区域BR相邻的任何一条字线设置成参考字线REF_WL，并且可以将测试电压施加到与参考字线REF_WL相邻并且被包括在测试区域TR中的字线。例如，当将第二十字线WL20设置成参考字线REF_WL时，可以对测试区域TR中的以下存储器单元执行测试操作，所述存储器单元分别连接到在比参考字线REF_WL的层低的层中所形成的第(N-1)字线、第(N-2)字线和第(N-3)字线以及在比参考字线REF_WL的层高的层中所形成的第(N+1)字线和第(N+2)字线。
在测试操作中，在逐一选择被选测试区域TR中所包括的字线时，可以测量连接到被选字线的存储器单元的编程速度，可以测量连接到被选字线的存储器单元的擦除速度，并且可以测量在对连接到被选字线的存储器单元进行编程之后阈值电压被保持的时段(即，保持特性)。在测试模式中，上述测试操作可以全部被执行，或者可以执行一些测试操作。
可以基于测试区域TR中包括的存储器单元的测试操作的结果值RES_VAL来改变初始设置的组。例如，测试操作的结果值RES_VAL可以是通过反映存储器单元的编程速度PGM_S、擦除速度ER_S和保持特性RET而获得的值；可以是通过反映编程速度PGM_S、擦除速度ER_S和保持特性RET中的任何一个特性而获得的值；或者可以是通过反映编程速度PGM_S、擦除速度ER_S和保持特性RET中的一些特性而获得的值。例如，当连接到第十七字线WL17和第十八字线WL18的存储器单元的结果值RES_VAL是第A结果值RES_A并且连接到第十九字线WL19至第二十二字线WL22的存储器单元的结果值RES_VAL是第B结果值RES_B时，边界区域BR可以改变为第十八字线WL18和第十九字线WL19之间的区域。当第一组GR1和第二组GR2的边界区域BR改变时，在测试操作之前包括在第一组GR1中的第十九字线WL19和第二十字线WL20可以在测试操作之后被包括在第二组GR2中。
因此，字线组GR可以最终改变为包括第十七字线WL17和第十八字线WL18的第一组G1，以及包括第十九字线WL19至第二十二字线WL22的第二组GR2。
图9是示出测试区域的设置方法的图。
参照图9，尽管在不同的存储器块91和92中包括相同数量的字线，但是由于制造工艺的特性，导致存储器单元的电特性可能彼此不同。存储器单元的电特性可以由结构差异初步生成，但是在与根据结构差异所设置的边界区域相邻的存储器单元和字线之间的电特性可以彼此相似或不同。
可以通过测试操作来检查电特性，但是执行用于测试存储器块中包括的所有存储器单元的测试操作所需的时间增加。因此，在该实施方式中，可以将包括边界区域BR的部分区域设置成测试区域TR，并且仅对测试区域TR中包括的存储器单元执行测试操作。因此，能够减少执行测试操作所需的时间。
可以相对于所有存储器块同等地设置测试区域TR。然而，根据包括存储器装置的晶片的位置(即，在晶圆上形成晶片的位置)，可以不同地设置测试区域TR。例如，在制造存储器装置时，根据晶圆上形成的晶片的位置，可能出现物理差异，因此，在存储器装置中可能出现电特性差异。通过考虑该差异，可以在一些晶片的存储器块91中的第十七字线WL17至第二十二字线WL22之间设置测试区域TR，并且可以在其它晶片的存储器块92中的第二十字线WL20至第二十五字线WL25之间设置测试区域TR。图9所示的测试区域TR仅仅是一个实施方式，并且可以根据存储器装置而改变。
图10和图11是示出根据本公开的第二实施方式的具有多层叠结构的存储器块和电压设置方法的图。
图10是示出形成在多层叠结构中的存储器块的截面和存储器单元的结构的图。
参照图10，多层叠结构是其中两个或更多个单层叠结构ST1和ST2被层叠以构成一个存储器块的结构。例如，第二层叠件ST2可以层叠在第一层叠件ST1的顶部，并且在第一层叠件ST1和第二层叠件ST2中形成的存储器单元可以构成一个存储器串。在图10中，作为一个实施方式，示出了两个层叠件被层叠的结构，但是可以层叠三个或更多个层叠件来构成多层叠结构。该实施方式不限于任何特定数量的层叠的层叠件。
在多层叠结构中，在形成第一层叠件ST1之后，在第一层叠件ST1的顶部形成第二层叠件ST2。因此，垂直穿透字线WL和层间绝缘层IT的插塞PLG的宽度不会随着从插塞PLG的最上部接近最下部而连续变窄，而是相对于第一层叠件ST1和第二层叠件ST2的边界不连续地改变。例如，第二层叠件ST2中包括的插塞PLG的最下部的宽度比第一层叠件ST1中包括的插塞PLG的最上部的宽度窄。因此，在多层叠结构中，即使在包括在相同存储器串中的存储器单元的情况下，存储器单元也可具有根据其高度而不连续地改变的宽度。
参照图11，如上所述，在其中具有明确不同的存储器单元结构的两个或更多个区域存在于相同存储器串的存储器块中，可以初始固定地设置多个边界区域BR1和BR2。例如，第九字线WL9和第十字线WL10之间的区域可以初始地设置成第一边界区域BR1，并且第二十五字线WL25和第二十六字线WL26之间的区域可以初始地设置成第二边界区域BR2(111)。字线可以通过初始设置的第一边界区域BR1和第二边界区域BR2而划分成第一组GR1、第二组GR2和第三组GR3，并且可以根据初始设置的第一组GR1至第三组GR3中的每一个来设置默认值DEF。
可以根据制造工艺的特性和晶片的位置来设置第一测试区域TR1和第二测试区域TR2，第一边界区域BR1可以在第一测试区域TR1中改变，第二边界区域BR2可以在第二测试区域TR2中改变。
基于对第一测试区域TR1和第二测试区域TR2中包括的存储器单元的测试操作的结果，第一边界区域BR1和第二边界区域BR2可以根据存储器块而改变。
例如，相对于初始设置的第一边界区域BR1，当在第二组GR2的下部处所形成的一些存储器单元的电特性与第二组GR2中所包括的其它存储器单元的电特性相比，更类似于第一组GR1中所包括的存储器单元的电特性时，可以提高第一边界区域BR1的位置(112)。相对于初始设置的第二边界区域BR2，当在第二组GR2的上部处所形成的一些存储器单元的电特性与第二组GR2中所包括的其它存储器单元的电特性相比，更类似于第三组GR3中所包括的存储器单元的电特性时，可以降低第二边界区域BR2的位置(112)。
例如，相对于初始设置的第一边界区域BR1，当在第一组GR1的上部处所形成的一些存储器单元的电特性与第一组GR1中所包括的其它存储器单元的电特性相比，更类似于第二组GR2中所包括的存储器单元的电特性时，可以降低第一边界区域BR1的位置(113)。相对于初始设置的第二边界区域BR2，当在第三组GR3的下部处所形成的一些存储器单元的电特性与第三组GR3中所包括的其它存储器单元的电特性相比，更类似于第二组GR2中所包括的存储器单元的电特性时，可以提高第二边界区域BR2的位置(113)。
如上所述，当初始设置的第一边界区域BR1和第二边界区域BR2的位置改变(112和113)时，第一组GR1至第三组GR3中的每一组的边界改变，因此第一组GR1至第三组GR3中所包括的字线改变。因此，当初始设置的第一边界BR1和第二边界BR2的位置改变(112和113)时，默认值DEF可以根据第一组GR1至第三组GR3中所包括的字线改变为最终电压值FV。
图12是示出包括图2所示的存储器装置的存储器系统的另一实施方式的图。
参照图12，存储器系统30000可以实现为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可以包括储存装置1100和能够控制储存装置1100的操作的控制器1200。控制器1200可以在处理器3100的控制下控制储存装置1100的数据访问操作，例如，编程操作、擦除操作、读取操作等。
储存装置1100中所编程的数据可以在控制器1200的控制下通过显示器3200输出。
无线电收发器3300可以通过天线ANT发送/接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号改变为能够由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并且将处理后的信号发送到控制器1200或显示器3200。控制器1200可以将处理器3100处理的信号传输到储存装置1100。此外，无线电收发器3300可以将从处理器3100输出的信号改变为无线电信号，并且通过天线ANT将改变后的无线电信号输出到外部装置。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或将由处理器3100处理的数据的装置，并且可以实现为诸如触摸板或计算机鼠标之类的定点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得从控制器1200输出的数据、从无线电收发器3300输出的数据或者从输入装置3400输出的数据可以通过显示器3200输出。
在一些实施方式中，能够控制储存装置1100的操作的控制器1200可以实现为处理器3100的一部分，或者实现为与处理器3100分离的芯片。
图13是示出包括图2所示的存储器装置的存储器系统的另一实施方式的图。
参照图13，存储器系统70000可以实现为存储卡或智能卡。存储器系统70000可以包括储存装置1100、控制器1200和卡接口7100。
控制器1200可以控制储存装置1100和卡接口7100之间的数据交换。在一些实施方式中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本公开不限于此。
卡接口7100可以根据主机60000的协议对主机60000和控制器1200之间的数据交换进行接口连接。在一些实施方式中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可以表示能够支持由主机60000使用的协议的硬件、嵌入在硬件中的软件或者信号传输方案。
当存储器系统70000联接到诸如PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒之类的主机60000的主机接口6200时，主机接口6200可以在微处理器(μP)6100的控制下，通过卡接口7100和控制器1200执行与储存装置1100的数据通信。
根据本公开，可以根据层叠的存储器单元的结构和电特性来改变操作电压，从而能够提高存储器装置的可靠性。
尽管已经参照本公开的特定实施方式示出和描述了本公开，但是本领域技术人员应理解，在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本公开的范围不应限于上述实施方式，而是不仅应由所附权利要求确定，还应由其等同物确定。
在上述实施方式中，可以选择性地执行所有步骤，或者可以省略一些步骤。在每个实施方式中，这些步骤不必按照所描述的顺序执行，并且可以重新排列。本说明书和附图中所公开的实施方式仅仅是便于理解本公开的示例，并且本公开不限于此。也就是说，对于本领域的技术人员来说显而易见的是，可以基于本公开的技术范围进行各种变型。
此外，已经在附图和说明书中描述了本公开的实施方式。尽管这里使用了特定术语，但是这些术语仅用于解释本公开的实施方式。因此，本公开不限于上述实施方式，并且在本公开的精神和范围内，可以进行许多变形。对于本领域技术人员来说显而易见的是，除了本文所公开的实施方式之外，还能够基于本公开的技术范围进行各种变型。
相关申请的交叉引用
本申请要求于2019年11月5日提交的韩国专利申请No.10-2019-0140428的优先权，该韩国专利申请的整个公开内容通过引用并入本文中。

Claims (17)

1.一种存储器装置，该存储器装置包括：
从基板起垂直层叠的多条字线；
电连接到所述多条字线的多个存储器单元；
组控制器，该组控制器被配置为将所述多条字线分组为多个字线组，并且基于所述多个存储器单元的电特性来改变所述多个字线组；以及
电压发生器，该电压发生器被配置为在电压表中存储要分别施加到所述多个字线组的操作电压的电压值。
2.根据权利要求1所述的存储器装置，其中，所述组控制器被配置为根据所述多个存储器单元的所述电特性将所述多个字线组分组为至少两个组。
3.根据权利要求1所述的存储器装置，其中，所述组控制器被配置为基于所述多个存储器单元的测试操作的结果来改变存储在所述电压表中的电压值。
4.根据权利要求3所述的存储器装置，其中，所述组控制器被配置为：
设置测试区域，该测试区域包括与所述多个字线组之间的边界区域相邻的一些存储器单元；
根据所述测试区域中所包括的存储器单元的电特性来改变所述边界区域的位置；以及
根据改变后的边界区域来改变存储在所述电压表中的电压值。
5.根据权利要求4所述的存储器装置，其中，与相对于所述边界区域的上部和下部相邻的一些字线或者垂直层叠的多条字线被包括在所述测试区域中。
6.根据权利要求3所述的存储器装置，其中，所述组控制器被配置为改变边界区域，使得包括在测试区域中并且连接到不同字线的存储器单元当中的具有相似电特性的存储器单元被包括在相同的组中。
7.根据权利要求1所述的存储器装置，其中，存储在所述电压表中的所述电压值是在编程操作、读取操作或擦除操作中使用的所述操作电压的电平值。
8.根据权利要求7所述的存储器装置，其中，基于边界区域，针对所述多个字线组分别设置所述电压值。
9.根据权利要求7所述的存储器装置，其中，所述电压发生器被配置为：
根据所述多个存储器单元的结构差异初步设置所述电压值；并且
根据所述多个存储器单元的所述电特性二次设置所述电压值。
10.根据权利要求9所述的存储器装置，其中，根据所述电特性改变的所述电压值被存储在所述电压表中。
11.一种操作存储器装置的方法，该方法包括以下步骤：
将多条字线分成多个组；
将与所述多个组中的每一组对应的电压设置成默认值；
在设置所述默认值之后，根据多个存储器单元的电特性来改变所述多个组；以及
根据改变后的组，将所述默认值改变为最终电压值。
12.根据权利要求11所述的方法，其中，针对具有存储器单元的不同电特性的多个组，设置不同的最终电压值。
13.根据权利要求11所述的方法，其中，根据所述多个存储器单元的所述电特性来改变所述多个组的步骤包括以下步骤：
相对于所述多个组的边界区域来设置测试区域；
测试包括在所述测试区域中的存储器单元的电特性；以及
基于所述存储器单元的测试结果来改变所述测试区域中的所述边界区域。
14.根据权利要求13所述的方法，其中，设置所述测试区域的步骤包括以下步骤：
选择与所述边界区域相邻的字线作为参考字线；以及
将与所述参考字线依次相邻的多条字线包括在所述测试区域中。
15.根据权利要求14所述的方法，其中，设置所述测试区域的步骤包括以下步骤：将与所述参考字线的上部和下部相邻的一些字线包括在所述测试区域中。
16.一种操作存储器装置的方法，该方法包括以下步骤：
设置多个存储器单元的边界区域，并且基于所述边界区域将所述多个存储器单元划分成第一组和第二组；
测试与所述边界区域相邻的一些存储器单元的电特性；以及
基于测试结果，通过改变所述边界区域的位置来重置所述第一组和所述第二组。
17.根据权利要求16所述的方法，其中，所述第一组和所述第二组基于所述测试结果被重置，以使得具有相似电特性的存储器单元被包括在相同的组中。
CN202010667427.2A 2019-11-05 2020-07-13 存储器装置及其操作方法 Pending CN112786092A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190140428A KR20210054364A (ko) 2019-11-05 2019-11-05 메모리 장치 및 이의 동작 방법
KR10-2019-0140428 2019-11-05

Publications (1)

Publication Number Publication Date
CN112786092A true CN112786092A (zh) 2021-05-11

Family

ID=75687702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010667427.2A Pending CN112786092A (zh) 2019-11-05 2020-07-13 存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US11646080B2 (zh)
KR (1) KR20210054364A (zh)
CN (1) CN112786092A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102321567B1 (ko) 2021-04-27 2021-11-05 주식회사 정석케미칼 복수 자기 센서들을 이용한 주행 정보 인식 방법 및 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087878A (zh) * 2009-12-03 2011-06-08 三星电子株式会社 闪速存储器件及其编程方法
US20130064029A1 (en) * 2011-09-08 2013-03-14 SK Hynix Inc. Semiconductor memory device and operating method thereof
US20160118131A1 (en) * 2014-10-24 2016-04-28 Sandisk Technologies Inc. Adaptive Program Pulse Duration Based On Temperature
US9576671B2 (en) * 2014-11-20 2017-02-21 Western Digital Technologies, Inc. Calibrating optimal read levels
US20170154680A1 (en) * 2015-04-09 2017-06-01 SK Hynix Inc. Semiconductor memory device and operating method thereof
CN107958691A (zh) * 2016-10-17 2018-04-24 爱思开海力士有限公司 存储器件及其操作方法
CN108511010A (zh) * 2017-02-28 2018-09-07 爱思开海力士有限公司 存储器装置及其操作方法
CN110211620A (zh) * 2018-02-28 2019-09-06 三星电子株式会社 具有改进的编程性能的存储器设备及其操作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101691088B1 (ko) * 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9905302B2 (en) * 2014-11-20 2018-02-27 Western Digital Technologies, Inc. Read level grouping algorithms for increased flash performance
KR102320861B1 (ko) * 2015-10-06 2021-11-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20180060370A (ko) 2016-11-29 2018-06-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102289598B1 (ko) 2017-06-26 2021-08-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 그리고 그것의 프로그램 방법
US10289341B2 (en) * 2017-06-30 2019-05-14 Western Digital Technologies, Inc. Operating parameter offsets in solid state memory devices
US10573397B1 (en) * 2018-12-04 2020-02-25 Western Digital Technologies, Inc. Parameter tracking for non-volatile memory to avoid over-programming
US10839923B1 (en) * 2019-06-07 2020-11-17 Sandisk Technologies Llc Predictive boosting for 3D NAND

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087878A (zh) * 2009-12-03 2011-06-08 三星电子株式会社 闪速存储器件及其编程方法
US20110138111A1 (en) * 2009-12-03 2011-06-09 Samsung Electronics Co., Ltd. Flash memory device and method of programming same
US20130064029A1 (en) * 2011-09-08 2013-03-14 SK Hynix Inc. Semiconductor memory device and operating method thereof
US20160118131A1 (en) * 2014-10-24 2016-04-28 Sandisk Technologies Inc. Adaptive Program Pulse Duration Based On Temperature
US9576671B2 (en) * 2014-11-20 2017-02-21 Western Digital Technologies, Inc. Calibrating optimal read levels
US20170154680A1 (en) * 2015-04-09 2017-06-01 SK Hynix Inc. Semiconductor memory device and operating method thereof
CN107958691A (zh) * 2016-10-17 2018-04-24 爱思开海力士有限公司 存储器件及其操作方法
CN108511010A (zh) * 2017-02-28 2018-09-07 爱思开海力士有限公司 存储器装置及其操作方法
CN110211620A (zh) * 2018-02-28 2019-09-06 三星电子株式会社 具有改进的编程性能的存储器设备及其操作方法

Also Published As

Publication number Publication date
KR20210054364A (ko) 2021-05-13
US20210134367A1 (en) 2021-05-06
US11646080B2 (en) 2023-05-09

Similar Documents

Publication Publication Date Title
US8929145B2 (en) Nonvolatile memory device, programming method thereof and memory system including the same
KR100813618B1 (ko) 3차원 어레이 구조를 갖는 반도체 메모리 장치
US10236065B2 (en) Nonvolatile memory device including multi-plane structure
US10964398B2 (en) Memory device and a storage system using the same
US10804293B2 (en) Nonvolatile memory device, vertical NAND flash memory device and SSD device including the same
CN109256165B (zh) 存储装置及其操作方法
US11817153B2 (en) Memory device that performs erase operation to preserve data reliability
CN101510440B (zh) 闪速存储器装置
US11294580B2 (en) Nonvolatile memory device
KR20200055585A (ko) 랜덤 입출력 엔진을 포함하는 메모리 장치 및 그것을 포함하는 저장 장치
CN106782654B (zh) 半导体存储装置及其操作方法
US11646080B2 (en) Memory device having word line groups and operating method of the memory device
CN116264773A (zh) 存储器装置和操作存储器装置的方法
US11315646B2 (en) Memory device having improved data reliability by varying program sequences
KR20230098971A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
EP4181133A1 (en) Non-volatile memory device and erase method thereof
US11355207B2 (en) Memory device and method of operating the same
US11615835B2 (en) Memory device
US11205485B2 (en) Three-dimensional NAND flash memory device having improved data reliability by varying program intervals, and method of operating the same
CN112242396B (zh) 半导体存储器装置
US20170048970A1 (en) Printed Circuit Board
US11894431B2 (en) Memory device with fixed negative charge plug
CN115440275A (zh) 存储器设备及其操作方法
CN113496737A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination