CN107958691A - 存储器件及其操作方法 - Google Patents

存储器件及其操作方法 Download PDF

Info

Publication number
CN107958691A
CN107958691A CN201710705575.7A CN201710705575A CN107958691A CN 107958691 A CN107958691 A CN 107958691A CN 201710705575 A CN201710705575 A CN 201710705575A CN 107958691 A CN107958691 A CN 107958691A
Authority
CN
China
Prior art keywords
wordline
data
activation
storage unit
couple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710705575.7A
Other languages
English (en)
Other versions
CN107958691B (zh
Inventor
崔海郞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107958691A publication Critical patent/CN107958691A/zh
Application granted granted Critical
Publication of CN107958691B publication Critical patent/CN107958691B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一种存储器件包括：多个字线；多个位线；多个存储单元，每个存储单元耦接到多个字线之中的对应字线以及多个位线之中的对应位线；以及控制块，其适用于控制多个字线之中的至少两个字线一起被激活，以及基于与激活的字线相对应的位线的电压来判断是否存在弱单元。

Description

存储器件及其操作方法
相关申请的交叉引用
本申请要求2016年10月17日在韩国知识产权局提交的第10-2016-0134238号的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
示例性实施例涉及一种存储器件及其操作方法。
背景技术
通常，由用作开关的晶体管和储存电荷(即，数据)的电容器构成诸如动态随机存取存储器(DRAM)的半导体存储器件的存储单元。根据存储单元的电容器中是否存在电荷(即，电容器的端子的电压是高还是低)来识别数据为“高”(逻辑1)或“低”(逻辑0)。
原则上，由于以在电容器中累积电荷的方式来实现数据的储存，所以数据的储存不消耗功率。然而，由于储存在电容器中的电荷的初始量因由金属氧化物半导体(MOS)晶体管等的PN耦合引起的泄漏电流而消失，因此数据可能会丢失。为了防止这种情况，在数据丢失之前应该读取存储单元中的数据，并且正常量的电荷应基于读取的信息而被再充电。只有当这样的操作被周期性地重复时，才能保留数据的储存。这种用于再充电单元电荷的过程被称为刷新操作。
每当刷新命令从存储器控制器被传输至存储器时，执行刷新操作。存储器控制器通过考虑存储器的数据保持时间来以预定的时间间隔将刷新命令传输到存储器。例如，如果存储器的数据保持时间为64ms，并且当刷新命令被接收8000次时可以刷新存储器中的整个存储单元，则存储器控制器将刷新命令传输到存储器8000次为64ms。
在存储器件的测试过程中，如果包括在存储器件中的一些存储单元的数据保持时间不超过预定的参考时间，则对应的存储器件被处理为故障。以这种方式被处理为故障的存储器件应该被丢弃。
如果包括具有不超过参考时间的数据保持时间的存储单元(即，弱单元)的所有存储器件都被处理为故障，则存储器件的产量不得不下降。此外，尽管存储器件已通过测试，但是如果弱单元由于后面的因素而被引入，则可能会发生错误。
此外，由于至少数千万个单元被集成在一个芯片中的事实而导致超高集成度，所以可以提及的是，即使制造工艺先进，存在弱单元的概率也会增加。如果对这样的弱单元没有精确地进行测试，则可能难以确保半导体存储器件的可靠性。因此，正在研究用于检测弱单元的各种方案和方法。
发明内容
各种实施例针对缩短检测弱单元所需的测试时间的存储器件及其操作方法。
在一个实施例中，存储器件可以包括：多个字线；多个位线；多个存储单元，每个存储单元耦接到多个字线之中的对应字线以及多个位线之中的对应位线；以及控制块，其适用于控制多个字线之中的至少两个字线一起被激活，以及基于与激活的字线相对应的位线的电压来判断是否存在弱单元。
在一个实施例中，用于操作包括多个字线、多个位线以及多个存储单元的存储器件的方法，每个存储单元耦接到多个字线之中的对应字线以及多个位线之中的对应位线，该方法可以包括：一起激活多个字线之中的至少两个字线；在耦接到激活的字线和位线的存储单元之中的耦接到同一位线的存储单元之间共享电荷；以及基于与激活的字线相对应的位线的电压低于参考电压，确定在耦接到激活的字线的存储单元之中存在弱单元，而当与激活的字线相对应的位线的电压等于或高于参考电压时，确定在耦接到激活的字线的存储单元之中不存在弱单元。
在一个实施例中，存储器件可以包括：第一字线组至第n字线组(其中n是自然数)，每个字线组包括至少两个字线；以及控制块，其适用于控制第一字线组至第n字线组被顺序激活，以及基于与激活的字线组相对应的位线的电压来判断在耦接到激活的字线组的存储单元之中是否存在弱单元。
附图说明
图1是图示根据实施例的存储器件的示图。
图2是图示图1所示的单元阵列的内部配置的一部分的示例的示图。
图3A是图示多个存储单元同时电耦接到一个位线的状态的示例的示图。
图3B是图示根据图3A的存储单元的数据保持时间的位线电压随时间的变化的示图。
图4是图示传统测试操作的示图。
图5是图示图1所示的存储器件的测试操作的示图。
图6是图示图1所示的控制块的示例的示图。
图7是图示在图6所示的在地址储存单元中储存弱地址的示例的示图。
图8是图示根据实施例的变化的地址储存单元和在地址储存单元中储存弱地址的示例的示图。
图9是图示根据实施例的用于操作存储器件的方法的流程图。
图10是图示根据实施例的用于操作存储器件的方法的流程图。
图11是图示通过使用用于操作图10所示的存储器件的方法的测试时间的示图。
具体实施方式
下面将参考附图更详细地描述各种实施例。然而，本发明可以以不同的形式来实施，并且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本发明的范围。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记指相同的部件。
图1是图示根据实施例的存储器件的示图。
参考图1，存储器件可以包括单元阵列110、模式设置块120、刷新控制块130、刷新计数器140、控制块150、行控制块160、列控制块170以及管道锁存块180。
单元阵列110可以包括多个字线WL0至WLx(其中，x是自然数)、多个位线BL0至BLy(其中，y是自然数)以及多个存储单元MC。稍后将参照图2描述单元阵列110的详细配置和操作。
模式设置块120可以将存储器件设置为正常操作模式和测试操作模式的一种操作模式。当存储器件被设置为正常操作模式时，模式设置块120可以去激活测试模式信号TM，而当存储器件被设置为测试操作模式时，模式设置块120可以激活测试模式信号TM。当设置命令SET被施加时，模式设置块120可以响应于设置信息SET_INF来去激活或激活测试模式信号TM。设置信息SET_INF可以包括命令信号和地址信号的至少一个信号。
刷新控制块130可以响应于刷新命令REF来激活刷新信号REFP至少一次。刷新信号REFP被激活的计数可以被设置为对应于响应于刷新命令REF来同时执行刷新操作的计数。
刷新计数器140可以响应于刷新信号REFP来执行计数，以及产生计数地址CNT_ADD。刷新计数器140可以通过计数将计数地址CNT_ADD的值增加1。将计数地址CNT_ADD的值增加1可以意味着：计数地址CNT_ADD改变，使得如果这次第k个字线被选中，则下一次第(k+1)个字线被选中。
控制块150可以控制多个字线WL0至WLx之中的至少两个字线在测试操作模式中一起被激活，以及通过使用与激活的字线相对应的每个位线的电压来判断是否存在弱单元。控制块150可以通过一次测试操作来测试在耦接到至少两个字线的存储单元中是否包括弱单元。
当位线的电压等于或高于参考电压时，控制块150可以确定在耦接到激活的字线的存储单元MC之中不存在弱单元。此外，当位线的电压低于参考电压时，控制块150可以确定在耦接到激活的字线的存储单元MC之中存在弱单元。
首先，在下文中被称为测试数据TEST_DATA的相同数据(例如，逻辑0电平数据或逻辑1电平数据)可以被写入多个存储单元MC中，这些存储单元MC耦接到作为测试目标的至少两个字线。此后，当测试模式信号TM被激活时，控制块150可以产生测试地址TADD。当刷新信号REFP被激活时，控制块150可以更新(例如，增加)测试地址TADD。在测试操作中，如果刷新信号REFP被激活，则与测试地址TADD相对应的至少两个字线可以被一起激活预定时间。
以供参考，测试地址TADD可以是用于在多个字线WL0至WLx之中一起选择至少两个字线的地址。当用于选择一个字线的地址包括10比特位时，测试地址TADD可以是仅包括10比特位之中预定数量的上比特位的地址。例如，当用于选择一个字线的地址包括10比特位时，测试地址TADD可以是仅包括10比特位之中的上6比特位的地址。当使用测试地址TADD时，上6比特位地址的值相同而下4比特位地址的值不同的16个字线可以被一起选中。
控制块150可以在经过预定时间之后将位线的数据与测试数据TEST_DATA进行比较。当位线的数据和测试数据TEST_DATA不同时，控制块150可以确定在耦接到作为测试目标的至少两个字线的存储单元之中包括弱单元。此外，当位线的数据和测试数据TEST_DATA相同时，控制块150可以确定在耦接到作为测试目标的至少两个字线的存储单元之中不包括弱单元。
当确定在耦接到与测试地址TADD相对应的字线的存储单元中包括弱单元为测试操作的结果时，控制块150可以将测试地址TADD储存为弱地址WADD。
在读取操作中，从单元阵列110输出的数据可以通过列控制块170的控制而被传送到多个全局线GIO。多个全局线GIO的数据可以被锁存在管道锁存块180中，以及然后被输出到存储器件的外部。在测试操作中，位线的数据可以通过列控制块170的控制而穿过全局线GIO和管道锁存块180。控制块150可以通过将多个全局线GIO的数据D1、锁存在管道锁存块180中的数据D2或从管道锁存块180输出的数据D3与储存在其中的测试数据TEST_DATA进行比较来判断是否包括弱单元。从管道锁存块180输出的数据可以通过数据输出线DQ来传送。
行控制块160可以控制用于由行地址RADD、计数地址CNT_ADD或测试地址TADD选中的字线的激活操作和预充电操作。当激活命令ACT被施加时，行控制块160可以激活与行地址RADD相对应的字线，而当预充电命令PRE被施加时，对激活的字线预充电。如果在测试模式信号TM被去激活的情况下激活刷新信号REFP，则行控制块160可以将与计数地址CNT_ADD相对应的字线激活预定时间，以及然后对字线进行预充电。如果在测试模式信号TM被激活的情况下激活刷新信号REFP，则行控制块160可以将与测试地址TADD相对应的至少两个字线一起激活预定时间，然后对字线进行预充电。
当读取命令RD被施加时，列控制块170可以读取由列地址CADD选中的位线的数据。此外，当写入命令WT被施加时，列控制块170可以通过由列地址CADD选中的位线来写入数据。要输入到单元阵列110或从单元阵列110输出的数据可以通过全局线GIO来传送。当测试模式信号TM被激活时，如果在至少两个字线被激活之后经过了预定时间，则列控制块170可以将位线的数据传送到全局线GIO。
图2是图示图1所示的单元阵列110的内部配置的一部分的示例的示图。
参考图2，单元阵列110可以包括单元区块MT0和MT1、第一感测放大器SA1、多个字线WL、多个位线BL、多个存储单元MC、SIO线SIO、第二感测放大器SA2和局部线LIO。每个存储单元MC可以包括单元晶体管T和单元电容器C。在图2中，仅示出了一个存储单元MC的内部配置。虽然在图2中仅示出了单元阵列110中所包括的单元区块之中的2个单元区块MT0和MT1，但是单元阵列110可以包括至少数十到数百个单元区块。可以根据设计来改变与每个单元区块相对应的字线WL和位线BL的数量以及包括在每个单元区块中的存储单元MC的数量。
第一感测放大器SA1可以响应于使能信号EN而被激活，以及在激活状态下感测并放大位线BL的数据。当列选择信号YI<0:1>的对应列选择信号被激活时，第一感测放大器SA1中的每个可以在对应位线BL与SIO线SIO之间传送数据。
当在测试操作模式下执行操作时，使能信号EN可以保留去激活状态，并且只有列选择信号YI<0:1>可以被激活。第一感测放大器SA1可以不放大对应的位线BL的数据，并且可以电耦接对应的位线BL和SIO线SIO。
第二感测放大器SA2可以感测并放大SIO线SIO的数据，以及将它们传送到LIO线LIO。当SIO线SIO的电压比预定电平高时，第二感测放大器SA2可以将第一数据(例如，逻辑1电平数据)传送到局部线LIO，而当SIO线SIO的电压比预定电平低时，第二感测放大器SA2可以将第二数据(例如，逻辑0电平数据)传送到局部线LIO。
在测试操作中，如果在将相同数据写入存储单元MC之后经过了预定时间，则至少两个字线WL(参见TEST_ACT)可以一起被激活。如果至少两个字线WL一起被激活，则与各个字线WL相对应的存储单元MC可以与位线BL电耦接。
图3A是图示多个存储单元MC同时电耦接到一个位线BL的示例的示图。在图3A中，以导通开关的形式示出每个单元晶体管T。如图3A所示，在测试操作中，至少两个单元电容器C可以同时电耦接到一个位线BL。当通过参考符号BL_C指定存在于位线BL中的电容时，由于在单元电容器C和具有电容BL_C的位线BL之间的电荷共享，因此位线BL的电压可以随时间流逝而改变。在图3A中，省略了字线的图示。
图3B是图示根据图3A的存储单元MC的数据保持时间的位线BL电压随时间的变化的示图。
如图3B所示，第一曲线G1可以表示在存储单元MC的平均数据保持时间比常规存储单元MC的平均数据保持时间长时的位线BL的电压变化，以下被称为CASE1。在CASE1中，存储单元MC的一些或全部可以具有比常规存储单元MC更长的数据保持时间。第二曲线图G2可以表示在存储单元MC的平均数据保持时间与常规存储单元MC的平均数据保持时间相似时的位线BL的电压变化，以下被称为CASE2。第三曲线图G3可以表示在存储单元MC的平均数据保持时间比常规存储单元MC的平均数据保持时间短时的位线BL的电压变化，以下被称为CASE3。在CASE3中，存储单元MC的一些或全部可以是弱单元。
当观察第一曲线G1至第三曲线G3时，可以看出，每段时间位线BL的电压变化和位线BL的电压的最大值根据存储单元MC的平均数据保持时间而改变。其原因如下。虽然储存在理想存储单元MC中的电荷量被保留而不管时间如何，但是储存在单元电容器C中的电荷量实际上随着时间流逝而逐渐减小。在这方面，储存在单元电容器C中的电荷量在数据保持时间长时缓慢减小，而在弱单元的情况下快速减小。因此，当存储单元MC与位线BL耦接时，储存在存储单元MC的单元电容器C中的电荷量的总和在CASE1中最大，而在CASE3中最小。
由于在存储单元MC和位线BL之间的电荷量差异较大时电荷的移动较快，所以在第一曲线G1中每段时间位线BL的电压变化最大。此外，由于储存在存储单元MC中的电荷量较大，因此当电荷被完全分配时由位线BL共享的电荷量较大，所以在第一曲线G1中位线BL的电压的最大值最高。由于当列选择信号YI<0:1>被激活的同时，CASE1和CASE2具有比参考电压VREF高的电压电平，而CASE3具有比参考电压VREF低的电压电平的事实，因此可以在CASE1和CASE2下从第二感测放大器SA2输出逻辑1电平数据，而可以在CASE3下从第二感测放大器SA2输出逻辑0电平数据。由于最初写入存储单元MC的数据是逻辑1电平数据，所以通过将从单元阵列110输出的数据与作为测试数据TEST_DATA的逻辑1电平数据进行比较，可以判断在与作为测试目标的至少两个字线WL耦接的存储单元MC之中是否包括弱单元。
图4是图示传统测试操作的示图。
参考图4，可以对一个字线单独执行传统测试操作。可以按照下面的顺序执行测试操作。首先，可以将测试数据TEST_DATA写入作为测试目标的字线。其后，在从作为测试目标的字线在预定时间内未被刷新时起经过预定时间之后，可以读取与作为测试目标的字线耦接的存储单元(图4中未示出)，并且可以将读取数据与测试数据TEST_DATA进行比较。预定时间可以是用于确定弱单元的参考时间。例如，当在说明书中定义的刷新周期为tRFC时，可以将参考时间设置为tRFC、n倍的tRFC或1/n倍的tRFC(其中，n是自然数)。
因此，当传统技术中测试一个字线所需的时间是tTEST1时，测试全部k个字线可能需要等于或长于k×tTEST1的时间。
图5是图示图1所示的存储器件的测试操作的示图。
参考图5，可以通过同时将n个字线分组来执行图1所示的存储器件的测试操作。可以按照下面的顺序执行测试操作。首先，可以将测试数据TEST_DATA写入作为测试目标的字线。其后，在从作为测试目标的字线在预定时间内不被刷新时起经过预定时间之后，可以将与通过一起激活n个字线而确定的位线BL的电压相对应的数据与测试数据TEST_DATA进行比较。
因此，当测试图1所示的存储器件的n个字线所需的时间是tTEST2时，可以提供可以在时间k/n×tTEST2内测试全部k个字线的优点。由于n可以被不同地设置，所以通过增加n可以显著缩短测试时间。另外，可以通过减小n来详细指定弱单元的位置。
图6是图示图1所示的控制块150的示例的示图。
参考图6，控制块150可以包括测试地址发生单元610、测试数据锁存单元620、数据比较单元630以及地址储存单元640。
测试地址发生单元610可以在测试模式信号TM被激活时产生测试地址TADD，而在刷新信号REFP被激活时增加测试地址TADD。
当测试模式信号TM被激活时，测试数据锁存单元620可以锁存被写入到作为测试目标的存储单元中的测试数据TEST_DATA，以及输出测试数据TEST_DATA。
数据比较单元630可以将测试数据TEST_DATA与从单元阵列110输出的读取数据READ_DATA进行比较，以及判断耦接到作为测试目标的至少两个字线的存储单元之中是否包括弱单元。数据比较单元630可以响应于通过延迟刷新信号REFP而产生的延迟刷新信号DREFP来执行比较操作。读取数据READ_DATA可以是图2的数据D1、D2和D3之中的一个数据。数据比较单元630可以根据比较结果来激活或去激活弱单元检测信号DET_WEAK。
当弱单元检测信号DET_WEAK被激活时，地址储存单元640可以将测试地址TADD储存为弱地址WADD。当弱单元检测信号DET_WEAK被激活时，根据本实施例的地址储存单元640可以直接将测试地址TADD储存为弱地址WADD。地址储存单元640可以输出用于弱单元的刷新操作的弱地址WADD。
图7是图示根据实施例的在地址储存单元640中储存弱地址的示例的示图。
参考图7，每当弱单元检测信号DET_WEAK被激活时，地址储存单元640可以将测试地址TADD顺序储存为弱地址WADD0、WADD1、……。地址储存单元640可以包括多个地址储存部641_0至641_p(其中，p是自然数)，并且每当弱单元检测信号DET_WEAK被激活时，将弱地址顺序储存在多个地址储存部641_0至641_p中。
图8是图示根据实施例的变化的地址储存单元640'和在地址储存单元640'中储存弱地址的示例的示图。
参考图8，地址储存单元640'可以包括多个寄存器641'_0至641'_p，并且响应于刷新信号REFP而改变选中的寄存器。当弱单元检测信号DET_WEAK被激活时，地址储存单元640'可以将弱单元检测信号DET_WEAK的激活储存在当前选中的寄存器中。例如，当储存在第零寄存器中的值为“0”时，可以表示在耦接到与测试地址TADD“0”相对应的字线的存储单元之中不包括弱单元。当储存在第五寄存器中的值为“1”时，可以表示在耦接到与测试地址TADD“5”相对应的字线的存储单元之中包含弱单元。即，可以表示测试地址TADD“5”为弱地址。
图9是图示根据实施例的用于操作存储器件的方法的流程图。
参考图9，用于操作存储器件的方法可以包括字线激活步骤S910、电荷共享步骤S920、判断步骤S930以及储存步骤S940。
在字线激活步骤S910中，与当前测试地址TADD相对应的至少两个字线可以一起被激活。如果至少两个字线被激活，则耦接到激活的字线的存储单元MC可以与对应的位线BL电耦接。
如果存储单元MC与对应的位线BL电耦接，则在电荷共享步骤S920中，可以在存储单元MC和位线BL之间共享电荷。根据储存在存储单元MC中的电荷量，每段时间位线BL的电压变化和位线BL的电压的最大值可以改变。
在判断步骤S930中，图1的控制块150可以将测试数据TEST_DATA与从单元阵列110输出的读取数据READ_DATA进行比较，以及判断耦接到作为测试目标的字线的存储单元MC之中是否存在弱单元。当存在弱单元时(即，测试数据TEST_DATA与读取数据READ_DATA不同)，该过程可以通过路径P1进入储存步骤S940。在储存步骤S940处，可以将测试地址TADD储存为弱地址WADD。当不存在弱单元时(即，测试数据TEST_DATA与读取数据READ_DATA相同)，该过程可以通过路径P2进入步骤S950。在步骤S950处，判断测试地址TADD的值是否为结束值。当测试地址TADD的值是结束值时，该过程可以从步骤S950通过路径P3进行，并且完成测试。当测试地址TADD的值不是结束值时，该过程可以通过路径P4进入步骤S960。在步骤S960处，可以增加测试地址TADD，使得可以从开始再次执行测试。
尽管用于操作存储器件的方法(如图9所示)可以判断在作为测试单元包括n个字线的组(以下，被称为字线组)中是否存在弱单元，但是不可能知道哪个字线耦接到字线组中的弱单元。为了检测耦接到弱单元的单个字线，应该执行以上参考图4所述的测试。然而，在利用图9的用于操作存储器件的方法的情况下，可以缩短用于检测耦接到弱单元的单个字线的测试时间。
图10是图示根据实施例的用于操作存储器件的方法的流程图。
参考图10，用于操作存储器件的方法可以包括第一测试步骤S1010和第二测试步骤S1020。第一测试步骤S1010可以与图9的用于操作存储器件的方法相同。
如果第一测试步骤S1010完成，则可以检测包括弱单元的字线组。在第二测试步骤S1020中，可以仅对包括弱单元的字线组中所包括的字线执行单独测试，以及可以检测耦接到弱单元的单个字线。
第二测试步骤S1020可以包括字线组选择步骤S1021、字线选择步骤S1022、测试步骤S1023以及储存步骤S1024。
在字线组选择步骤S1021中，可以将测试地址TADD与在第一测试步骤S1010中检测到的弱地址WADD进行比较，以判断它们是否相同。如果测试地址TADD和弱地址WADD相同，则该过程可以通过路径P5进行，以通过选择与对应测试地址TADD相对应的字线组来执行测试。当测试地址TADD和弱地址WADD不相同时，该过程可以通过路径P6进入步骤S1025。在步骤S1025处，判断测试地址TADD的值是否为结束值。当测试地址TADD的值不是结束值时，该过程可以通过路径P7进入步骤S1026。在步骤S1026处，可以增加测试地址TADD，以及然后该过程可以进入字线组选择步骤S1021。当测试地址TADD的值为结束值时，该过程可以通过路径P8进行，并且第二测试步骤S1020可以结束。
如果字线组被选中，则在字线选择步骤S1022处，可以顺序选择包括在选中的字线组中的单个字线。如果单个字线被选中，则在单个字线测试步骤S1023处，将测试数据TEST_DATA写入在耦接到选中的字线的存储单元中，以及在预定时间过去之后，可以读取耦接到选中的字线的存储单元的数据，以及可以将测试数据TEST_DATA与读取数据READ_DATA进行比较。
当测试数据TEST_DATA和读取数据READ_DATA不同时，该过程可以通过路径P9进入储存步骤S1024，并且可以储存选中的字线的地址。当测试数据TEST_DATA和读取数据READ_DATA相同时，该过程可以通过路径P10进入步骤S1027。在步骤S1027处，判断选中的字线是否为选中的字线组的最后字线。当选中的字线不是选中的字线组的最后字线时，该过程可以通过路径P11进入步骤S1022，并且可以改变选中的字线。当选中的字线是选中的字线组的最后字线时，该过程可以从步骤S1027通过路径P12进入步骤S1025。
图11是图示使用图10所示的用于操作存储器件的方法的测试时间的示图。
参考图11，用于操作存储器件的方法首先执行第一测试步骤S1010，并且完成第一测试步骤S1010需要时间(k/n×tTEST2)。此后，可以通过第二测试步骤S1020仅对包括弱单元的字线组中所包括的字线执行单个字线测试。例如，当每个包括弱单元的字线组的数量为3时，仅对3个字线组执行单个字线测试。当测试单个字线所需的时间为tTEST1时(如图4所示)，测试全部单个字线所需的时间为(3×n×tTEST1)。
因此，在图10的用于操作存储器件的方法中，检测每个包括弱单元的全部单个字线所需的时间是(k/n×tTEST2)+(3×n×tTEST1)，并且当与执行图4的测试操作所需的时间(k×tTEST1)相比时，可以缩短时间。例如，当k＝8192、n＝16以及tTEST1≒tTEST2＝tTEST时，虽然完成图4的测试方法的测试需要时间8192×tTEST，但是对于图10的用于操作存储器件的方法，可以通过使用560×tTEST的时间来完成测试。
从上述描述可以看出，在本技术中，通过对多个字线进行分组来执行测试，可以缩短执行用于检测弱单元的测试操作的时间。
尽管已经为了说明的目的描述了各种实施例，但是对于本领域技术人员显而易见的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以做出各种改变和修改。

Claims (20)

1.一种存储器件，包括：
多个字线；
多个位线；
多个存储单元，每个存储单元耦接到所述多个字线之中的对应字线以及所述多个位线之中的对应位线；以及
控制块，其适用于控制所述多个字线之中的至少两个字线一起被激活，以及基于与激活的字线相对应的位线的电压来判断是否存在弱单元。
2.根据权利要求1所述的存储器件，其中，弱单元包括在所述多个存储单元之中其数据保持时间比参考时间短的存储单元。
3.根据权利要求1所述的存储器件，其中，当与激活的字线相对应的位线的电压低于参考电压时，控制块确定在耦接到激活的字线的存储单元之中存在弱单元，以及
当与激活的字线相对应的位线的电压等于或高于参考电压时，控制块确定在耦接到激活的字线的存储单元之中不存在弱单元。
4.根据权利要求3所述的存储器件，其中，当确定在耦接到激活的字线的存储单元之中存在弱单元时，控制块将与激活的字线共同对应的地址储存为弱地址。
5.根据权利要求3所述的存储器件，还包括：
多个全局线，其适用于传送与所述多个位线的电压相对应的数据；
管道锁存块，其适用于锁存、对准以及输出所述多个全局线的数据；以及
多个数据输出线，其适用于传送从管道锁存块输出的数据。
6.根据权利要求5所述的存储器件，其中，控制块将所述多个全局线的数据与测试数据进行比较，
当所述多个全局线的数据和测试数据不同时，确定在耦接到激活的字线的存储单元之中存在弱单元，以及
当所述多个全局线的数据和测试数据相同时，确定在耦接到激活的字线的存储单元之中不存在弱单元。
7.根据权利要求5所述的存储器件，其中，控制块将管道锁存块的数据与测试数据进行比较，
当管道锁存块的数据和测试数据不同时，确定在耦接到激活的字线的存储单元之中存在弱单元，以及
当管道锁存块的数据和测试数据相同时，确定在耦接到激活的字线的存储单元之中不存在弱单元。
8.根据权利要求5所述的存储器件，其中，控制块将所述多个数据输出线的数据与测试数据进行比较，
当所述多个数据输出线的数据和测试数据不同时，确定在耦接到激活的字线的存储单元之中存在弱单元，以及
当所述多个数据输出线的数据和测试数据相同时，确定在耦接到激活的字线的存储单元之中不存在弱单元。
9.根据权利要求1所述的存储器件，其中，激活的字线在与其相对应的地址中所包括的多个比特位之中的预定数量的上比特位方面是相同的。
10.根据权利要求1所述的存储器件，其中，在耦接到激活的字线和位线的存储单元之中的耦接到同一位线的存储单元共享电荷。
11.根据权利要求1所述的存储器件，还包括：
多个感测放大器，其适用于感测并放大所述多个位线之中对应位线的数据，
其中，当由控制块执行测试操作时，所述多个感测放大器被去激活，并且不执行感测并放大对应位线的数据的操作。
12.一种操作包括多个字线、多个位线以及多个存储单元的存储器件的方法，每个存储单元耦接到所述多个字线之中的对应字线以及所述多个位线之中的对应位线，所述方法包括：
一起激活所述多个字线之中的至少两个字线；
在耦接到激活的字线和位线的存储单元之中的耦接到同一位线的存储单元之间共享电荷；以及
基于与激活的字线相对应的位线的电压低于参考电压，确定在耦接到激活的字线的存储单元之中存在弱单元，而当与激活的字线相对应的位线的电压等于或高于参考电压时，确定在耦接到激活的字线的存储单元之中不存在弱单元。
13.根据权利要求12所述的方法，其中，弱单元包括在所述多个存储单元之中其数据保持时间比参考时间短的存储单元。
14.根据权利要求12所述的方法，还包括：
当确定在耦接到激活的字线的存储单元之中存在弱单元时，将与激活的字线共同对应的地址储存为弱地址。
15.根据权利要求12所述的方法，其中，激活至少两个字线的步骤包括：
施加测试地址，所述测试地址与至少两个字线的地址中的每个所包括的多个比特位之中预定数量的上比特位相同；以及
响应于测试地址来一起选择和驱动至少两个字线。
16.根据权利要求12所述的方法，还包括：
传送与对应于激活的字线的位线的电压相对应的数据；
将传送的数据与测试数据进行比较；
当传送的数据和测试数据不同时，确定在耦接到激活的字线的存储单元之中存在弱单元；以及
当传送的数据和测试数据相同时，确定在耦接到激活的字线的存储单元之中不存在弱单元。
17.根据权利要求12所述的方法，还包括：
当在耦接到至少两个字线的存储单元之中存在弱单元时，通过测试包括在所述至少两个字线中的每个字线来检测其中在耦接到字线的存储单元之中存在弱单元的字线。
18.一种存储器件，包括：
第一字线组至第n字线组，每个字线组包括至少两个字线，其中n是自然数；以及
控制块，其适用于控制第一字线组至第n字线组被顺序激活，以及基于与激活的字线组相对应的位线的电压来判断在耦接到激活的字线组的存储单元之中是否存在弱单元。
19.根据权利要求18所述的存储器件，其中，当与激活的字线组相对应的位线的电压低于参考电压时，控制块确定在耦接到激活的字线组的存储单元之中存在弱单元，以及
当与激活的字线组相对应的位线的电压等于或高于参考电压时，控制块确定在耦接到激活的字线组的存储单元之中不存在弱单元。
20.根据权利要求18所述的存储器件，其中，控制块将与对应于激活的字线组的位线的电压相对应的数据与测试数据进行比较，
当所述数据和测试数据不同时，确定在耦接到激活的字线组的存储单元之中存在弱单元，以及
当所述数据和测试数据相同时，确定在耦接到激活的字线组的存储单元之中不存在弱单元。
CN201710705575.7A 2016-10-17 2017-08-17 存储器件及其操作方法 Active CN107958691B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0134238 2016-10-17
KR1020160134238A KR20180042489A (ko) 2016-10-17 2016-10-17 메모리 장치 및 메모리 장치의 동작 방법

Publications (2)

Publication Number Publication Date
CN107958691A true CN107958691A (zh) 2018-04-24
CN107958691B CN107958691B (zh) 2021-06-04

Family

ID=61904668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710705575.7A Active CN107958691B (zh) 2016-10-17 2017-08-17 存储器件及其操作方法

Country Status (3)

Country Link
US (1) US10255966B2 (zh)
KR (1) KR20180042489A (zh)
CN (1) CN107958691B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786092A (zh) * 2019-11-05 2021-05-11 爱思开海力士有限公司 存储器装置及其操作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4258266A4 (en) * 2022-02-18 2024-04-17 Changxin Memory Tech Inc TEST METHOD FOR MEMORY CHIP AND RELATED DEVICE

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099879A1 (en) * 2002-03-18 2005-05-12 Matthias Goldbach Circuit arrangement for reading out, evaluating and reading in again a charge state into a memory cell
CN1862706A (zh) * 2005-05-12 2006-11-15 恩益禧电子股份有限公司 易失性半导体存储器
US20090109763A1 (en) * 2007-10-29 2009-04-30 Elpida Memory, Inc. Semiconductor memory device and method of defective cell test
US20120314484A1 (en) * 2010-02-23 2012-12-13 Rambus Inc Multilevel DRAM

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100287189B1 (ko) 1999-04-07 2001-04-16 윤종용 활성화된 다수개의 워드라인들이 순차적으로 디세이블되는 반도체 메모리장치
KR100498598B1 (ko) * 2003-04-30 2005-07-01 주식회사 하이닉스반도체 리페어 효율을 향상시킨 반도체 메모리 장치
KR20110002319A (ko) 2009-07-01 2011-01-07 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 동작 방법
US9385054B2 (en) * 2013-11-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing device and manufacturing method thereof
KR102362605B1 (ko) * 2015-08-06 2022-02-15 에스케이하이닉스 주식회사 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050099879A1 (en) * 2002-03-18 2005-05-12 Matthias Goldbach Circuit arrangement for reading out, evaluating and reading in again a charge state into a memory cell
CN1862706A (zh) * 2005-05-12 2006-11-15 恩益禧电子股份有限公司 易失性半导体存储器
US20090109763A1 (en) * 2007-10-29 2009-04-30 Elpida Memory, Inc. Semiconductor memory device and method of defective cell test
US20120314484A1 (en) * 2010-02-23 2012-12-13 Rambus Inc Multilevel DRAM

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786092A (zh) * 2019-11-05 2021-05-11 爱思开海力士有限公司 存储器装置及其操作方法

Also Published As

Publication number Publication date
US10255966B2 (en) 2019-04-09
KR20180042489A (ko) 2018-04-26
CN107958691B (zh) 2021-06-04
US20180108400A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
US9123447B2 (en) Memory, memory system including the same and method for operating memory
CN104252878B (zh) 存储器和包括存储器的存储系统
CN107610732B (zh) 存储器件及其操作方法
CN104376868B (zh) 存储器和包括其的存储器系统
US10020073B2 (en) Memory device and operating method thereof
US9396786B2 (en) Memory and memory system including the same
CN112767982A (zh) 地址计数电路、存储器件及其操作方法
CN105304138B (zh) 存储器件
CN107958682A (zh) 存储器件
CN107393595B (zh) 半导体存储器件及其弱单元检测方法
CN106128498A (zh) 半导体存储器件
KR20170121498A (ko) 메모리 장치
KR102405054B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
CN108231108A (zh) 存储器件及其操作方法
CN104240745A (zh) 半导体存储装置和包括其的存储系统
US20150085563A1 (en) Memory and memory system including the same
CN104733034A (zh) 存储器和包括存储器的存储系统
KR20130134610A (ko) 반도체 메모리 장치 및 그것의 테스트 방법
CN115083469A (zh) 用于刷新分箱的草图电路的设备和方法
CN106601285A (zh) 存储器装置及其操作方法
KR20170030215A (ko) 메모리 장치
CN107958691A (zh) 存储器件及其操作方法
US9455049B2 (en) Semiconductor memory device and method of testing the same
US20240212775A1 (en) Volatile memory devices and methods of operating same to improve reliability
US20240127879A1 (en) Memory device and operation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant