CN112767982A - 地址计数电路、存储器件及其操作方法 - Google Patents

地址计数电路、存储器件及其操作方法 Download PDF

Info

Publication number
CN112767982A
CN112767982A CN202110156769.2A CN202110156769A CN112767982A CN 112767982 A CN112767982 A CN 112767982A CN 202110156769 A CN202110156769 A CN 202110156769A CN 112767982 A CN112767982 A CN 112767982A
Authority
CN
China
Prior art keywords
refresh
address
period
test
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110156769.2A
Other languages
English (en)
Inventor
李宰承
崔海郞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112767982A publication Critical patent/CN112767982A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本申请涉及地址计数电路、存储器件及其操作方法。一种地址计数电路包括：地址计数器，其适用于响应于计数信号来对地址进行计数；以及计数控制块，其适用于控制地址计数器跳过至少一个预定值的地址。

Description

地址计数电路、存储器件及其操作方法
相关申请的交叉引用
本申请是申请日为2017年8月18日、申请号为CN 201710713598.2、发明名称为“地址计数电路、存储器件及其操作方法”的中国发明专利申请的分案申请。
技术领域
示例性实施例涉及一种地址计数电路、存储器件及其操作方法。
背景技术
通常，诸如动态随机存取存储器(DRAM)的半导体存储器件的存储单元由用作开关的晶体管和储存电荷(即，数据)的电容器构成。根据在存储单元的电容器中是否存在电荷(即，在电容器的端电压是高还是低)，数据被标识为“高”(逻辑1)或“低”(逻辑0)。
原则上，储存数据不消耗功率，因为储存数据以在电容器中累积电荷的方式实现。然而，由于因金属氧化物半导体(MOS)晶体管的PN耦合等引起的泄漏电流，因此储存在电容器中的电荷的初始量可能会消失，所以数据可能会丢失。为了防止这种情况，应该在数据丢失之前读取存储单元中的数据，并且基于读取信息将正常量的电荷进行再充电。只有当这样的操作被周期性地重复时，才能保留储存数据。这种用于对单元电荷再充电的过程被称为刷新操作。
在每次从存储器控制器接收到刷新命令时，执行存储器件中的刷新操作。存储器控制器以预定时间间隔来将刷新命令传输到存储器件，这考虑到存储器件的数据保留时间以及存储器件的存储单元的总数。例如，如果存储器件的数据保留时间为64ms，并且当刷新命令被接收8000次时可以刷新存储器件中的所有存储单元，则存储器控制器在64ms的时段内向存储器件传输刷新命令8000次。
在存储器件的测试过程中，如果包括在存储器件中的一些存储单元的个别数据保留时间不超过预定参考时间，则相应的存储器件被处理为故障。以这种方式被处理为故障的存储器件应该被丢弃。
如果包括具有不超过参考时间的数据保留时间的存储单元(即，弱单元)的所有存储器件都被处理为故障，则存储器件的产量可能降低。此外，尽管存储器件已经通过测试，但是如果由于后面的因素而引入弱单元，则仍然可能发生错误。
此外，由于超高集成度需要至少数千万个单元被集成在单个芯片中，所以即使制造过程持续改善，存在弱单元的可能性也在增加。如果对这样的弱单元没有精确地进行测试，则可能难以确保半导体存储器件的可靠性。因此，正在研究用于检测弱单元的各种方案和方法。
发明内容
各种实施例涉及一种地址计数电路、可以通过使用地址计数电路来有效地检测弱单元的存储器件及用于操作存储器件的方法。
在一个实施例中，地址计数电路可以包括：地址计数器，其适用于响应于计数信号来对地址进行计数；以及计数控制块，其适用于控制地址计数器跳过至少一个预定值的地址。
在一个实施例中，存储器件可以包括：单元阵列，其包括多个存储单元；刷新计数器，其适用于响应于刷新命令、通过跳过至少一个预定值的刷新地址来对刷新地址进行计数；以及控制块，其适用于响应于刷新命令来控制在多个存储单元之中的与刷新地址相对应的至少一个存储单元被刷新。
在一个实施例中，存储器件可以包括：单元阵列，其包括多个存储单元；刷新计数器，其适用于响应刷新命令对刷新地址进行计数；刷新信号发生块，其适于响应于刷新命令来激活内部刷新信号，而在刷新地址具有至少一个预定值的情况下，不激活内部刷新信号；以及控制块，其适用于响应于内部刷新信号来控制在多个存储单元之中的与刷新地址相对应的至少一个存储单元被刷新。
在一个实施例中，用于操作包括多个存储单元的存储器件的方法可以包括：响应于刷新命令、通过跳过至少一个预定值的刷新地址来对刷新地址进行计数；响应于刷新命令来刷新在多个存储单元之中的与刷新地址相对应的至少一个存储单元；以及当刷新周期被执行至少一次时，改变预定值。
附图说明
参考附图通过下面的详细描述，本发明的上述和其它特征以及优点对于本发明所属的领域技术人员将变得更加明显，图中：
图1是图示根据本发明的实施例的地址计数电路的示图。
图2是图示图1所示的地址计数器和计数控制块的示例性配置的示图。
图3是图示图1所示的地址计数电路的操作的示图。
图4是图示根据本发明的实施例的存储器件的示图。
图5是图示图4所示的刷新计数器的示例性配置的示图。
图6是图示图4所示的存储器件的示例性测试操作的示图。
图7是图示根据本发明的另一个实施例的存储器件的示图。
图8是图示图7所示的刷新信号发生块的示例性配置的示图。
图9是图示图7所示的存储器件的示例性测试操作的示图。
图10是图示根据本发明的实施例的用于操作存储器件的方法的流程图。
图11是图示根据本发明的另一个实施例的地址计数电路的示图。
图12是图示根据本发明的另一个实施例的存储器件的示图。
图13是图示通过图12所示的存储器件的测试操作来分类字线组的地址并将其储存在地址储存块中的的示例的示图。
具体实施方式
下面将参考附图更详细地描述各种实施例。然而，本发明可以以不同的形式实施，并且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本发明的范围。贯穿本公开，在本发明的各种附图和实施例中，相同的附图标记表示相同的部件。
图1是图示根据本发明的实施例的地址计数电路的示图。
参考图1，地址计数电路可以包括地址计数器110和计数控制块120。
地址计数器110可以响应于计数信号CNT来执行计数，以及通过使用其结果来产生地址ADD。地址计数器110可以对地址ADD从初始值到结束值进行重复计数。如果计数信号CNT在地址ADD具有结束值的状态下被激活，则地址计数器110可以将地址ADD改变为初始值，以及对地址ADD从初始值再次进行计数。对地址ADD从初始值到结束值进行计数1次的时段可以被定义为1个计数周期。例如，在地址ADD为6比特位信息的情况下，地址计数器110可以响应于计数信号CNT来执行计数，以及对地址ADD的值从000000到111111进行重复计数。
计数控制块120可以使用跳过信号SKIP来控制地址计数器110，使得地址ADD的值跳过至少一个预定值。即，地址计数器110可以由计数控制块120的跳过信号SKIP来控制，以跳过地址ADD可以具有的值之中的至少一个预定值。例如，在计数控制块120控制地址ADD的值跳过预定值100000至100111的情况下，地址计数器110可以对地址ADD从000000到011111进行计数、基于跳过信号SKIP来跳过地址ADD为100000至100111的时段，以及对地址ADD从101000至111111进行计数。此后，地址ADD的值被跳过的时段被称为“跳过时段”。
在跳过时段，地址计数器110可以将地址ADD的值保留为恒定值。在上述示例中，在跳过时段，地址计数器110可以将地址ADD的值保留为011111(即，进入跳过时段之前的前一值)。预定值可以表示其中包括在地址ADD中的多个比特位之中的某些比特位具有预设值的地址ADD的值。在上述示例中，预定值可以被定义为其中地址ADD的高3比特位具有值100的地址ADD的值，即，地址ADD具有值100XXX(X为0或1)。
当地址计数器110的计数周期结束至少1次时，计数控制块120可以改变预设值的至少一个比特位。例如，在第一计数周期中预设值可以为000XXX，在第二个计数周期中可以被改变为001XXX，然后在第三个计数周期中可以被改变为010XXX，最终在最后的计数周期内可以被改变为111XXX。
表1表示在每次计数周期结束1次时计数控制块120改变预设值的至少一个比特位的情况下，根据上述示例中的计数周期的预设值、对地址ADD的值进行计数的时段(即计数时段)以及跳过时段。
表1
Figure BDA0002933916180000041
Figure BDA0002933916180000051
表2表示在每次计数周期结束两次时计数控制块120改变预设值的至少一个比特位的情况下，根据上述示例中的计数周期的预设值、对地址ADD的值进行计数的时段(即计数时段)以及跳过时段。
在第一计数周期和第二计数周期中的地址计数器110的输出值可以是111111，在第三计数周期和第四计数周期中的地址计数器110的输出值可以是000111，在第五计数周期和第六计数周期中的地址计数器110的输出值可以是001111，在第七计数周期和第八计数周期中的地址计数器110的输出值可以是010111，在第九计数周期和第十计数周期中的地址计数器110的输出值可以是011111，在第十一计数周期和第十二计数周期中的地址计数器110的输出值可以是100111，在第十三计数周期和第十四计数周期中的地址计数器110的输出值可以是101111，以及在第十五计数周期和第十六计数周期中的地址计数器110的输出值可以是110111。
表2
Figure BDA0002933916180000052
Figure BDA0002933916180000061
可以根据设计来改变预设值以及改变预设值所需的计数周期次数。在上述示例中，地址计数器110可以对地址ADD从000000到111111进行计数，并且从000000到111111的值可以被划分为第一时段到第八时段。表1表示当第一时段为000000至000111、第二时段为001000至001111、第三时段为010000至010111、第四时段为011000至011111、第五时段为100000至100111、第六时段为101000至101111、第七时段为110000至110111以及第八时段为111000至111111时，在第一计数周期至第八计数周期中跳过第一时段至第八时段的操作。
图2是图示图1所示的地址计数器110和计数控制块120的示例性配置的示图。
参考图2，地址计数器110可以包括预地址计数器210和地址发生单元220。计数控制块120可以包括结束信号发生单元230、时段信息计数器240以及跳过信号发生单元250。
预地址计数器210可以响应于计数信号CNT来执行计数，以及通过使用其结果来产生预地址PRE_ADD。预地址计数器210可以对预地址PRE_ADD从初始值到结束值进行重复计数。如果计数信号CNT在预地址PRE_ADD具有结束值的状态下被激活，则预地址计数器210可以将预地址PRE_ADD改变为初始值，并且对预地址PRE_ADD从初始值再次进行计数。将预地址PRE_ADD从初始值到结束值进行计数1次的时段可以被定义为1个计数周期。例如，在预地址PRE_ADD为6比特位信息的情况下，预地址计数器210可以将预地址PRE_ADD的值从000000到111111进行重复计数。
从初始值到结束值的预地址PRE_ADD的多个值可以被划分为第一时段到第m时段(其中m是自然数)。对于包括在预地址PRE_ADD中的多个比特位之中的一个或更多个预设比特位的值来说，包括在同一时段中的预地址PRE_ADD的值可以相同。例如，多个值000000至111111可以被划分为第一时段至第八时段。对于包括预地址PRE_ADD中的6比特位之中的高3比特位来说，包括在同一时段中的预地址PRE_ADD的值可以相同。在000000至111111被划分为8个时段的情况下，第1时段至第8时段可以分别是000000至000111、001000至001111、010000至010111、011000至011111、100000至100111、101000至101111、110000至110111以及111000至111111。
地址发生块220可以将预地址PRE_ADD作为地址ADD来传送。在跳过信号SKIP被激活的情况下，地址发生块220可以不将预地址PRE_ADD作为地址ADD来传送，而是可以保留跳过信号SKIP被激活之前的前一值。
当预地址计数器210的计数周期结束至少1次时，结束信号发生单元230可以激活结束信号CNTEND。例如，结束信号发生单元230可以在每次计数周期结束1次时激活结束信号CNTEND。在预地址PRE_ADD为6比特位的情况下，由于在计数信号CNT被激活64次时计数周期结束1次，所以结束信号发生单元230可以在每次计数信号CNT被激活64次时激活结束信号CNTEND。
对于另一个示例，结束信号发生单元230可以在每次计数周期结束2次时激活结束信号CNTEND。在预地址PRE_ADD为6比特位的情况下，由于在计数信号CNT被激活128次时计数周期结束2次，所以结束信号发生单元230可以在每次计数信号CNT被激活128次时激活结束信号CNTEND。考虑到预地址PRE_ADD的比特位数和计数周期的数量，结束信号发生单元230可以被设计为在计数信号CNT被激活预定次数时，激活结束信号CNTEND。作为参考，结束信号CNTEND可以是被激活预定时段的脉冲信号。
当结束信号CNTEND被激活至少1次时，时段信息计数器240可以激活时段信息STEP。时段信息STEP可以是具有预定比特位数的信息。例如，时段信息STEP可以是3比特位信号并且具有从000到111的值。在这种情况下，时段信息计数器240可以将000输出为时段信息STEP的初始值，以及在每次结束信号CNTEND被激活至少1次时对时段信息STEP进行计数。具体地，在每次结束信号CNTEND被激活至少1次时，时段信息计数器240可以从000到111使时段信息STEP增加1。时段信息STEP的值000至111分别对应于第一时段至第八时段。用于时段信息计数器240以对时段信息STEP进行计数的结束信号CNTEND被激活的次数可以根据设计而被不同地设置为1次、2次或更多次。
跳过信号发生单元250可以将包括在时段信息STEP和预地址PRE_ADD中的多个比特位中的一个或更多个预设比特位进行比较，以及当其值相同时激活跳过信号SKIP。例如，跳过信号发生单元250可以将包括在预地址PRE_ADD中的6比特位之中的高3比特位与包括在时段信息STEP中3比特位进行比较，以及当对应比特位的值相同时激活跳过信号SKIP。表3表示根据时段信息STEP的值和预地址PRE_ADD的值来激活跳过信号SKIP的时段。
表3
Figure BDA0002933916180000081
Figure BDA0002933916180000091
如果跳过信号SKIP被激活，由于地址发生单元220不将预地址PRE_ADD作为地址ADD来传送，而是保留跳过信号SKIP被激活之前的值，所以地址ADD不被计数为与在跳过信号SKIP被激活的时段中的预地址PRE_ADD的值相对应的值。换言之，在跳过信号SKIP被激活的时段中预地址PRE_ADD被计数的值可以是由地址ADD跳过的一个或更多个预定值。
图3是图示图1所示的地址计数电路的示例性操作的示图。
参考图3，将要对地址ADD和预地址PRE_ADD中的每个为6比特位、时段信息STEP为3比特位以及通过将时段信息STEP与预地址PRE_ADD的高3比特位进行比较来确定跳过时段的情况进行描述。在每次1个计数周期结束时，可以对时段信息STEP进行计数。以下，预地址PRE_ADD和地址ADD的值000000至111111可以被表示为0至63，以及预地址PRE_ADD的高3比特位的值000至111和时段信息STEP可以被表示为0至7。
参考图3，每次计数信号CNT被激活时，可以对预地址PRE_ADD进行计数。在第一计数周期CC1中，由于时段信息STEP具有值0，所以在预地址PRE_ADD的高3比特位为与0相对应的0至7的时段S1中，跳过信号SKIP可以被激活。因此，在这个时段S1中，预地址PRE_ADD不作为地址ADD来传送，并且地址ADD的值可以作为在进入时段S1之前的预地址PRE_ADD的值而被保留为63。如果预地址PRE_ADD变为8，则跳过信号SKIP被去激活。此后，由于预地址PRE_ADD作为地址ADD来传送，所以预地址PRE_ADD和地址ADD可以具有相同的值。
表4
Figure BDA0002933916180000092
Figure BDA0002933916180000101
表4说明在第二计数周期CC2至第八计数周期CC8中地址计数电路的操作。在第二计数周期CC2至第八计数周期CC8中，由于时段信息STEP分别具有1至7的值，所以在其中预地址PRE_ADD的高3比特位分别为与1至7相对应的“8至15”到“56至63”的时段S2到S8中，跳过信号SKIP可以被激活。因此，在这些对应的时段S2至S8中，预地址PRE_ADD不会作为地址ADD来传送，并且地址ADD的值可以作为在进入时段S2至S8之前的预地址PRE_ADD的值而被保留为7、15、23、31、39、47和55。在其他时段中，由于预地址PRE_ADD作为地址ADD来传送，所以预地址PRE_ADD和地址ADD可以具有相同的值。
图4是图示根据本发明的实施例的存储器件的示图。
参考图4，存储器件可以包括单元阵列410、刷新计数器420、测试电路430、地址储存块440以及控制块450。
单元阵列410可以包括多个字线WL0至WLx(其中x是自然数)、多个位线BL0至BLy(其中y是自然数)以及耦接在字线WL0至WLx和位线BL0至BLy之间的多个存储单元MC。字线、位线和存储单元的数量可以根据设计而改变。
刷新计数器420可以响应于刷新命令REF来计数刷新地址REF_ADD，以及允许刷新地址REF_ADD在测试操作中跳过至少一个预定值。作为多比特位信号的刷新地址REF_ADD可以具有的每个值可以对应于多个字线WL0至WLx之中的一个字线。
多个字线WL0至WLx被顺序刷新。刷新周期包括一次刷新从字线WL0到字线WLx的所有字线。在多个字线WL0至WLx和刷新地址REF_ADD的值1：1匹配的情况下，将刷新地址REF_ADD从初始值到结束值进行计数的周期(以下被称为计数周期)可以与刷新周期相同。
当测试信号TEST被去激活时，刷新计数器420不能执行跳过操作，并且对刷新地址REF_ADD进行重复计数。当测试信号TEST被激活时，刷新计数器420可以对刷新地址REF_ADD进行重复计数，并且在每个刷新周期中可以跳过至少一个预定值。
图5是图示图4所示的刷新计数器420的示例性配置的示图。
参考图5，刷新计数器420可以包括与图2的地址计数电路相同的配置。刷新命令REF可以对应于图2的计数信号CNT。图5的地址发生单元220′可以响应于通过将第一跳过信号SKIP和测试信号TEST组合而产生的第二跳过信号SKIP′，来将预地址PRE_ADD作为刷新地址REF_ADD来传送或者阻止预地址PRE_ADD作为刷新地址REF_ADD来传送。因此，当测试信号TEST被去激活时，刷新计数器420可以将预地址PRE_ADD作为刷新地址REF_ADD来传送，而无论第一跳过信号SKIP的逻辑值如何。当测试信号TEST被激活时，刷新计数器420可以在第一跳过信号SKIP处于去激活状态时将预地址PRE_ADD作为刷新地址REF_ADD来传送，以及在第一跳过信号SKIP处于激活状态时阻止预地址PRE_ADD作为刷新地址REF_ADD来传送。当至少一个刷新周期已经结束时，图5的结束信号发生单元230′可以激活结束信号CNTEND。
当刷新周期结束至少一次时，刷新计数器420可以改变至少一个预定值。因此，可以改变在测试操作的刷新周期中要跳过的刷新地址REF_ADD的值。例如，在刷新地址REF_ADD是6比特位的多信号并且刷新地址REF_ADD的值以与上面参考图2描述的地址ADD相同的方式而被划分为8个时段的情况下，刷新计数器420可以在测试操作中分别在第一刷新周期至第八刷新周期中跳过000000至000111、001000至001111、010000至010111、011000至011111、100000至100111、101000至101111、110000至110111以及111000至111111。此外，刷新计数器420可以在测试操作中分别在第一刷新周期至第八刷新周期的跳过时段中输出111111、000111、001111、010111、011111、100111、101111以及110111。
再次参考图4，测试电路430可以将在刷新周期被执行至少一次之前被储存在与至少一个预定值相对应的一个或更多个存储单元中的数据与在刷新周期被执行至少一次之后被储存在与所述至少一个预定值相对应的一个或更多个存储单元中的数据进行比较，以及可以检测一个或更多个存储单元的数据保留时间。测试操作可以是用于检测在多个存储单元MC中的具有比参考时间短的数据保留时间的弱单元的测试。
测试电路430可以在执行测试操作的情况下激活测试信号TEST，以及在下一个刷新命令REF被施加之前，控制测试数据TEST_DATA被写入在与对应的刷新周期中要跳过的刷新地址相对应的至少一个字线相耦接的存储单元MC(以下被称为测试单元)中。如果时段信息STEP改变，则测试电路430可以在下一个刷新命令REF被施加之前，控制储存在对应刷新周期的测试单元中的数据被从单元阵列410输出，以及可以将输出的数据DATA与测试数据TEST_DATA进行比较。
在输出数据DATA和测试数据TEST_DATA相同的情况下，在不刷新的情况下储存在测试单元中的数据被保留了至少1次的刷新周期，以及因此，测试单元的数据保留时间等于或长于至少1次的刷新周期。然而，在输出数据DATA和测试数据TEST_DATA不同的情况下，储存在测试单元中的数据在至少1次的刷新周期内劣化，以及因此，在测试单元之中的至少一个存储单元的数据保留时间比至少1次的刷新周期短。因此，在输出数据DATA和测试数据TEST_DATA不同的情况下，测试电路430可以激活检测信号DET，而在输出数据DATA和测试数据TEST_DATA相同的情况下，测试电路430可以去激活检测信号DET。
测试电路430可以通过使用多个控制信号CONTROL来控制控制块450，从而在测试操作中，将测试数据TEST_DATA写入单元阵列410以及从单元阵列410中读取储存在测试单元中的数据。
当第二跳过信号SKIP′被激活时，地址储存块440锁存时段信息STEP。然后，如果检测信号DET被去激活，则地址储存块440不能储存锁存的时段信息STEP和锁存下一个时段信息STEP。如果检测信号DET被激活，则地址储存块440可以储存锁存的时段信息STEP并且锁存下一个时段信息STEP。
作为参考，时段信息STEP可以是由字线构成的作为测试目标的字线组的公共地址。例如，在时段信息STEP的值为001的情况下，由与其高3比特位为001的刷新地址REF_ADD的值001000至001111相对应的字线WL16至WL23构成的字线组可以成为测试目标，并且时段信息STEP可以对应于字线组的公共地址。
储存的地址可以用于管理弱单元。例如，存储器件可以以比其他存储单元高的频率来刷新与储存在地址储存块440中的地址相对应的弱单元。例如，当正常存储单元在1xtRFC内仅被刷新一次时，弱单元可以在1xtRFC内被刷新至少两次。通过这样做，可以防止弱单元的数据劣化。
如果智能刷新信号SR被激活，则地址储存块440可以将储存的地址输出为智能刷新地址SR_ADD。智能刷新地址SR_ADD可以用于刷新弱单元。
控制块450可以控制单元阵列410的操作。当刷新命令REF被施加时，控制块450可以控制多个字线WL0至WLx之中的与刷新地址REF_ADD相对应的字线被刷新(即，被激活和被预充电)。控制块450可以从测试电路430接收多个控制信号CONTROL，以及控制单元阵列410，使得测试数据TEST_DATA被写入测试单元中。此外，控制块450可以从测试电路430接收多个控制信号CONTROL，以及控制单元阵列410，使得储存(或写入)在单元阵列410中的数据DATA被从单元阵列410输出。作为参考，输出的数据DATA可以被传送到测试电路430。
控制块450可以控制单元阵列410执行除了测试操作之外的激活操作、读取操作和写入操作。在图4中，省略用于执行除了测试操作之外的激活操作、读取操作和写入操作的配置和信号的图示。
图6是图示图4所示的存储器件的示例性测试操作的示图。
参考图6，将对在刷新周期被执行一次时，时段信息STEP改变的情况下的存储器件的测试操作进行描述。刷新地址REF_ADD的值000000至111111可以被表示为0至63，而时段信息STEP的值000至111可以被表示为0至7。此外，假设在要与具有时段信息STEP为2的刷新地址REF_ADD(即，刷新地址REF_ADD 16至23)相对应的字线相耦接的存储单元之中的至少一个存储单元为弱单元。
首先，在测试信号TEST被去激活的时段中，可以执行正常刷新操作。如果测试信号TEST被激活，则在每个刷新周期开始之前，可以将测试数据写入测试单元。如果刷新周期结束，则可以读取测试单元的数据并且与测试数据进行比较。作为比较两个数据的结果，在两个数据相同的情况下，确定在测试单元中可以不包括弱单元。相反，在两个数据不同的情况下，确定在测试单元中包括弱单元。
例如，在第一刷新周期RC1开始之前，可以将测试数据写入到测试单元(即，与刷新地址REF_ADD 0至7相对应的字线相耦接的存储单元)中(W1)。如果每个刷新周期结束，则可以读取测试单元的数据并且与测试数据进行比较(R1)。如果在第三刷新周期RC3结束之后检测信号DET被激活，则可以将时段信息STEP储存在地址储存块440中作为与包括弱单元的字线组相对应的地址(S)。
在测试单元中不包括弱单元的情况下，检测信号DET可以不被激活。当在测试单元中包括弱单元时，检测信号DET被激活。如果对所有存储单元(即，所有地址值)的测试结束，则测试信号TEST可以被去激活。
刷新地址REF_ADD的时段与包括在每次要测试的字线组中的字线的数量相关联。在上述示例中，刷新地址REF_ADD的值000000至111111被划分为8个时段。这意味着所有的字线都通过被划分为8组来测试。例如，分别与包括在一个时段中的刷新地址REF_ADD的值相对应的字线可以构成要同时测试的一个字线组。在上述示例中，字线WL0至WL7是第一组，字线WL8至WL15是第二组，字线WL16至WL23是第三组，字线WL24至WL31是第四组，字线WL32到WL39是第五组，字线WL40到WL47是第六组，字线WL48到WL55是第七组以及字线WL56到WL63是第八组。构成每个组的所有字线可以被一起测试。注意，字线组的数量和包括在每个字线组中的字线的数量可以根据设计来改变。
表5表示在字线的数量为64且刷新地址REF_ADD为6比特位信号的情况下，根据多个字线被划分为多少个组，时段信息STEP的比特位数(或时段的数量)和包括在每组中的字线的数量如何改变的示例。
表5
Figure BDA0002933916180000141
由于组的数量小，因此测试操作所需的时间缩短，但是由于包括在1个组中的字线的数量增加，所以可以降低测试的精度。相反，由于组的数量大，因此测试操作所需的时间延长，但是由于包括在1个组中的字线的数量减少，所以可以提高测试的精度。在这方面，应当理解，当检测弱单元时，测试的精度与耦接到弱单元的字线的范围相关联。
例如，假设组的数量为2，为了测试第一组WL0至WL31和第二组WL32至WL63，最少执行2次刷新周期就足够了。在从第一组WL0到WL31中检测到弱单元的情况下，可以仅知道，具有弱单元的字线是32个字线WL0至WL31中的一个，并且没有其它信息可用。即，弱单元可能耦接到的字线的范围宽，因此测试的精度低。
相反，假设组的数量是64，1个字线构成1个组。这样，为了测试所有组，必须至少执行最小64次刷新周期。在从第三组WL2检测到弱单元的情况下，可以精确地知道具有弱单元的字线是字线WL2。换言之，弱单元可能耦接到的字线的范围窄，因此测试的精度高。
图7是图示根据本发明的另一个实施例的存储器件的示图。
参考图7，存储器件可以包括单元阵列710、刷新计数器720、测试电路730、地址储存块740、控制块750以及刷新信号发生块760。
单元阵列710、测试电路730和地址储存块740的配置和操作可以分别与图4的单元阵列410、测试电路430和地址储存块440的配置和操作相同。除了控制块750响应于内部刷新信号iREF而不是刷新命令REF来执行刷新以外，控制块750可以与控制块450在配置和操作方面相同。
刷新计数器720可以响应于刷新命令REF来执行计数，以及通过使用其结果来产生刷新地址REF_ADD。刷新计数器720可以对刷新地址REF_ADD从初始值到结束值进行重复计数。如果在刷新地址REF_ADD为结束值的状态下刷新命令REF被激活，则刷新计数器720可以将刷新地址REF_ADD改变为初始值，以及对刷新地址REF_ADD从初始值再次进行计数。
刷新信号发生块760可以响应于刷新命令REF来激活内部刷新信号iREF。在刷新地址REF_ADD具有至少一个预定值的情况下(即，在如上所述的跳过时段中)，即使刷新命令REF被施加，刷新信号发生块760也可以不激活内部刷新信号iREF。因此，在跳过时段，当连续计数刷新地址REF_ADD时，即使刷新命令REF被施加，存储器件也可以不执行刷新操作。
图8是图示图7所示的刷新信号发生块760的示例性配置的示图。
参考图8，刷新信号发生块760可以包括信号发生单元810、结束信号发生单元820、时段信息计数器830以及跳过信号发生单元840。结束信号发生单元820、时段信息计数器830以及跳过信号发生单元840的配置和操作可以分别与图5的结束信号发生单元230′、时段信息计数器240以及跳过信号发生单元250的配置和操作相同。
信号发生单元810可以响应于刷新命令REF来激活内部刷新信号iREF，以及当第二跳过信号SKIP′被激活时可以不激活内部刷新信号iREF。
图9是图示图7所示的存储器件的示例性测试操作的示图。
参考图9，将对在刷新周期已经被执行一次时，时段信息STEP改变的情况下的存储器件的测试操作进行描述。刷新地址REF_ADD的值000000至111111可以被表示为0至63，而时段信息STEP的值000至111可以被表示为0至7。此外，假设在要与具有时段信息STEP为2的刷新地址REF_ADD(即刷新地址REF_ADD 16到23)相对应的字线耦接的存储器之中的至少一个存储单元是弱单元。
首先，在测试信号TEST被去激活的时段中，可以执行正常刷新操作。如果测试信号TEST被激活，则在每个刷新周期开始之前，可以将测试数据写入测试单元中。如果刷新周期结束，则可以读取测试单元的数据并与测试数据进行比较。作为比较两个数据的结果，在两个数据相同的情况下，确定在测试单元中不包括弱单元。相反，在两个数据不同的情况下，确定在测试单元中包括弱单元。在图7的存储器件的情况下，由于在每个刷新周期的跳过时段中，内部刷新信号iREF响应于刷新命令REF而不被激活，所以在跳过时段中不执行刷新操作。
例如，在第一刷新周期RC1开始之前，可以将测试数据写入测试单元(即，与刷新地址REF_ADD 0至7相对应的字线相耦接的存储单元)中(W1)。如果每个刷新周期结束，则可以读取测试单元的数据并且与测试数据进行比较(R1)。如果在第三刷新周期RC3结束之后检测信号DET被激活，则可以将时段信息STEP储存在地址储存块740中作为与包括弱单元的字线组相对应的地址(S)。
在测试单元中不包括弱单元的情况下，检测信号DET不被激活。在测试单元中包含弱单元的情况下，检测信号DET被激活。如果针对所有存储单元(即，所有地址值)的测试都结束，则测试信号TEST可以被去激活。
虽然在图4的存储器件中，与跳过时段之前的前一刷新地址REF_ADD相对应的字线在测试操作的跳过时段中被重复刷新，但是在图7的存储器件中，在测试操作的跳过时段中可以不执行刷新。图4的存储器件和图7的存储器件的相同点在于测试单元的数据保留时间是通过在跳过时段内不刷新与预定刷新地址相对应的字线来测试的。在图6和图9中，对每次刷新周期被执行一次时，时段信息STEP改变的情况下的测试操作进行描述。在这种情况下检测到的存储单元可以具有比1个刷新周期短的数据保留时间。然而，通过调整时段信息STEP被计数的间隔或改变检测条件，可以检测各种条件的存储单元。
例如，在上述说明中，通过在每次刷新周期被执行1次时改变时段信息STEP并且在测试数据和从测试单元读取的数据不同的情况下储存时段信息STEP，可以检测到具有比1次的刷新周期短的数据保留时间的存储单元。如果在每次刷新周期被执行2次时改变时段信息STEP并且在测试数据和从测试单元读取的数据不同的情况下储存时段信息STEP，则可以检测到比2次的刷新周期短的数据保留时间的存储单元。此外，如果在每次刷新周期被执行3次时改变时段信息STEP并且在测试数据和从测试单元读取的数据相同的情况下储存时段信息STEP，则可以检测到具有比3次刷新周期长的数据保留时间的存储单元。以这种方式，不仅可以检测到具有比参考时间短的数据保留时间的弱单元，而且可以检测到具有比参考时间长的数据保留时间的强单元，并且参考时间可以根据场合需要而改变。
在图4和图7的存储器件中，通过将字线进行分组并测试字线组，可以方便快捷地执行测试。字线组可以包括一个或更多个字线。由于时段信息STEP对应于一个或更多个字线的地址，所以可以提到，时段信息STEP和作为测试单元的字线组1:1对应。
在上述示例中，假设多个字线WL0至WLx包括64个字线WL0至WL63(即，x＝63)，并且多个字线WL0至WL63的地址分别为0至63。当时段信息STEP为从0至7时，作为测试目标的字线分别为WL0至WL7、WL8至WL15、WL16至WL23、WL24至WL31、WL32至WL39、WL40至WL47、WL48至WL55以及WL56至WL63。即，在每个刷新周期中，8个字线可以被一次测试。此外，在针对每个刷新周期对时段信息STEP进行计数的情况下，对于整个字线的测试可以在仅8个刷新周期内结束。
图10是图示根据本发明的实施例的用于操作存储器件的方法的流程图。
参考图10，用于存储器件的操作方法可以包括测试进入步骤S1001、数据写入步骤S1002、地址计数步骤S1003、测试刷新步骤S1004、检测步骤S1005、地址储存步骤S1006、检查步骤S1007、预设值改变步骤S1008、测试退出步骤S1009以及弱单元管理步骤S1010。
在测试进入步骤S1001中，进入测试操作。在进入测试操作之后，在数据写入步骤S1002中，可以将测试数据TEST_DATA写入测试单元中。在地址计数步骤S1003中，对刷新地址REF_ADD进行计数，并且可以跳过与时段信息STEP相对应的至少一个预定值。在测试刷新步骤S1004中，刷新与刷新地址REF_ADD相对应的字线，以及因此可以在刷新时跳过与被跳过的刷新地址REF_ADD相对应的测试单元。在检测步骤S1005中，通过比较数据来检测任意一个的测试单元是否为弱单元。在测试单元之中没有弱单元的情况下(否，S1005)，该过程进行到测试退出步骤S1009，而在地址储存步骤S1006中不储存。在测试单元是弱单元的情况下(是，S1005)，在地址存储步骤S1006中储存时段信息STEP之后，该过程可以进行到测试退出步骤S1009。在步骤S1007中，在时段信息STEP不是结束值的情况下(否，S1007)，当刷新周期结束时，在预设值改变步骤S1008中对时段信息STEP进行计数之后，该过程返回进行到数据写入步骤S1002。在时段信息STEP为结束值的情况下(是，S1007)，该过程可以进行到测试退出步骤S1009，以结束测试操作。
在测试结束之后，与储存在地址储存块440中的地址相对应的字线相耦接的存储单元(即，弱单元)可以以比其他存储单元高的频率来刷新(与弱单元管理步骤S1010相对应)。
图11是图示根据本发明的另一个实施例的地址计数电路的示图。
参考图11，地址计数电路可以包括预地址计数器1110、地址发生单元1120、时段信息发生单元1130以及跳过信号发生单元1140。
图11的预地址计数器1110、地址发生单元1120以及跳过信号发生单元1140可以实质上分别以与图5的预地址计数器210、地址发生单元220′以及跳过信号发生单元250相同的方式来操作。
时段信息发生单元1130可以产生时段信息STEP，以及当预地址计数器1110的计数周期结束与跳过信息SKINF相对应的次数时，对时段信息STEP进行计数。例如，如果跳过信息SKINF具有与1个计数周期相对应的值，则可以在每次预地址计数器1110的计数周期结束1次时对时段信息STEP进行计数。如果跳过信息SKINF具有与2个计数周期相对应的值，则可以在每次预地址计数器1110的计数周期结束2次时对时段信息STEP进行计数。如果跳过信息SKINF具有与k个计数周期(其中k是自然数)相对应的值，则可以在每次预地址计数器1110的计数周期结束k次时对时段信息STEP进行计数。跳过信息SKINF可以是多比特位信号。
图12是图示根据本发明的另一个实施例的存储器件的示图。
参考图12，存储器件可以包括单元阵列1210、刷新计数器1220、测试电路1230、地址储存块1240以及控制块1250。图12的单元阵列1210和控制块1250可以实质上分别以与图4的单元阵列410和控制块450相同的方式来操作。刷新计数器1220可以是图11的地址计数电路。
下面，将描述通过使用图11的地址计数电路来储存关于字线WL0至WLx的数据保留时间的信息的方法。
在测试信号TEST被去激活的情况下，刷新计数器1220不执行跳过操作，以及对刷新地址REF_ADD进行重复计数。在测试信号TEST被激活的情况下，刷新计数器1220对刷新地址REF_ADD重复计数，以及对于由跳过信息SKINF确定的至少1个刷新周期(或计数周期)，可以跳过至少一个预定值。
测试电路1230可以产生用于激活测试操作的测试信号TEST、跳过信息SKINF、测试数据TEST_DATA以及多个控制信号CONTROL。通过测试操作，测试电路1230可以根据数据保留时间对多个字线组进行分类。
在下文中，对将刷新地址REF_ADD的值被划分为8个时段的情况(即，通过将多个字线划分为8组进行测试的情况)进行描述。可以对测试电路1230根据数据保留时间将多个字线分类为5组的情况进行描述。跳过信息SKINF为2比特位信号。当跳过信息SKINF的值为00、01、10和11时，对于单个刷新周期、双倍刷新周期(即，刷新周期被执行两次)、三倍刷新周期(即，刷新周期被执行三次)和四倍刷新周期(即，刷新周期被执行四次)，刷新地址REF_ADD可以跳过至少一个预定值，以及改变至少一个预定值。因此，在跳过信息SKINF具有值00的情况下，可以执行测试8个刷新周期。在跳过信息SKINF具有值01的情况下，可以执行测试16个刷新周期。在跳过信息SKINF具有值10的情况下，可以执行测试24个刷新周期。在跳过信息SKINF具有值11的情况下，可以执行测试32个刷新周期。可以按00、01、10和11的顺序来改变跳过信息SKINF。
当第二跳过信号SKIP′被激活时，地址储存块1240可以锁存时段信息STEP，而当检测信号DET被激活时，可以根据跳过信息SKINF的值对时段信息STEP进行分类并储存。即，当检测信号DET被激活时，在跳过信息SKINF的值为00、01、10和11的情况下，地址储存块1240的储存区域(图12中未示出)可以将时段信息STEP储存在相应的不同区域中，或通过分类来储存时段信息STEP。在检测信号DET被激活时已经储存了时段信息STEP的情况下，地址储存块1240可以不储存对应的时段信息STEP。
图13是图示通过图12所示的存储器件的测试操作来分类时段信息STEP(即，字线组的地址)并将其储存在地址储存块1240中的示例的示图。
在下文中，将对存储器件的测试操作以及时段信息STEP如何被储存在地址储存块1240中进行描述，在存储器件包括64个字线WL0至WL63的情况下，字线组被划分为8个字线组WL0至WL7、……、WL56至WL63，并且各字线组的数据保留时间如表6所示。
表6
字线组(时段信息) 数据保留时间(刷新周期基础)
第一字线组(WL0-WL7)(000) 短于1个刷新周期
第二字线组(WL8-WL15)(001) 等于或长于2个刷新周期-短于3个刷新周期
第三字线组(WL16-WL23)(010) 等于或长于1个刷新周期-短于2个刷新周期
第四字线组(WL24-WL31)(011) 等于或长于3个刷新周期-短于4个刷新周期
第五字线组(WL32-WL39)(100) 等于或长于4个刷新周期
第六字线组(WL40-WL47)(101) 等于或长于1个刷新周期-短于2个刷新周期
第七字线组(WL48-WL55)(110) 等于或长于3个刷新周期-短于4个刷新周期
第八字线组(WL56-WL63)(111) 等于或长于2个刷新周期-短于3个刷新周期
地址储存块1240可以包括16个储存区域AS0至AS15，每个储存区域能够储存1个地址，16个储存区域AS0至AS15之中的4个储存区域AS0至AS3可以储存数据保留时间短于1个刷新周期的字线组的地址，4个储存区域AS4至AS7可以储存数据保留时间等于或大于1个刷新周期并短于2个刷新周期的字线组的地址，4个储存区域AS8至AS11可以存储数据保留时间等于或长于2个刷新周期并短于3个刷新周期的字线组的地址，以及4个储存区域AS12至AS15可以储存数据保留时间等于或长于3个刷新周期并短于4个刷新周期的字线组的地址。
如果测试开始，则首先，在跳过信息SKINF具有值00的状态下可以执行测试。在跳过信息SKINF具有值00的情况下，每个测试目标字线的刷新操作可以被1个刷新周期跳过。因此，在这种测试操作中检测到的字线组的数据保留时间可以短于1个刷新周期。根据表6，000的时段信息STEP可以通过这种测试来检测，并且被储存在储存区域AS0中。
接下来，在跳过信息SKINF具有值01的状态下可以执行测试。在跳过信息SKINF具有值01的情况下，每个测试目标字线的刷新操作可以被2个刷新周期跳过。因此，在这种测试操作中检测到的字线组的数据保留时间可以短于2个刷新周期。地址储存块1240可以将通过这种测试检测到的时段信息STEP之中尚未储存的每个时段信息STEP储存在储存区域AS4至AS7的每个储存区域中。根据表6，可以通过这样的测试来检测000、010和101的时段信息STEP，并且地址储存块1240可以分别将它们之中尚未储存的010和101储存在储存区域AS4和AS5中。因此，由于010和101不是在跳过信息SKINF具有值00的测试操作中检测到的值，而是在跳过信息SKINF具有值01的测试操作中检测到的值，所以与它们相对应的字线组的数据保留时间可以等于或大于1个刷新周期并短于2个刷新周期。
接下来，在跳过信息SKINF具有值10的状态下可以执行测试。在跳过信息SKINF具有值10的情况下，每个测试目标字线的刷新操作可以被3个刷新周期跳过。因此，在这种测试操作中检测到的字线组的数据保留时间可以短于3个刷新周期。地址储存块1240可以将通过这种测试检测到的时段信息STEP之中尚未储存的每个时段信息STEP储存在储存区域AS8至AS11的每个储存区域中。根据表6，可以通过这种测试来检测000、010、101、001和111的时段信息STEP，并且地址储存块1240可以分别它们之中尚未储存的001和111储存在储存区域AS8和AS9中。因此，由于001和111不是在跳过信息SKINF为00和01的测试操作中检测到的值，而是在跳过信息SKINF具有值10的测试操作中检测到的值，所以与它们相对应的字线组的数据保留时间可以等于或长于2个刷新周期并短于3个刷新周期。
接下来，在跳过信息SKINF具有值11的状态下可以执行测试。在跳过信息SKINF具有值11的情况下，每个测试目标字线的刷新操作可以被4个刷新周期跳过。因此，在这种测试操作中检测到的字线组的数据保留时间可以短于4个刷新周期。地址储存块1240可以将通过这种测试检测到的时段信息STEP之中尚未储存的每个时段信息STEP储存在储存区域AS12至AS15的每个储存区域中。根据[表6]，可以通过这种测试来检测000、010、101、001、111、011和110的时段信息STEP，并且地址储存块1240可以分别将它们之中未储存的011和110储存在储存区域AS12和AS13中。因此，由于011和110不是在跳过信息SKINF为00、01和10的测试操作中检测到的值，而是在跳过信息SKINF具有值11的测试操作中检测到的值，因此与它们相对应的字线组的数据保留时间可以等于或大于3个刷新周期并短于4个刷新周期。
与在测试操作中未检测到的100的时段信息STEP相对应的字线组WL32至WL39的数据保留时间可以长于4个刷新周期。
虽然在上述示例中对字线组的数据保留时间被划分为5组的情况进行了描述，但是应当注意，可以根据如何设置跳过信息SKINF来将字线组划分为更小数量的组或更大数量的组。此外，如上所述，可以根据如何设置时段信息STEP来调整包括在一个字线组中的字线的数量。
图12的存储器件可以通过使用具有简单配置的刷新计数器1220来根据其数据保留时间对字线或字线组进行分类。在根据其数据保留时间对字线或字线组进行分类之后，可以考虑数据保留时间来调整各个字线或字线组的刷新次数。
例如，在字线组具有作为测试操作的结果的如表6中的数据保留时间的情况下，字线组可以通过以下5种方式来优化刷新周期，该5种方式分别为(1)在1个刷新周期内，刷新具有数据保留时间短于1个刷新周期的字线组至少2次，(2)在1个刷新周期内，刷新具有数据保留时间等于或长于1个刷新周期并短于2个刷新周期的字线组1次，(3)在2个刷新周期内，刷新具有数据保留时间等于或长于2个刷新周期并短于3个刷新周期的字线组1次，(4)在3个刷新周期内，刷新具有数据保留时间等于或长于3个刷新周期并短于4个刷新周期的字线组1次以及(5)在4个刷新周期内，刷新具有数据保留时间等于或长于4个刷新周期的字线组1次。通过这种管理，可以使在刷新操作中消耗的电流最小化，并且可以防止数据劣化。
在本技术中，通过使用跳过预定值的地址计数电路，可以有效地检测存储器件中的弱单元。
虽然已经为了说明的目的描述了各种实施例，但是对于本领域技术人员明显的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种修改和变型。
例如，虽然在上述示例中对于地址ADD、PRE_ADD和REF_ADD的计数表示将地址ADD、PRE_ADD和REF_ADD增加1的情况进行了描述，但是应当注意，计数方向可以不必是增加的方向，并且计数间隔可以不必为1，以及可以根据设计来改变计数方向和计数间隔。

Claims (15)

1.一种存储器件，包括：
单元阵列，其包括多个存储单元；
刷新计数器，其适用于：响应于刷新命令、通过跳过至少一个预定值的刷新地址来对刷新地址进行计数；以及
控制块，其适用于：响应于刷新命令来控制在所述多个存储单元之中的与刷新地址相对应的至少一个存储单元被刷新。
2.根据权利要求1所述的存储器件，其中，当刷新周期被执行至少一次时，刷新计数器改变所述预定值。
3.根据权利要求1所述的存储器件，其中，刷新计数器包括：
预地址计数器，其适用于：响应于刷新命令对预地址进行计数；
地址发生单元，其适用于：将预地址作为刷新地址来传送，而当跳过信号被激活时不将预地址作为刷新地址来传送；
结束信号发生单元，其适用于：当刷新周期被执行至少一次时，激活结束信号；
时段信息计数器，其适用于：当结束信号被激活至少一次时，对时段信息进行计数；以及
跳过信号发生单元，其适用于：当时段信息和包括在预地址中的多个比特位之中的至少一个预设比特位的值相同时，激活跳过信号。
4.根据权利要求3所述的存储器件，
其中，预地址计数器对预地址从初始值到结束值进行计数，从初始值到结束值的多个值被划分为第一时段至第m时段，对于与其相对应的多个比特位之中的至少一个预设比特位来说，在每个时段中划分的值是相同的，其中m是自然数，以及
其中，时段信息计数器对时段信息从与第一时段相对应的值到与第m时段相对应的值进行计数。
5.根据权利要求1所述的存储器件，其中，通过将在刷新周期被执行至少一次之前被储存在与预定值相对应的至少一个存储单元中的数据与在刷新周期被执行至少一次之后被储存在与预定值相对应的所述至少一个存储单元中的数据相比较，来检测与预定值相对应的所述至少一个存储单元的数据保留时间。
6.根据权利要求5所述的存储器件，还包括：
地址储存块，其适用于：储存所述多个存储单元之中的具有比参考时间短的数据保留时间的存储单元的地址。
7.一种存储器件，包括：
单元阵列，其包括多个存储单元；
刷新计数器，其适用于：响应刷新命令对刷新地址进行计数；
刷新信号发生块，其适于：响应于刷新命令来激活内部刷新信号，而在刷新地址具有至少一个预定值的情况下，不激活内部刷新信号；以及
控制块，其适用于：响应于内部刷新信号来控制在所述多个存储单元之中的与刷新地址相对应的至少一个存储单元被刷新。
8.根据权利要求7所述的存储器件，其中，当刷新周期被执行至少一次时，刷新信号发生块改变所述预定值。
9.根据权利要求7所述的存储器件，其中，刷新信号发生块包括：
信号发生单元，其适于：响应于刷新命令来激活内部刷新信号，而当跳过信号被激活时，不激活内部刷新信号；
结束信号发生单元，其适用于：当刷新周期被执行至少一次时，激活结束信号；
时段信息计数器，其适用于：当结束信号被激活至少一次时，对时段信息进行计数；以及
跳过信号发生单元，其适用于：当时段信息和包括在刷新地址中的多个比特位之中的至少一个预设比特位的值相同时，激活跳过信号。
10.根据权利要求9所述的存储器件，
其中，刷新计数器对刷新地址从初始值到结束值进行计数，从初始值到结束值的多个值被划分为第一时段至第m时段，对于与其相对应的多个比特位之中的至少一个预设比特位来说，在每个时段中划分的值是相同的，其中m是自然数，以及
其中，时段信息计数器对时段信息从与第一时段相对应的值到与第m时段相对应的值进行计数。
11.根据权利要求7所述的存储器件，其中，通过将在刷新周期被执行至少一次之前被储存在与预定值相对应的至少一个存储单元中的数据与在刷新周期被执行至少一次之后被储存在与预定值相对应的所述至少一个存储单元中的数据相比较，来检测与预定值相对应的所述至少一个存储单元的数据保留时间。
12.根据权利要求11所述的存储器件，还包括：
地址储存块，其适用于：储存所述多个存储单元之中的具有比参考时间短的数据保留时间的存储单元的地址。
13.一种用于操作包括多个存储单元的存储器件的方法，包括：
响应于刷新命令、通过跳过至少一个预定值的刷新地址来对刷新地址进行计数；
响应于刷新命令来刷新在所述多个存储单元之中的与刷新地址相对应的至少一个存储单元；以及
当刷新周期被执行至少一次时，改变预定值。
14.根据权利要求13所述的方法，还包括：
通过将在刷新周期被执行至少一次之前被储存在与预定值相对应的至少一个存储单元中的数据与在刷新周期被执行至少一次之后被储存在与预定值相对应的所述至少一个存储单元中的数据相比较，来检测与预定值相对应的所述至少一个存储单元的数据保留时间。
15.根据权利要求14所述的方法，还包括：
储存所述多个存储单元之中的具有比参考时间短的数据保留时间的存储单元的地址；以及
以比其他存储单元高的频率来刷新与储存的地址相对应的存储单元。
CN202110156769.2A 2016-10-31 2017-08-18 地址计数电路、存储器件及其操作方法 Withdrawn CN112767982A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160143171A KR20180049314A (ko) 2016-10-31 2016-10-31 어드레스 카운팅 회로, 메모리 장치 및 메모리 장치의 동작 방법
KR10-2016-0143171 2016-10-31
CN201710713598.2A CN108010550A (zh) 2016-10-31 2017-08-18 地址计数电路、存储器件及其操作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710713598.2A Division CN108010550A (zh) 2016-10-31 2017-08-18 地址计数电路、存储器件及其操作方法

Publications (1)

Publication Number Publication Date
CN112767982A true CN112767982A (zh) 2021-05-07

Family

ID=62021572

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110156769.2A Withdrawn CN112767982A (zh) 2016-10-31 2017-08-18 地址计数电路、存储器件及其操作方法
CN201710713598.2A Pending CN108010550A (zh) 2016-10-31 2017-08-18 地址计数电路、存储器件及其操作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710713598.2A Pending CN108010550A (zh) 2016-10-31 2017-08-18 地址计数电路、存储器件及其操作方法

Country Status (3)

Country Link
US (3) US20180122454A1 (zh)
KR (1) KR20180049314A (zh)
CN (2) CN112767982A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045218A1 (zh) * 2022-08-30 2024-03-07 长鑫存储技术有限公司 监测电路、刷新方法及存储器

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US20190066760A1 (en) * 2017-08-23 2019-02-28 Nanya Technology Corporation Dram and method for operating the same
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493270B2 (en) * 1999-07-01 2002-12-10 Micron Technology, Inc. Leakage detection in programming algorithm for a flash memory device
JP2004259343A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体記憶装置
US7020038B2 (en) * 2004-05-05 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Efficient refresh operation for semiconductor memory devices
JP4453018B2 (ja) * 2005-03-07 2010-04-21 エルピーダメモリ株式会社 半導体記憶装置
JP2006344345A (ja) * 2005-05-12 2006-12-21 Nec Electronics Corp 揮発性半導体記憶装置
US7734866B2 (en) * 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
US7444577B2 (en) * 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
JP2008262616A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
TWI367486B (en) * 2007-12-25 2012-07-01 Ind Tech Res Inst Memory device and refresh method thereof
US7728642B1 (en) * 2008-11-13 2010-06-01 Xilinx, Inc. Ripple counter based programmable delay line
US9230634B2 (en) * 2013-12-09 2016-01-05 Qualcomm Incorporated Refresh scheme for memory cells with next bit table
CN105614639A (zh) 2014-10-25 2016-06-01 陕西启源科技发展有限责任公司 柿子醋饮料的加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024045218A1 (zh) * 2022-08-30 2024-03-07 长鑫存储技术有限公司 监测电路、刷新方法及存储器

Also Published As

Publication number Publication date
US20190267068A1 (en) 2019-08-29
US10867658B2 (en) 2020-12-15
KR20180049314A (ko) 2018-05-11
US20190279703A1 (en) 2019-09-12
US20180122454A1 (en) 2018-05-03
US10867659B2 (en) 2020-12-15
CN108010550A (zh) 2018-05-08

Similar Documents

Publication Publication Date Title
CN112767982A (zh) 地址计数电路、存储器件及其操作方法
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
US11854618B2 (en) Apparatuses, systems, and methods for determining extremum numerical values
US11380382B2 (en) Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11749331B2 (en) Refresh modes for performing various refresh operation types
CN104376868B (zh) 存储器和包括其的存储器系统
CN113767437A (zh) 用于内容可寻址存储器单元的设备、系统及方法
CN114051640A (zh) 用于监测字线存取的设备及方法
US11600314B2 (en) Apparatuses and methods for sketch circuits for refresh binning
US10020073B2 (en) Memory device and operating method thereof
CN108231108A (zh) 存储器件及其操作方法
KR100364191B1 (ko) 테스트 기능을 갖는 반도체 기억 장치
CN116978424A (zh) 用于基于存取的目标刷新操作的设备及方法
CN114627940A (zh) 包括执行目标刷新的存储器件的存储系统
KR20170030215A (ko) 메모리 장치
US11107517B2 (en) Semiconductor memory device and method for refreshing memory with refresh counter
CN112489706A (zh) 用于基于存储器装置温度来调节存储器装置刷新操作的方法以及相关存储器装置和系统
US10255966B2 (en) Memory device and operating method thereof
CN114077421A (zh) 用于基于电压的随机数产生的设备、系统和方法
CN117476087A (zh) 存储芯片的测试方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210507

WW01 Invention patent application withdrawn after publication