CN104252878B - 存储器和包括存储器的存储系统 - Google Patents

存储器和包括存储器的存储系统 Download PDF

Info

Publication number
CN104252878B
CN104252878B CN201410185034.2A CN201410185034A CN104252878B CN 104252878 B CN104252878 B CN 104252878B CN 201410185034 A CN201410185034 A CN 201410185034A CN 104252878 B CN104252878 B CN 104252878B
Authority
CN
China
Prior art keywords
wordline
refresh
address
memory
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410185034.2A
Other languages
English (en)
Other versions
CN104252878A (zh
Inventor
宋清基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104252878A publication Critical patent/CN104252878A/zh
Application granted granted Critical
Publication of CN104252878B publication Critical patent/CN104252878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

存储器包括：多个字线，多个字线中的每个字线与至少一个存储器单元耦接；地址储存单元，可以储存与字线中的至少一个相对应的至少一个目标地址；以及控制单元，响应于以设定间隔输入的刷新命令而将多个字线顺序激活，且每当输入刷新命令等于或多于两次的设定次数时可以将基于目标地址选中的字线激活。

Description

存储器和包括存储器的存储系统
相关申请的交叉引用
本申请要求2013年6月28日提交的申请号为10-2013-0075498的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及存储器和包括存储器的存储系统，更具体而言，涉及用于存储器和存储系统的刷新技术。
背景技术
存储器中的存储器单元包括用作开关的晶体管和用于储存电荷(即，数据)的电容器。储存在存储器单元中的数据的逻辑电平可以根据存储器单元的电容器中是否存在电荷(即，电容器的端部处的电压是高还是低)，在‘高’(逻辑1)和‘低’(逻辑0)的电平之间区分。
只要电荷积累在电容器中，数据可以被储存并保持在存储器单元中，由此原则上不消耗电力。然而，由于储存在电容器中的电荷的初始量可以由于金属氧化物半导体(MOS)晶体管的PN接合/结中产生的泄漏电流而减小，因此可丢失数据。为防止数据的丢失，在存储器单元中的数据丢失之前读取数据，并且可以根据读取的信息将存储器单元再充电以维持电荷的初始量。周期性地重复这个操作以保持数据，并且将存储器单元再充电的操作称作刷新操作。
每当将刷新命令从存储器控制器施加至存储器时执行刷新操作。考虑到存储器的数据保持时间，存储器控制器每隔预定时间将刷新命令施加至存储器。例如，当存储器的数据保持时间是64ms且仅在施加刷新命令8000次之后刷新存储器中的所有存储器单元时，存储器控制器在64ms的期限期间将刷新命令施加至存储器8000次。当结果是存储器中包括的一些存储器单元的数据保持时间不超过预定参考时间的存储器测试过程中时，存储器被视为有缺陷的存储器且被丢弃。
发明内容
本发明的实施例涉及一种存储器和包括存储器的存储系统，所述存储器即使在存储器包括具有不充足的数据保持时间的存储器单元时也能正确地操作。
本发明的另一个实施例涉及一种存储器和包括存储器的存储系统，所述存储器即使在存储器包括数据由于字线干扰而具有恶化风险的存储器单元时也能正确地操作。
根据本发明的一个实施例，一种存储器包括：多个字线，多个字线中的每个字线与至少一个存储器单元耦接；地址储存单元，可以储存与字线中的至少一个相对应的至少一个目标地址；以及控制单元，可以响应于以设定间隔输入的刷新命令而将多个字线顺序激活，并且每当输入刷新命令等于或多于两次的设定次数时将基于目标地址选择的字线激活。
根据本发明的另一个实施例，一种存储器包括：多个字线，多个字线中的每个字线与至少一个存储器单元耦接；地址输入单元，可以接收外部输入地址；地址计数单元，可以在输入刷新命令时执行计数操作，且可以基于计数操作结果来产生计数地址；地址储存单元，可以储存与字线中的至少一个相对应的至少一个目标地址；以及控制单元，可以在输入激活命令时至少将与外部输入地址相对应的字线激活，可以响应于刷新命令而至少将与计数地址相对应的字线激活，且每当输入刷新命令等于或多于两次的设定次数时可以将基于目标地址选中的字线激活。
根据本发明的另一个实施例，一种存储系统包括：存储器，包括多个字线，多个字线中的每个字线与至少一个存储器单元耦接，以及存储器可以响应于刷新命令而将多个字线顺序激活，且每当输入刷新命令等于或多于两次的设定次数时可以将多个字线之中基于储存的目标地址选中的字线激活；以及存储器控制器，可以在刷新操作期间以设定间隔将刷新命令输入至存储器。
基于目标地址选中的字线可以包括第一字线、第二字线、第三字线、第四字线和第五字线之中的至少一个，其中，第一字线与具有比参考时间更短的数据保持时间的存储器单元耦接；第二字线响应于激活命令而被激活参考次数以上；第三字线与第二字线相邻；第四字线以满足设定条件的频率响应于激活命令而被激活；第五字线与第四字线相邻。
存储器控制器可以在激活操作期间将激活命令和地址输入至存储器。并且存储器可以响应于激活命令而至少将与从存储器控制器输入的地址相对应的字线激活。
存储器可以在输入激活命令时将与外部输入地址相对应的字线激活，并且在输入刷新命令时将与通过每当输入刷新命令时执行计数操作产生的计数地址相对应的字线激活，以及每当刷新命令被输入多次时将基于目标地址选中的字线激活。
存储器可以每当输入刷新命令时将至少一个字线激活，并且每当输入刷新命令N次时将多于至少一个字线的至少两个字线激活，其中N是等于或大于2的自然数，其中至少两个字线包括基于目标地址选中的字线。
根据本发明的另一个实施例，一种存储器包括：多个单元阵列，多个单元阵列中的每个单元阵列包括多个字线，多个字线中的每个字线与至少一个存储器单元耦接；地址储存单元，可以储存与单元阵列的字线中的至少一个相对应的至少一个目标地址；以及刷新控制单元，可以响应于以设定间隔输入的刷新命令而将与相应的单元阵列相对应的的多个第一刷新激活信号激活，且每当输入刷新命令等于或多于两次的设定次数时将与相应的单元阵列相对应的多个第二刷新激活信号激活；以及多个字线控制单元，可以响应于多个第一刷新激活信号之中相应的第一刷新激活信号而将相应的单元阵列中的多个字线激活，且可以响应于多个第二刷新激活信号之中相应的第二刷新激活信号而将基于相应的单元阵列的目标地址选中的字线激活。
附图说明
图1是用于描述刷新操作的存储器的框图；
图2A和图2B说明图1中所示的存储器在刷新操作模式下的刷新操作；
图3是说明根据本发明的实施例的存储器的框图；
图4是说明图3中所示的字线控制单元342的框图；
图5说明图3中所示的存储器的操作；
图6是说明根据本发明的另一个实施例的存储器的框图；
图7是说明根据本发明的另一个实施例的存储器的框图；
图8是说明图7中所示的刷新控制单元740的框图；
图9说明图7中所示的存储器的操作；以及
图10是说明根据本发明的实施例的存储系统的框图。
具体实施方式
下面将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，相同的附图标记表示在本发明的不同附图和实施例中相同编号的部分。也应当注意的是，在本说明书中，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。
下文中，当响应于刷新命令而将字线激活时，刷新与激活的字线耦接的存储器单元。因此，响应于刷新命令而将字线激活表明：刷新与字线耦接的存储器单元。此外，刷新字线意指：刷新与字线耦接的存储器单元。
图1是用于描述刷新操作的存储器的框图。
参见图1，存储器包括：命令输入单元110、地址输入单元120、命令译码单元130、刷新控制单元140、地址计数单元150、字线控制单元160以及包括多个字线WL0至WLN的单元阵列170。每个字线与多个存储器单元MC耦接。
命令输入单元110接收从存储器控制器施加的命令CMDs。地址输入单元120接收从存储器控制器施加的地址ADDs。命令CMDs和地址ADDs中的每个包括多比特信号。
命令译码单元130将通过命令输入单元110输入的命令CMDs译码，以产生激活命令ACT和刷新命令REF。当命令信号的输入组合CMDs与激活命令ACT相对应时，激活命令ACT被激活。否则，当命令信号的输入组合CMDs表示刷新命令REF时，刷新命令REF被激活。另外，命令译码单元130将命令信号的输入组合CMDs译码以产生诸如预充电命令、读取命令和写入命令的命令，但由于这些功能不与本发明直接相关，因此未在本文中说明且描述。
刷新控制单元140响应于刷新命令REF而控制存储器的刷新操作。当输入刷新命令REF时，刷新控制单元140将用于控制单元阵列170的刷新的刷新激活信号REF_ACT激活一次或更多次。本文中，根据如何设置刷新操作模式，当输入刷新命令REF一次时刷新激活信号REF_ACT被激活的次数可以不同。当输入刷新命令REF一次时刷新激活信号REF_ACT被激活的次数与当输入刷新命令REF一次时刷新的字线的数目相关。
例如，当将存储器的刷新操作模式设定为第一模式(例如，第一模式信号MODE1被激活)时，可以在输入刷新命令REF一次时将刷新激活信号REF_ACT激活一次。当将存储器的刷新操作模式设定为第二模式(例如，第二模式信号MODE2被激活)时，可以在输入刷新命令REF一次时将刷新激活信号REF_ACT激活两次。
地址计数单元150在输入刷新命令REF时执行计数操作一次或更多次，且基于计数操作结果(在单元阵列170中执行刷新操作时使用)来产生计数地址CNT_ADD。地址计数单元150通过每当刷新激活信号REF_ACT被激活时执行计数操作来产生计数地址CNT_ADD。例如，当刷新激活信号REF_ACT被激活时，地址计数单元150将计数地址CNT_ADD的值增加1，这意指当选中并刷新第K字线WLK时地址变化，使得下次选中并刷新第(K+1)字线WLK+1。
字线控制单元160将基于地址IN_ADD或CNT_ADD选中的字线激活，然后在执行既定操作之后，将激活的字线预充电(去激活)。字线控制单元160在激活操作期间响应于激活命令ACT而将基于从地址输入单元120输入的地址IN_ADD选中的字线激活，并且在刷新操作期间响应于刷新激活信号REF_ACT而将基于计数地址CNT_ADD选中的字线激活(即，刷新)。
图2A和图2B说明图1中所示的存储器在刷新操作模式下的刷新操作。当从存储器控制器输入的刷新命令的频率恒定时，可以在存储器内使用刷新操作模式以增加执行刷新操作的频率。
图2A说明当将存储器的刷新操作模式设定成第一操作模式时的存储器的刷新操作。
参见图2A，每当输入刷新命令REF时，在存储器内将刷新激活信号REF_ACT激活一次，且刷新一个字线。在第一操作模式中，具有短数据保持时间的那些存储器单元可使它们的数据丢失，从而造成存储器的故障。
图2B说明当将存储器的刷新操作模式设定成第二操作模式时的存储器的刷新操作。
参见图2B，每当输入刷新命令REF时，在存储器内将刷新激活信号REF_ACT激活两次，且刷新两个字线。在第二操作模式中，存储器在相同时间期间以第一操作模式两倍的次数执行刷新操作，从而将存储器的数据保持时间减少成第一操作模式中所需的数据保持时间的一半。因此，与第一操作模式相比，可以在第二操作模式中适当地刷新甚至具有短数据保持时间的存储器单元。
当更频繁地刷新字线时，消耗更多的电流。因此，当在第二操作模式中执行刷新操作时比当在第一操作模式中执行刷新操作时消耗更多的电流。
图3是说明根据本发明的实施例的存储器的框图。
参见图3，存储器包括：命令输入单元310、地址输入单元320、命令译码单元330、控制单元340、地址计数单元350、地址储存单元360以及包括多个字线WL0至WLN的单元阵列370，多个字线WL0至WLN中的每个字线与多个存储器单元MC耦接。图3示出与在存储器中执行的激活操作和刷新操作相关的结构，且省略不与本发明的技术(诸如读取操作和写入操作)直接相关的其他结构。
下文中，参照图3来描述存储器。
命令输入单元310接收从存储器控制器施加的命令CMDs。地址输入单元320接收从存储器控制器施加的地址ADDs。命令CMDs和地址ADDs中的每个包括多比特信号。
命令译码单元330将通过命令输入单元310输入的命令CMDs译码以产生激活命令ACT和刷新命令REF。命令译码单元330与以上参照图1所描述的相同。
控制单元340响应于命令ACT或REF而将在单元阵列370中的多个字线WL0至WLN之中，基于地址IN_ADD、CNT_ADD和TAR_ADD选中的字线激活。控制单元340在激活操作期间输入激活命令ACT时，将与由地址输入单元320输入的输入地址IN_ADD相对应的字线激活。控制单元340响应于在刷新操作期间以预定间隔输入的刷新命令REF而将多个字线WL0至WLN顺序激活。每当输入刷新命令REF等于或多于两次的预定次数(下文中，为N次)时，控制单元340将基于目标地址TAR_ADD选中的字线激活。控制单元340可以通过使用目标地址TAR_ADD，在与目标地址TAR_ADD相对应的字线和与对应于目标地址TAR_ADD的字线相邻的字线之中选择至少一个字线。
每当输入刷新命令REF时控制单元340将至少一个字线激活，且每当输入刷新命令REF N次时控制单元340将包括与目标地址TAR_ADD相对应的字线的至少两个字线(多于至少一个字线)激活，其中N是等于或大于2的自然数。总之，每当输入刷新命令REF N次时，控制单元340刷新比一般情况更多的字线。对于操作，控制单元340可以包括刷新控制单元341和字线控制单元342。
下文中描述的是以下的情况：每当输入刷新命令REF时控制单元340将一个字线激活，且每当输入刷新命令REF8次(N＝8)时将两个字线激活，其中两个字线中的一个是与目标地址TAR_ADD相对应的字线。
刷新控制单元341响应于刷新命令REF而控制存储器的刷新操作。刷新控制单元341响应于刷新命令REF而将第一刷新激活信号REF1_ACT激活，且每当输入刷新命令REF N次时将第二刷新激活信号REF2_ACT激活一次或更多次，其中N是等于或大于2的自然数。
每当输入刷新命令REF时，刷新控制单元341将第一刷新激活信号REF1_ACT激活一次，且每当输入刷新命令REF8次时，刷新控制单元341将第一刷新激活信号REF1_ACT激活一次，然后另外将第二刷新激活信号REF2_ACT激活一次。
字线控制单元342在输入激活命令ACT时将与输入地址IN_ADD相对应的字线激活，在第一刷新激活信号REF1_ACT被激活时将与计数地址CNT_ADD相对应的字线激活，以及在第二刷新激活信号REF2_ACT被激活时将基于目标地址TAR_ADD选中的字线激活。基于目标地址TAR_ADD选中的字线可以包括与目标地址TAR_ADD相对应的字线和与对应于目标地址TAR_ADD的字线相邻的字线之中的至少一个字线。
地址计数单元350在输入刷新命令REF时执行计数操作一次或更多次，且基于计数操作结果来产生计数地址CNT_ADD。例如，地址计数单元350每当第一刷新激活信号REF1_ACT被激活时将计数地址CNT_ADD的值增加‘1’，这意指当选择并刷新第K字线WLK时地址变化，使得下次选择并刷新第(K+1)字线WLK+1。因此，通过使用计数地址CNT_ADD来顺序刷新字线WL0至WLN。
地址储存单元360储存与多个字线WL0至WLN之中的至少一个字线相对应的至少一个目标地址TAR_ADD。当第二刷新激活信号REF2_ACT被激活时，地址储存单元360输出储存的目标地址TAR_ADD。当储存在地址储存单元360中的目标地址TAR_ADD的数目是2或更大时，地址储存单元360可以每当第二刷新激活信号REF2_ACT被激活时逐个顺序输出至少两个目标地址TAR_ADD。
基于目标地址TAR_ADD选中的字线可以是满足以下条件中的至少一个的字线：(1)第一条件，字线与具有比参考时间更短的数据保持时间的存储器单元耦接；(2)第二条件，字线响应于激活命令ACT被激活参考次数以上、或者与这个字线相邻的字线；以及(3)第三条件，字线响应于激活命令ACT以某些条件的频率被激活、或者与这个字线相邻的字线。图3说明与目标地址TAR_ADD相对应的字线与数据保持时间短于参考时间的存储器单元耦接的第一条件(1)。稍后将参照图6来描述条件(2)和(3)。
可以通过在制造存储器的过程中执行的测试来检测与数据保持时间短于参考时间的存储器单元MC耦接的字线。因此，目标地址TAR_ADD可以通过在制造存储器的过程中执行的测试来检测，并且被储存在地址储存单元360中。本文中，可以根据存储器的设计规范来确定参考时间。例如，如果设计规范将参考时间指定为64ms，则将在经过64ms的期限之前另外刷新与数据保持时间短于64ms的存储器单元耦接的字线。
图4是说明字线控制单元342的框图。
参见图4，字线控制单元342可以包括地址传送单元410和字线驱动器420。
地址传送单元410将输入地址IN_ADD、计数地址CNT_ADD以及目标地址TAR_ADD中的一个作为地址信号ATR_ADD传送。当激活命令ACT被激活时，地址传送单元410将输入地址IN_ADD作为地址信号ATR_ADD传送，以及当第一刷新激活信号REF1_ACT被激活时，将计数地址CNT_ADD作为地址信号ATR_ADD传送。当第二刷新激活信号REF2_ACT被激活时，将目标地址TAR_ADD作为地址信号ATR_ADD传送。
当激活命令ACT、第一刷新激活信号REF1_ACT以及第二刷新激活信号REF2_ACT之中的一个信号被激活时，字线驱动器420将在多个字线WL0至WLN之中与地址信号ATR_ADD相对应的字线激活。字线驱动器420可以将基于地址信号ATR_ADD选中的字线驱动至激活电压电平。
图5说明图3中所示的存储器的操作。
下文中描述的是以下的情况：当输入刷新命令REF时刷新一个字线，且每当输入刷新命令REF8次时刷新包括基于目标地址TAR_ADD选中的一个字线的两个字线。以预定间隔输入刷新命令REF，且可以在刷新命令REF的输入之间输入激活命令ACT。本文中将如下作为一个实例来描述，刷新操作从字线WL0开始且字线WLK与目标地址TAR_ADD相对应。
参照图3至图5来描述存储器的操作。
当第一次输入刷新命令REF时，将第一刷新激活信号REF1_ACT激活且将计数地址CNT_ADD作为地址信号ATR_ADD传送。计数地址CNT_ADD具有与字线WL0相对应的值，因而在多个字线WL0至WLN之中刷新字线WL0。在第二次至第七次输入刷新命令REF时，将计数地址CNT_ADD作为地址信号ATR_ADD传送，正如第一次输入刷新命令REF，且顺序刷新字线WL1至WL6。
当在刷新命令REF的输入之间输入激活命令ACT时，将输入地址IN_ADD作为地址信号ATR_ADD传送，并且在多个字线WL0至WLN之中将与输入地址IN_ADD相对应的字线激活。
当第八次输入刷新命令REF时，首先将第一刷新激活信号REF1_ACT激活，然后将计数地址CNT_ADD作为地址信号ATR_ADD传送以将字线WL7激活。随后，将第二刷新激活信号REF2_ACT激活，并且将目标地址TAR_ADD作为地址信号ATR_ADD传送，以及另外地刷新字线WLK，而与正执行的一般刷新操作无关。
随后，当输入刷新命令REF时，将计数地址CNT_ADD作为地址信号ATR_ADD传送以刷新字线，正如第一次输入刷新命令REF，且每当输入刷新命令REF8次多时，另外地将目标地址TAR_ADD作为地址信号ATR_ADD传送以刷新字线WLK。
根据本发明的实施例，每当输入刷新命令REF时存储器可以逐个顺序刷新多个字线，且当输入刷新命令REF等于或多于两次的预定次数时存储器另外刷新基于目标地址TAR_ADD选中的字线，使得与具有短数据保持时间的存储器单元MC耦接的字线可以用作正常字线，同时通过将在每次刷新操作中刷新的字线的数目最小化来减少存储器的电流损耗。
以上描述的是如下的情况：每当输入刷新命令REF时逐个刷新多个字线，且每当输入刷新命令REF8次时另外刷新基于目标地址TAR_ADD选中的字线。根据示例性实施例，每当输入刷新命令REF时可以将一个或更多个字线激活，且每当施加刷新命令REF预定次数(并非8次而是等于或多于两次)时可以将大于一个或更多个字线的多个字线激活。每当施加刷新命令REF N次时，仅可以刷新基于目标地址TAR_ADD选中的字线。每当输入刷新命令REF N次时，地址计数单元350可以被设计成不执行计数操作，而刷新控制单元341可以被设计成不将第一刷新激活信号REF1_ACT激活。
图6是说明根据本发明的另一个实施例的存储器的框图。
除了图3中所示的存储器的结构之外，图6中的存储器还可以包括地址检测单元610。图6中所示的存储器的操作和结构与图3中所示的相同，除了地址检测单元610之外。
如以上参照图3所述，基于目标地址TAR_ADD选中的字线可以是满足条件(1)、(2)和(3)中的至少一个的字线。可以在制造存储器的过程中储存满足第一条件(1)的字线的目标地址TAR_ADD。满足条件(2)和(3)的字线的目标地址TAR_ADD可以由地址检测单元610在存储器的操作中间检测，并且被储存在地址储存单元360中。
由于存储器的集成度增加，所以减小存储器的字线之间的空间。字线之间的空间的减小增加相邻字线之间的耦合效应。出于此原因，当在存储器中的刷新操作期间将任意字线过多次或过频繁地激活时，可破坏与相邻于该字线的字线耦接的存储器单元MC的数据。
因此，存储器可以将与满足条件(2)或条件(3)的字线相对应的地址储存在地址储存单元360中作为目标地址TAR_ADD。为此，存储器检测响应于激活命令ACT被激活参考次数以上的字线、或者响应于激活命令ACT而以某些条件的频率激活的字线。存储器将检测的字线的地址DET_ADD、或者与检测的字线相邻的字线的地址ADJ_ADD储存在地址储存单元360中。
地址检测单元610对多个字线WL0至WLN被激活的次数计数，且基于计数结果来检测多个字线WL0至WLN之中被激活参考次数以上的字线。然后地址检测单元610将检测的字线的地址DET_ADD、或者与检测的字线相邻的字线的地址ADJ_ADD储存在地址储存单元360中。
另外，地址检测单元610储存多个字线WL0至WLN被激活的历史，且基于历史来检测多个字线WL0至WLN之中激活频率满足预定条件的字线。然后地址检测单元610将检测的字线的地址DET_ADD、或者与检测的字线相邻的字线的地址ADJ_ADD储存在地址储存单元360中。在本文中，预定条件可以是如下的条件：每当输入激活命令ACT第一次数时特定字线被激活第二次数或更多次。预定条件也可以是如下的条件：满足以上条件第三次数或更多次。
例如，预定条件可以是如下的条件：每当输入激活命令ACT10次时将特定字线激活三次或更多次。此外，预定条件可以是如下的条件：满足上述条件5次或更多次。可以不同地设定预定条件。
本文中，由于与通过地址检测单元610检测的字线相邻的字线受字线干扰的影响，所以控制单元340在额外刷新操作期间刷新与对应于地址DET_ADD的检测的字线相邻的字线。
当地址储存单元360储存检测的地址DET_ADD时，地址储存单元360将检测的地址DET_ADD作为目标地址TAR_ADD输出，以及控制单元340使用目标地址TAR_ADD，且选择并激活与对应于目标地址TAR_ADD的字线相邻的字线。
即使地址储存单元360储存检测的地址DET_ADD，地址储存单元360也可以将检测的地址DET_ADD改变成与对应于检测的地址DET_ADD的字线相邻的字线的地址且作为目标地址TAR_ADD输出。控制单元340可以选择并激活与目标地址TAR_ADD相对应的字线。本文中，可以通过将预定值相加至检测的地址DET_ADD或从检测的地址DET_ADD中减去预定值来改变地址。例如，当相邻的字线具有彼此相差‘1’的地址时，地址储存单元360可以将值‘1’相加至检测的地址DET_ADD、或者从检测的地址DET_ADD中减去值‘1’，并且将结果作为目标地址TAR_ADD输出。
当地址储存单元360储存与对应于检测的地址DET_ADD的字线相邻的字线的地址ADJ_ADD时，地址储存单元360将相邻的字线的地址ADJ_ADD作为目标地址TAR_ADD输出，且控制单元340使用目标地址TAR_ADD来选择并激活与目标地址TAR_ADD相对应的字线。
根据本发明的实施例，每当输入刷新命令REF时存储器可以逐个顺序刷新多个字线，且当输入刷新命令REF等于或多于两次的预定次数时存储器另外刷新基于目标地址TAR_ADD选中的字线，使得与具有短数据保持时间的存储器单元MC耦接的字线可以用作正常字线，同时通过将针对每次刷新操作刷新的字线的数目最小化来减少存储器的电流损耗。
图7是说明根据本发明的另一个实施例的存储器的框图。
参见图7，存储器包括：命令输入单元710、地址输入单元720、命令译码单元730、刷新控制单元740、多个字线控制单元750_1至750_4、地址计数单元760、地址储存单元770以及多个单元阵列780_1至780_4(图7示出存在四个单元阵列的情况)。图7说明与存储器中的激活操作和刷新操作相关的结构，且省略与如读取操作和写入操作(不与本发明直接相关)的操作相关的结构。图7中所示的存储器在执行刷新操作时刷新所有的单元阵列。
参照图7来描述存储器。
命令输入单元710、地址输入单元720以及命令译码单元730与命令输入单元310、地址输入单元320以及命令译码单元330相同。在地址输入单元720中接收的输入地址IN_ADD可以包括用于在多个单元阵列780_1至780_4之中选择一个单元阵列的单元阵列地址SA_ADD。
刷新控制单元740响应于刷新命令REF而控制存储器的刷新操作。刷新控制单元740响应于刷新命令REF而将分别与单元阵列780_1至780_4相对应的多个第一刷新激活信号REF1_ACT1至REF1_ACT4顺序激活。此外，每当输入刷新命令REF N次时，刷新控制单元740将分别与单元阵列780_1至780_4相对应的多个第二刷新激活信号REF2_ACT1至REF2_ACT4激活，其中N是等于或大于2的自然数。
每当输入刷新命令REF时，刷新控制单元740将第一刷新激活信号REF1_ACT1至REF1_ACT4激活一次，且每当输入刷新命令REF8次时，刷新控制单元740将第一刷新激活信号REF1_ACT1至REF1_ACT4激活一次，然后另外将第二刷新激活信号REF2_ACT1至REF2_ACT4激活一次。本文中，第一刷新激活信号REF1_ACT1至REF1_ACT4和第二刷新激活信号REF2_ACT1至REF2_ACT4以预定间隔顺序激活以减小由刷新操作导致的峰值电流。第一刷新激活信号REF1_ACT1至REF1_ACT4和第二刷新激活信号REF2_ACT1至REF2_ACT4在刷新操作的持续时间(为刷新周期tRFC)内全部被激活。
当在多个单元阵列780_1至780_4之中选择相应的单元阵列时，多个字线控制单元750_1至750_4响应于激活命令ACT而将与输入地址IN_ADD相对应的字线激活。当在多个第一刷新激活信号REF1_ACT1至REF1_ACT4之中将第一刷新激活信号REF1_ACT1激活时，相应的字线控制单元750_1至750_4将与计数地址CNT_ADD相对应的字线激活，且当多个第二刷新激活信号REF2_ACT1至REF2_ACT4被激活时，相应的字线控制单元750_1至750_4将基于目标地址TAR_ADD1至TAR_ADD4选中的字线激活。字线控制单元750_1至750_4在单元阵列780_1至780_4中基于目标地址TAR_ADD1至TAR_ADD4选择字线的方法与以上参照图3至图6所描述相同。
地址计数单元760当输入刷新命令REF时执行计数操作一次或更多次，且地址计数单元760基于计数操作结果来产生计数地址CNT_ADD。每当多个第一刷新激活信号REF1_ACT1至REF1_ACT4之中的一个被激活时，地址计数单元760将计数地址CNT_ADD的值增加‘1’。图7示出地址计数单元760响应于第一刷新激活信号REF1_ACT4而执行计数操作的情况。本文中，将计数地址CNT_ADD的值增加‘1’表明：当选中第K字线WLK时，地址被改变使得下次选中第(K+1)字线WLK+1。因此，利用计数地址CNT_ADD，可以顺序刷新多个单元阵列780_1至780_4中的字线WL0至WLN。
地址储存单元770储存与多个单元阵列780_1至780_4的多个字线WL0至WLN之中的一个或更多个字线相对应的一个或更多个目标地址TAR_ADD1至TAR_ADD4，且当多个第二刷新激活信号REF2_ACT1至REF2_ACT4被激活时，地址储存单元770输出储存的目标地址TAR_ADD1至TAR_ADD4。本文中，当将大于两个的目标地址TAR_ADD1储存在地址储存单元770中时，地址储存单元770可以每当第二刷新激活信号REF2_ACT1被激活时逐个顺序输出储存的目标地址TAR_ADD1。当将第二刷新激活信号REF2_ACT1至REF2_ACT4顺序激活时，地址储存单元770可以顺序输出多个目标地址TAR_ADD1至TAR_ADD4。
基于目标地址TAR_ADD1至TAR_ADD4选中的字线可以满足以上参照图3所述的一个或更多个条件。
可以通过在制造存储器的过程中执行的测试来检测与具有比参考时间更短的数据保持时间的存储器单元MC耦接的字线。因此，目标地址TAR_ADD1至TAR_ADD4可以通过在制造存储器的过程中执行的测试来检测，并且被储存在地址计数单元760中。本文中，可以在选用为用于设计器件的标准的设计规范中确定参考时间。例如，在根据设计规范将参考时间确定为64ms时，在经过64ms的期限之前另外刷新与具有比64ms更短的数据保持时间的存储器单元MC耦接的字线。
为检测满足条件(2)和(3)的字线的目标地址TAR_ADD1至TAR_ADD4，存储器可以包括图6中的地址检测单元610(未在图7中示出)。
图8是说明刷新控制单元740的框图。
参见图8，刷新控制单元740包括第一信号发生器810和第二信号发生器820。
每当输入刷新命令REF时，第一信号发生器810将多个第一刷新激活信号REF1_ACT1至REF1_ACT4顺序激活。每当输入刷新命令REF8次时，第二信号发生器820将多个第二刷新激活信号REF2_ACT1至REF2_ACT4顺序激活。
第二信号发生器820包括计数器821和信号发生器822。计数器821对输入刷新命令REF的次数计数，且当刷新命令REF被计数输入8次时，计数器821将其本身的输出OUT激活。当计数器821的输出OUT被激活时，信号发生器822将多个第二刷新激活信号REF2_ACT1至REF2_ACT4顺序激活。在计数器821将其输出OUT激活之后，计数器821再次从初始值起执行计数操作。
计数器821可以被设计成在输入刷新命令REF的次数并非8而是其他数目时将其输出OUT激活。
图9说明图7中所示的存储器的操作。
图9示出如下的情况：当输入刷新命令REF时在单元阵列780_1至780_4中刷新一个字线，且每当输入刷新命令REF8次时在单元阵列780_1至780_4中刷新包括基于目标地址TAR_ADD1至TAR_ADD4选中的一个字线的两个字线。以预定间隔输入刷新命令REF且可以在刷新命令REF的输入之间输入激活命令ACT。下文中，将如下作为实例进行描述：刷新操作从字线WL0开始，且基于目标地址TAR_ADD1至TAR_ADD4在单元阵列780_1至780_4中的每个中选择字线WLA、WLB、WLC和WLD。
参照图7至图9来描述存储器的操作。
当第一次输入刷新命令REF时，将第一刷新激活信号REF1_ACT1至REF1_ACT4顺序激活，且在单元阵列780_1至780_4中刷新与计数地址CNT_ADD相对应的字线。本文中，计数地址CNT_ADD具有与字线WL0相对应的值。当第二次至第七次输入刷新命令REF时，在单元阵列780_1至780_4中顺序刷新与计数地址CNT_ADD相对应的字线WL1至WL6，正如第一次输入刷新命令REF。
当在刷新命令REF的输入之间输入激活命令ACT时，在选中的单元阵列中将与输入地址IN_ADD相对应的字线激活。
当第八次输入刷新命令REF时，首先将多个第一刷新激活信号REF1_ACT1至REF1_ACT4激活，接着将与单元阵列780_1至780_4中的计数地址CNT_ADD相对应的字线WL7激活。随后，将多个第二刷新激活信号REF2_ACT1至REF2_ACT4顺序激活，且在单元阵列780_1至780_4中刷新基于相应的目标地址TAR_ADD1至TAR_ADD4选中的字线WLA、WLB、WLC和WLD。
随后，当输入刷新命令REF时，在单元阵列780_1至780_4中刷新与计数地址CNT_ADD相对应的字线，正如当第一次输入刷新命令REF时的情况，且每当输入刷新命令REF八次多时在多个单元阵列780_1至780_4中另外刷新基于目标地址TAR_ADD1至TAR_ADD4选中的字线WLA、WLB、WLC和WLD。
每当输入刷新命令REF时根据本发明的实施例的存储器逐个顺序刷新多个字线，且当输入刷新命令REF等于或多于两次的预定次数时存储器另外刷新基于目标地址选中的字线，使得与具有短数据保持时间的存储器单元MC耦接的字线可以用作正常字线，同时通过将针对每次刷新操作刷新的字线的数目最小化来减少存储器的电流损耗。
图10是说明根据本发明的实施例的存储系统的框图。
参见图10，存储系统包括存储器1010和存储器控制器1020。
存储器控制器1020通过将命令CMDs和地址ADDs施加至存储器1010来控制存储器1010的操作，且在读取操作和写入操作期间将数据传送至存储器1010和从存储器1010中接收数据。存储器控制器1020可以通过传送命令CMDs将刷新命令REF或激活命令ACT输入至存储器1010中。当输入激活命令ACT时，存储器控制器1020将地址ADDs传送至地址存储器1010以选择要被激活的单元阵列和字线。当输入刷新命令REF时，存储器控制器1020可以不将地址ADDs传送至存储器1010，因为使用在存储器1010中内部地产生的地址CNT_ADD或储存在存储器1010内的地址TAR_ADD。
存储器1010(可以是图3、图6和图7的存储器之中的一个)接收命令CMDs和地址ADDs。当输入激活命令ACT时，存储器1010执行激活操作。当输入刷新命令REF时，存储器1010执行刷新操作。本文中，存储器1010执行激活操作或刷新操作的方法与参照图3至图9所描述相同。此外，当从存储器控制器1020施加读取命令和写入命令时，存储器1010将数据传送至存储器控制器1020和从存储器控制器1020中接收数据。
根据本发明的实施例，存储器可以通过对具有不充足数据保持时间的存储器单元和包括存储器的存储系统周期性地执行额外刷新操作而正确地操作，尽管存储器包括具有不充足数据保持时间的存储器单元。
根据本发明的另一个实施例，存储器可以通过对数据由于字线干扰而具有恶化风险的存储器单元、和包括存储器的存储系统周期性地执行额外的刷新操作而正确地操作，尽管在存储器中发生字线干扰。
尽管已经参照具体的实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种存储器，包括：
多个字线，所述多个字线中的每个字线与至少一个存储器单元耦接；
地址储存单元，适用于储存与所述字线中的至少一个相对应的至少一个目标地址；以及
控制单元，适用于响应于以设定间隔输入的刷新命令而将所述多个字线顺序激活，且每当输入所述刷新命令等于或多于两次的设定次数时将基于所述目标地址选中的所述字线激活。
技术方案2.如技术方案1的存储器，其中，与所述目标地址相对应的所述字线包括以下之中的至少一个：
第一字线，与具有比参考时间更短的数据保持时间的存储器单元耦接；
第二字线，响应于激活命令而被激活参考次数以上；
第三字线，与所述第二字线相邻；
第四字线，响应于所述激活命令而以满足设定条件的频率被激活；以及
第五字线，与所述第四字线相邻。
技术方案3.如技术方案1的存储器，其中，所述控制单元适用于在输入激活命令时将与外部输入地址相对应的字线激活，且在输入所述刷新命令时将与每当输入所述刷新命令时执行计数操作产生的计数地址相对应的字线激活，以及每当以所述设定次数输入所述刷新命令时将基于所述目标地址选中的所述字线激活。
技术方案4.如技术方案1的存储器，其中，所述控制单元适用于每当输入所述刷新命令时将至少一个字线激活，且每当输入所述刷新命令N次时将多于至少一个字线的至少两个字线激活，其中N是等于或大于2的自然数，其中所述至少两个字线包括基于所述目标地址选中的字线。
技术方案5.如技术方案4的存储器，其中，所述控制单元包括：
刷新控制单元，适用于响应于所述刷新命令而将第一刷新激活信号激活，且每当输入所述刷新命令N次时将第二刷新激活信号激活至少一次；以及
字线控制单元，适用于在输入所述激活命令时将与所述外部输入地址相对应的所述字线激活，在所述第一刷新激活信号被激活时将与所述计数地址相对应的所述字线激活，以及在所述第二刷新激活信号被激活时将基于所述目标地址选中的所述字线激活。
技术方案6.如技术方案5的存储器，其中，所述地址储存单元适用于在所述第二刷新激活信号被激活时输出所述目标地址。
技术方案7.如技术方案2的存储器，还包括：
地址检测单元，适用于检测所述第二字线和所述第四字线，且储存在检测的字线的地址与被设置成与所述检测的字线相邻的字线的地址之间的至少一个地址。
技术方案8.一种存储器，包括：
多个字线，所述多个字线中的每个字线与至少一个存储器单元耦接；
地址输入单元，适用于接收外部输入地址；
地址计数单元，适用于在输入刷新命令时执行计数操作，且基于计数操作结果来产生计数地址；
地址储存单元，适用于储存与所述字线中的至少一个相对应的至少一个目标地址；以及
控制单元，适用于在输入激活命令时至少将与输入至所述地址输入单元的所述输入地址相对应的字线激活，响应于所述刷新命令而至少将与所述计数地址相对应的字线激活，以及每当输入所述刷新命令等于或多于两次的设定次数时将基于所述目标地址选中的字线激活。
技术方案9.如技术方案8的存储器，其中，基于所述目标地址选中的所述字线包括以下之中的至少一个：
第一字线，与具有比参考时间更短的数据保持时间的存储器单元耦接；
第二字线，响应于所述激活命令而被激活参考次数以上；
第三字线，与所述第二字线相邻；
第四字线，响应于所述激活命令而以满足设定条件的频率被激活；以及
第五字线，与所述第四字线相邻。
技术方案10.如技术方案8的存储器，其中，所述控制单元适用于每当输入所述刷新命令时将至少一个字线激活，且每当输入所述刷新命令N次时将多于所述至少一个字线的至少两个字线激活，其中N是等于或大于2的自然数，其中所述至少两个字线包括基于所述目标地址选中的字线。
技术方案11.一种存储器，包括：
多个单元阵列，所述多个单元阵列中的每个单元阵列包括多个字线，所述多个字线中的每个字线与至少一个存储器单元耦接；
地址储存单元，适用于储存与所述单元阵列的所述字线中的至少一个相对应的至少一个目标地址；以及
刷新控制单元，适用于响应于以设定间隔输入的刷新命令而将与相应的所述单元阵列相对应的多个第一刷新激活信号激活，且每当输入所述刷新命令等于或多于两次的设定次数时将与相应的所述单元阵列相对应的多个第二刷新激活信号激活；以及
多个字线控制单元，适用于响应于所述多个第一刷新激活信号之中的相应的第一刷新激活信号而将与相应的单元阵列中的所述多个字线顺序激活，且响应于所述多个第二刷新激活信号之中相应的第二刷新激活信号而将基于相应的所述单元阵列的所述目标地址选中的字线激活。
技术方案12.如技术方案11的存储器，其中，基于所述目标地址选中的所述字线包括以下之中的至少一个：
第一字线，与具有比参考时间更短的数据保持时间的存储器单元耦接；
第二字线，响应于激活命令而被激活参考次数以上；
第三字线，与所述第二字线相邻；
第四字线，响应于所述激活命令而以满足设定条件的频率被激活；以及
第五字线，与所述第四字线相邻。
技术方案13.如技术方案11的存储器，还包括：
地址输入单元，适用于接收外部输入地址；以及
地址计数单元，适用于在输入所述刷新命令时执行计数操作，且基于计数操作结果来产生计数地址。
技术方案14.如技术方案13的存储器，其中，所述多个字线控制单元适用于在输入所述激活命令并选择相应的单元阵列时将与输入至所述地址输入单元的所述输入地址相对应的字线激活，在相应的所述第一刷新激活信号被激活时将与所述计数地址相对应的所述字线激活，以及在相应的所述第二刷新激活信号被激活时将基于所述目标地址选中的所述字线激活。
技术方案15.如技术方案11的存储器，其中，所述刷新控制单元每当输入所述刷新命令时将所述第一刷新激活信号顺序激活，且每当输入所述刷新命令所述设定次数时将所述第二刷新激活信号顺序激活。

Claims (15)

1.一种存储器，包括：
多个字线，所述多个字线中的每个字线与至少一个存储器单元耦接；
地址储存单元，适用于储存与所述字线中的至少一个相对应的至少一个目标地址；以及
控制单元，适用于响应于以设定间隔输入的刷新命令而将所述多个字线顺序激活，且每当输入所述刷新命令等于或多于两次的设定次数时将基于所述目标地址选中的所述字线激活。
2.如权利要求1的存储器，其中，与所述目标地址相对应的所述字线包括以下之中的至少一个：
第一字线，与具有比参考时间更短的数据保持时间的存储器单元耦接；
第二字线，响应于激活命令而被激活参考次数以上；
第三字线，与所述第二字线相邻；
第四字线，响应于所述激活命令而以满足设定条件的频率被激活；以及
第五字线，与所述第四字线相邻。
3.如权利要求1的存储器，其中，所述控制单元适用于在输入激活命令时将与外部输入地址相对应的字线激活，且在输入所述刷新命令时将与每当输入所述刷新命令时执行计数操作产生的计数地址相对应的字线激活，以及每当以所述设定次数输入所述刷新命令时将基于所述目标地址选中的所述字线激活。
4.如权利要求1的存储器，其中，所述控制单元适用于每当输入所述刷新命令时将至少一个字线激活，且每当输入所述刷新命令N次时将多于至少一个字线的至少两个字线激活，其中N是等于或大于2的自然数，其中所述至少两个字线包括基于所述目标地址选中的字线。
5.如权利要求4的存储器，其中，所述控制单元包括：
刷新控制单元，适用于响应于所述刷新命令而将第一刷新激活信号激活，且每当输入所述刷新命令N次时将第二刷新激活信号激活至少一次；以及
字线控制单元，适用于在输入所述激活命令时将与外部输入地址相对应的所述字线激活，在所述第一刷新激活信号被激活时将与计数地址相对应的所述字线激活，以及在所述第二刷新激活信号被激活时将基于所述目标地址选中的所述字线激活。
6.如权利要求5的存储器，其中，所述地址储存单元适用于在所述第二刷新激活信号被激活时输出所述目标地址。
7.如权利要求2的存储器，还包括：
地址检测单元，适用于检测所述第二字线和所述第四字线，且储存在检测的字线的地址与被设置成与所述检测的字线相邻的字线的地址之间的至少一个地址。
8.一种存储器，包括：
多个字线，所述多个字线中的每个字线与至少一个存储器单元耦接；
地址输入单元，适用于接收外部输入地址；
地址计数单元，适用于在输入刷新命令时执行计数操作，且基于计数操作结果来产生计数地址；
地址储存单元，适用于储存与所述字线中的至少一个相对应的至少一个目标地址；以及
控制单元，适用于在输入激活命令时至少将与输入至所述地址输入单元的所述输入地址相对应的字线激活，响应于所述刷新命令而至少将与所述计数地址相对应的字线激活，以及每当输入所述刷新命令等于或多于两次的设定次数时将基于所述目标地址选中的字线激活。
9.如权利要求8的存储器，其中，基于所述目标地址选中的所述字线包括以下之中的至少一个：
第一字线，与具有比参考时间更短的数据保持时间的存储器单元耦接；
第二字线，响应于所述激活命令而被激活参考次数以上；
第三字线，与所述第二字线相邻；
第四字线，响应于所述激活命令而以满足设定条件的频率被激活；以及
第五字线，与所述第四字线相邻。
10.如权利要求8的存储器，其中，所述控制单元适用于每当输入所述刷新命令时将至少一个字线激活，且每当输入所述刷新命令N次时将多于所述至少一个字线的至少两个字线激活，其中N是等于或大于2的自然数，其中所述至少两个字线包括基于所述目标地址选中的字线。
11.一种存储器，包括：
多个单元阵列，所述多个单元阵列中的每个单元阵列包括多个字线，所述多个字线中的每个字线与至少一个存储器单元耦接；
地址储存单元，适用于储存与所述单元阵列的所述字线中的至少一个相对应的至少一个目标地址；以及
刷新控制单元，适用于响应于以设定间隔输入的刷新命令而将与相应的所述单元阵列相对应的多个第一刷新激活信号激活，且每当输入所述刷新命令等于或多于两次的设定次数时将与相应的所述单元阵列相对应的多个第二刷新激活信号激活；以及
多个字线控制单元，适用于响应于所述多个第一刷新激活信号之中的相应的第一刷新激活信号而将与相应的单元阵列中的所述多个字线顺序激活，且响应于所述多个第二刷新激活信号之中相应的第二刷新激活信号而将基于相应的所述单元阵列的所述目标地址选中的字线激活。
12.如权利要求11的存储器，其中，基于所述目标地址选中的所述字线包括以下之中的至少一个：
第一字线，与具有比参考时间更短的数据保持时间的存储器单元耦接；
第二字线，响应于激活命令而被激活参考次数以上；
第三字线，与所述第二字线相邻；
第四字线，响应于所述激活命令而以满足设定条件的频率被激活；以及
第五字线，与所述第四字线相邻。
13.如权利要求11的存储器，还包括：
地址输入单元，适用于接收外部输入地址；以及
地址计数单元，适用于在输入所述刷新命令时执行计数操作，且基于计数操作结果来产生计数地址。
14.如权利要求13的存储器，其中，所述多个字线控制单元适用于在输入所述激活命令并选择相应的单元阵列时将与输入至所述地址输入单元的所述输入地址相对应的字线激活，在相应的所述第一刷新激活信号被激活时将与所述计数地址相对应的所述字线激活，以及在相应的所述第二刷新激活信号被激活时将基于所述目标地址选中的所述字线激活。
15.如权利要求11的存储器，其中，所述刷新控制单元每当输入所述刷新命令时将所述第一刷新激活信号顺序激活，且每当输入所述刷新命令所述设定次数时将所述第二刷新激活信号顺序激活。
CN201410185034.2A 2013-06-28 2014-05-04 存储器和包括存储器的存储系统 Active CN104252878B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130075498A KR102103873B1 (ko) 2013-06-28 2013-06-28 메모리 및 이를 포함하는 메모리 시스템
KR10-2013-0075498 2013-06-28

Publications (2)

Publication Number Publication Date
CN104252878A CN104252878A (zh) 2014-12-31
CN104252878B true CN104252878B (zh) 2018-09-18

Family

ID=52112534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410185034.2A Active CN104252878B (zh) 2013-06-28 2014-05-04 存储器和包括存储器的存储系统

Country Status (4)

Country Link
US (1) US8923084B1 (zh)
KR (1) KR102103873B1 (zh)
CN (1) CN104252878B (zh)
TW (1) TWI613664B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130136343A (ko) * 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR101881366B1 (ko) * 2012-06-04 2018-07-24 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR101976452B1 (ko) * 2013-04-22 2019-05-10 에스케이하이닉스 주식회사 반도체 장치
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
WO2016106409A1 (en) * 2014-12-26 2016-06-30 Compagnie Generale Des Etablissements Michelin Method for tire treads with functionalized rubber
KR20160119588A (ko) 2015-04-06 2016-10-14 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20170023249A (ko) 2015-08-19 2017-03-03 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR20170054182A (ko) 2015-11-09 2017-05-17 에스케이하이닉스 주식회사 반도체 장치
JP6924524B2 (ja) * 2016-04-08 2021-08-25 ウルトラメモリ株式会社 半導体記憶装置
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
KR102436992B1 (ko) * 2016-09-21 2022-08-29 에스케이하이닉스 주식회사 리프레시 제어 장치
JP6622843B2 (ja) * 2018-04-19 2019-12-18 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びそのリフレッシュ方法
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
KR20200068942A (ko) * 2018-12-06 2020-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
CN112927735A (zh) * 2019-12-06 2021-06-08 爱思开海力士有限公司 存储器和存储系统
KR20210103746A (ko) * 2020-02-14 2021-08-24 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR20210149447A (ko) * 2020-06-02 2021-12-09 에스케이하이닉스 주식회사 어드레스 생성 회로를 포함하는 반도체 메모리 장치 및 그의 동작 방법
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251177A (en) * 1989-01-23 1993-10-05 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having an improved refresh operation
CN102656638A (zh) * 2009-12-16 2012-09-05 美光科技公司 用于减小半导体存储器装置中阵列干扰的影响的技术

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327209B1 (en) * 2000-08-30 2001-12-04 Micron Technology, Inc. Multi stage refresh control of a memory device
US7085186B2 (en) * 2001-04-05 2006-08-01 Purple Mountain Server Llc Method for hiding a refresh in a pseudo-static memory
US6940774B2 (en) * 2001-07-26 2005-09-06 Infineon Technologies Ag Integrated dynamic memory and operating method
JP4534141B2 (ja) * 2005-02-09 2010-09-01 エルピーダメモリ株式会社 半導体記憶装置
KR20130009591A (ko) 2011-07-15 2013-01-23 삼성전자주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
US9036439B2 (en) * 2011-07-15 2015-05-19 Samsung Electronics Co., Ltd. Semiconductor memory device having improved refresh characteristics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251177A (en) * 1989-01-23 1993-10-05 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having an improved refresh operation
CN102656638A (zh) * 2009-12-16 2012-09-05 美光科技公司 用于减小半导体存储器装置中阵列干扰的影响的技术

Also Published As

Publication number Publication date
US20150003179A1 (en) 2015-01-01
KR102103873B1 (ko) 2020-04-24
US8923084B1 (en) 2014-12-30
CN104252878A (zh) 2014-12-31
TW201501129A (zh) 2015-01-01
TWI613664B (zh) 2018-02-01
KR20150002112A (ko) 2015-01-07

Similar Documents

Publication Publication Date Title
CN104252878B (zh) 存储器和包括存储器的存储系统
CN104733034B (zh) 存储器和包括存储器的存储系统
CN105304115B (zh) 存储器件
CN104376868B (zh) 存储器和包括其的存储器系统
CN109727624A (zh) 具有双单元模式的存储器件及其刷新方法
CN104183264B (zh) 存储器及包括其的存储系统
CN104347108B (zh) 存储器、包括其的存储系统以及操作存储器的方法
CN104733035B (zh) 存储器和包括存储器的存储系统
CN104464792B (zh) 地址检测电路及包括其的存储器
CN104376867B (zh) 存储器和包括存储器的存储器系统
CN105989870B (zh) 存储器件和包括存储器件的存储系统
TWI631560B (zh) 記憶體及包含該記憶體的記憶體系統
US10020073B2 (en) Memory device and operating method thereof
CN105845170A (zh) 存储器件及包括其的存储系统
CN104715789B (zh) 地址储存电路以及包括地址储存电路的存储器和存储系统
CN104733032B (zh) 地址检测电路和包括其的存储器件
CN107610732A (zh) 存储器件及其操作方法
CN112767982A (zh) 地址计数电路、存储器件及其操作方法
CN108231108A (zh) 存储器件及其操作方法
CN104347109B (zh) 存储器件、存储系统及其操作方法
CN104240745A (zh) 半导体存储装置和包括其的存储系统
CN104700884A (zh) 半导体存储器件、刷新控制系统和刷新控制方法
US10043569B2 (en) Memory device for detecting failure of memory cells and refreshing memory cells
CN106601285A (zh) 存储器装置及其操作方法
CN107958691B (zh) 存储器件及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant