CN105304115B - 存储器件 - Google Patents

存储器件 Download PDF

Info

Publication number
CN105304115B
CN105304115B CN201410828521.6A CN201410828521A CN105304115B CN 105304115 B CN105304115 B CN 105304115B CN 201410828521 A CN201410828521 A CN 201410828521A CN 105304115 B CN105304115 B CN 105304115B
Authority
CN
China
Prior art keywords
activation
signal
wordline
enabled
coding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410828521.6A
Other languages
English (en)
Other versions
CN105304115A (zh
Inventor
朱鲁根
金载镒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105304115A publication Critical patent/CN105304115A/zh
Application granted granted Critical
Publication of CN105304115B publication Critical patent/CN105304115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种存储器件包括：计数器，其适于对周期波被使能的次数计数，并且产生编码；一个或更多个存储体，其中的每个包括多个字线；以及一个或更多个测量区块，其分别与存储体相对应，并且适于测量存储体之中的相应存储体中的激活字线的激活时段，其中，测量区块中的每个基于编码在相应存储体的激活开始点处的第一值和编码的当前值来测量激活字线的激活时段。

Description

存储器件
相关申请的交叉引用
本申请要求2014年6月25日提交的申请号为10-2014-0077971的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种存储器件。
背景技术
存储器包括多个存储器单元。存储器中的每个存储器单元包括用作开关的晶体管和储存表示数据的电荷的电容器。数据根据存储器单元中的电容器中是否存在电荷，换言之，电容器的端接电压电平是高还是低，来区分逻辑高电平(逻辑值‘1’)和逻辑低电平(逻辑值‘0’)。
数据通过累积在电容器中的电荷的方式来储存，并且理论上储存的数据或累积的电荷没有损耗。然而，由于在MOS晶体管的PN结中的电流泄漏，所以累积在电容器中的初始电荷可消失，且因此储存在存储器单元中的数据可丢失。为了防止数据丢失，在储存的数据丢失之前，储存在存储器单元中的数据被读取，且基于读取的数据对电荷周期性地再充电，这被称作为刷新操作。刷新操作使得存储器保持储存的数据，而没有数据丢失。
图1是图示包括在存储器件中的部分单元阵列、以描述字线干扰现象的电路图。在图1中，BL代表位线。
参见图1，三个字线WLK-1、WLK和WLK+1被平行地布置在单元阵列中。具有符号“HIGH_ACT”的字线WLK为激活字线。字线WLK-1和WLK+1被设置成与字线WLK相邻。此外，存储器单元CELL_K-1、CELL_K和CELL_K+1分别与字线WLK-1、WLK和WLK+1耦接。存储器单元CELL_K-1、CELL_K和CELL_K+1分别包括单元晶体管TR_K-1、TR_K和TR_K+1以及单元电容器CAP_K-1、CAP_K和CAP_K+1。
当字线WLK被激活时，由于字线WLK与字线WLK-1和WLK+1之间的耦合效应，所以字线WLK-1和WLK+1的电压波动，由此影响储存在字线WLK-1和WLK+1的单元电容器CAP_K-1和CAP_K+1的电荷量，这被称作为字线干扰。换言之，与激活字线WLK的相邻字线WLK-1和WLK+1相对应的存储器单元CELL_K-1和CELL_K+1的数据丢失的可能性增加，当激活字线WLK被激活更长时段时可变得更严重。
发明内容
本发明的各种实施例针对一种存储器件，其提供了一种即使当激活字线被激活长时段时也防止与周围字线相对应的存储器单元的数据丢失的方案。
根据本发明的一个实施例，一种存储器件包括：计数器，其适于对周期波被使能的次数计数，并且产生编码；一个或更多个存储体，其中的每个包括多个字线；以及一个或更多个测量区块，其分别与存储体相对应，并且适于测量存储体之中的相应存储体中的激活字线的激活时段，其中，测量区块中的每个基于编码在相应存储体的激活开始点处的第一值和编码的当前值来测量激活字线的激活时段。
存储器件还可以包括：一个或更多个刷新区块，其分别与存储体相对应，并且适于刷新存储体之中的相应存储体中的字线，其中，当第一字线的激活时段通过在测量区块之中的相应测量区块被测量超过阈值时，刷新区块中的每个刷新与第一字线相邻的一个或更多个字线。
测量区块中的每个可以包括：锁存器，其适于锁存在相应存储体的激活开始点处的编码；以及感测单元，其适于基于储存在锁存器中的锁存的编码的值和编码的当前值来产生相应阈值信号。
根据本发明的另一个实施例，一种存储器件包括：一个或更多个存储体，其中的每个包括多个字线；以及一个或更多个测量区块，其分别与存储体相对应，并且适于测量存储体之中的相应存储体中的激活字线的激活时段，其中，测量区块中的每个基于周期波在相应存储体的激活时段的转变次数来测量激活字线的激活时段。
存储器件还可以包括：计数器，其适于对周期波被使能的次数计数，并且产生编码，其中，测量区块中的每个基于编码的值在相应存储体的激活时段的变化次数来测量激活字线的激活时段。
存储器件还可以包括：一个或更多个刷新区块，其分别与存储体相对应，且适于刷新存储体之中的相应存储体中的字线，其中，当第一字线的激活时段通过测量区块之中的相应测量区块被测量超过阈值时，刷新区块中的每个刷新与第一字线相邻的一个或更多个字线。
测量区块中的每个包括：第一转变感测单元，其适于感测编码的预定位在相应存储体的激活时段中从逻辑低电平转变为逻辑高电平，并且产生第一感测信号；第二转变感测单元，其适于感测编码的预定位在相应存储体的激活时段中从逻辑高电平转变为逻辑低电平，并且产生第二感测信号；以及阈值信号发生单元，其适于基于第一感测信号和第二感测信号来产生相应阈值信号。
根据本发明的另一个实施例，一种存储器件包括：计数器，其适于对周期波被使能的次数计数，并且产生编码；激活信号发生区块，其适于基于激活命令、预充电命令和存储体地址来产生第一激活信号至第N激活信号，其中，N为大于1的自然数；第一存储体至第N存储体，其适于将响应于在第一激活信号至第N激活信号之中的相应激活信号被选中的字线激活；以及第一测量区块至第N测量区块，其适于基于编码来测量第一激活信号至第N激活信号之中的相应激活信号的激活时段。
存储器件还可以包括：刷新电路，其适于当在第一测量区块至第N测量区块中测量出第一激活信号至第N激活信号之中的第K激活信号的激活时段超过阈值时，执行控制以刷新被设置成与第一存储体至第N存储体之中的第K存储体中选中的字线相邻的一个或更多个字线，其中，K是1至N范围的自然数。
第一测量区块至第N测量区块中的每个可以包括：锁存器，其适于锁存在相应激活信号的激活开始点处的编码；以及感测单元，其适于基于储存在锁存器中的锁存的编码的值和编码的当前值来产生相应阈值信号。
第一测量区块至第N测量区块中的每个可以包括：第一转变感测单元，其适于感测编码的预定位在相应激活信号的激活时段中从逻辑低电平转变为逻辑高电平，并且产生第一感测信号；第二转变感测单元，其适于感测编码的预定位在相应激活信号的激活时段中从逻辑高电平转变为逻辑低电平，并且产生第二感测信号；以及阈值信号发生单元，其适于基于第一感测信号和第二感测信号来产生相应阈值信号。
附图说明
图1是图示包括在存储器件中的部分单元阵列、以说明字线干扰现象的电路图。
图2是图示根据本发明的一个实施例的存储器件200的框图。
图3是图示图2中所示的第一存储体BK0和第一刷新区块270_0的框图。
图4是图示第一刷新区块270_0的操作的时序图。
图5是图示第一刷新区块270_0的操作的时序图。
图6是示例性地图示图2中所示的第一测量区块260_0的框图。
图7是图示图6中所示的第一测量区块260_0的操作的时序图。
图8是示例性地图示图2中所示的第一测量区块260_0的电路图。
图9是图示图8中所示的第一测量区块260_0的操作的时序图。
图10是示例性地图示图2中所示的第一测量区块260_0的电路图。
具体实施方式
以下参照附图来更详细地描述本发明的示例性实施例。提供这些实施例使得本公开充分与完整，并且向本领域的技术人员充分地传达本发明的范围。在本公开中涉及的全部“实施例”表示在本文中公开的本发明构思的实施例。所呈现的实施例仅仅是实例，并非旨在限制本发明构思。
在附图中，为了便于图示，与实际的物理厚度和间隔相比，夸大了部件的厚度和长度。在以下描述中，可以省略已知相关的功能和组成的详细解释以避免不必要地模糊本发明的主题。此外，“连接/耦接”表示一个部件与另一个部件直接耦接，或者经由另一个部件间接耦接。在本说明书中，只要未在句子中特意提及，单数形式可以包括复数形式。在本公开中，相同的附图标记对应于本发明的各种附图和实施例中相同的部分。
图2是图示根据本发明的一个实施例的存储器件200的框图。
参见图2，存储器件200可以包括：命令接收区块201、存储体地址接收区块202、地址接收区块203、命令解码器210、激活信号发生区块220、振荡器230、计数器240、第一存储体BK0至第四存储体BK3、第一地址锁存器250_0至第四地址锁存器250_3、第一测量区块260_0至第四测量区块260_3以及第一刷新区块270_0至第四刷新区块270_3。图2示出了与存储器件200的激活操作和刷新操作相关的结构。与存储器件的其它操作(诸如，读取和写入操作)相关的结构的描述由于与本发明不直接相关而被省略。
命令接收区块201可以接收从存储器件200的外部(即，存储器控制器)传送的命令CMD。命令CMD可以包括多位命令信号。包括在命令CMD的命令信号可以是芯片选择信号CS、列地址选通信号RAS、行地址选通信号CAS、激活信号ACT以及写入使能信号WE。
存储体地址接收区块202可以接收从存储器件200的外部传送的存储体地址BA，并且地址接收区块203可以接收从存储器件200的外部传送的地址ADD。存储体地址BA是用于在存储体BK0至BK3之中选择要被存取的存储体的地址，并且地址ADD是用于从选中的存储体中选择要被存取的存储器的地址。换言之，存储体地址BA可以是地址ADD的上层地址。尽管在实施例中，存储体地址BA被描述为用于在存储体BK0至BK3之中选择要被存取的存储体的地址，但是存储体组地址可以与存储体地址BA一起使用。
命令解码器210可以通过将传送至命令接收区块201的命令CMD解码来产生内部命令。从命令解码器210中产生的内部命令可以包括：激活命令ACT、预充电命令PCG、预充电所有命令PCG_ALL以及刷新命令REF。当包括在命令CMD中的信号组合与激活命令ACT相对应时，命令解码器210可以将激活命令ACT使能，以及当包括在命令CMD中的信号组合与预充电命令PCG相对应时，命令解码器210可以将预充电命令PCG使能。此外，当包括在命令CMD中的信号组合与刷新命令REF相对应时，命令解码器210可以将刷新命令REF使能，以及当包括在命令CMD中的信号组合与预充电所有命令PCG_ALL相对应时，命令解码器210可以将预充电所有命令PCG_ALL使能。尽管命令解码器210可以通过将命令CMD解码来产生诸如读取命令和写入命令的其它内部命令，但是这些内部命令不与本发明直接相关而未被描述。
激活信号发生区块220可以响应于激活命令ACT、预充电命令PCG、存储体地址BA以及预充电所有命令PCG_ALL来产生与第一存储体BK0至第四存储体BK3相对应的第一激活信号RACT<0>至第四激活信号RACT<3>。当激活命令ACT被使能时，激活信号发生区块220可以将与基于存储体地址BA被选中的存储体相对应的激活信号使能。例如，当第二存储体BK1基于存储体地址BA被选中时，以及激活命令ACT被使能时，激活信号发生区块220可以将第二激活信号RACT<1>使能。
当预充电命令PCG被使能时，激活信号发生区块220可以将与基于存储体地址BA被选中的存储体相对应的激活信号禁止。例如，当第四存储体BK3基于存储体地址BA被选中时，以及当激活信号RACT<0>和RACT<3>被使能、而预充电命令PCG被使能时，第四激活信号RACT<3>可以被禁止，第一激活信号RACT<0>可以保持被使能。
当预充电所有命令PCG_ALL被使能时，激活信号发生区块220可以将不论存储体地址BA而被使能的所有激活信号禁止。例如，当激活信号RACT<1>和RACT<2>被使能、而预充电所有命令PCG_ALL被使能时，被使能的激活信号RACT<1>和RACT<2>可以不论存储体地址BA而被禁止。
第一地址锁存器250_0至第四地址锁存器250_3可以分别与第一存储体BK0至第四存储体BK3相对应。地址锁存器250_0至250_3中的每个可以锁存在激活信号RACT<0>至RACT<3>之中的相应激活信号在相应激活信号的激活时段中开始被使能时的时刻处的地址IADD。例如，地址锁存器250_2可以在第三激活信号RACT<2>被从逻辑低电平使能至逻辑高电平时的时刻处接收并储存地址IADD，以及地址锁存器250_2可以保持储存值ADD_BK<2>直到激活信号RACT<2>被从逻辑高电平禁止至逻辑低电平为止。通过上述操作，地址锁存器250_0至250_3可以具有在相应存储体BK0至BK3的激活时段中保持恒定值的地址ADD_BK<0>至ADD_BK<3>。
第一存储体BK0至第四存储体BK3中的每个可以在激活信号RACT<0>至RACT<3>之中的相应激活信号的激活时段中，将与储存在地址锁存器250_0至250_3之中的相应地址锁存器中的地址相对应的字线激活。例如，第二存储体BK1可以在激活信号RACT<1>的激活时段中，将与储存在地址锁存器250_1中的地址ADD_BK<1>相对应的字线激活。
振荡器230可以产生周期波OSC。计数器240可以对周期波OSC被使能的次数计数，并且产生编码CNT<0:1>。每当周期波OSC被使能时，编码CNT<0:1>的值可以如0→1→2→3→0→1→2→3…所示改变。尽管在实施例中描述了周期波OSC在振荡器230中产生，但是诸如从存储器件200的外部输入的时钟的信号可以用作周期波OSC。在计数器240中产生的编码CNT<0:1>可以用于测量区块260_0至260_3。在振荡器230中产生的的周期波OSC的周期可以基于阈值信号LONG<0>至LONG<3>被使能的时间参考而被正确地控制。例如，当测量区块260_0至260_3以短的时间参考来将阈值信号LONG<0>至LONG<3>使能时，周期波OSC可以被设定成具有短周期，而当测量区块260_0至260_3以长的时间参考来将阈值信号LONG<0>至LONG<3>使能时，周期波OSC可以被设定成具有长周期。
第一测量区块260_0至第四测量区块260_3的每个可以测量在存储体BK0至BK3之中的相应存储体中的字线的激活时段。由于基于在存储体BK0至BK3中的地址ADD_BK<0>至ADD_BK<3>选中的字线的激活时段，与激活信号RACT<0>至RACT<3>的激活时段一致，所以测量区块260_0至260_3可以通过测量激活信号RACT<0>至RACT<3>的激活时段来测量字线的激活时段。当存储体BK0至BK3之中的相应存储体的激活时段被测量超过阈值时，第一测量区块260_0至第四测量区块260_3中的每个可以将阈值信号LONG<0>至LONG<3>之中的相应阈值信号使能。例如，当存储体BK2的激活时段超过阈值时，测量区块260_2可以将阈值信号LONG<2>使能。当测量激活时段时，测量区块260_0至260_3可以使用编码CNT<0:1>。
每当刷新命令REF被使能时，刷新区块270_0至270_3可以控制相应存储体BK0至BK3中的字线被顺序地刷新。当阈值信号LONG<0>至LONG<3>之中的相应阈值信号被使能时，刷新区块270_0至270_3中的每个可以控制并刷新一个或更多个字线，所述一个或更多个字线被设置成与存储体BK0至BK3的相应存储体中被过度地激活的字线相邻。例如，每当刷新命令REF被使能时，刷新区块270_0可以控制存储体BK0的字线被顺序地刷新，以及当预定字线的激活时段比阈值更长，并且阈值信号LONG<0>在第一存储体BK0中被使能时，刷新区块270_0可以控制被设置成与预定字线相邻的一个或更多个字线被刷新。
图3是图示图2中所示的第一存储体BK0和第一刷新区块270_0的框图。尽管图3详细地图示了第一存储体BK0和第一刷新区块270_0，但是第二存储体BK1至第四存储体BK3以及第二刷新区块270_1至第四刷新区块270_3可以如图3中所示类似地设计。
参见图3，第一存储体BK0可以包括单元阵列310和行电路320。
单元阵列310可以包括多个字线WL0至WLA，其中A为自然数。字线WL0至WLA中的每个可以与一个或更多个存储器单元MC耦接。字线WL0至WLA可以依照WL0→WL1→WL2…WLA-1→WLA的顺序来布置。
行电路320可以响应于激活信号RACT<0>来控制字线WL0至WLA被激活/去激活。当激活信号RACT<0>被使能时，行电路320可以将在字线WL0至WLA之中基于地址ADD_BK<0>选中的字线激活。此外，行电路320可以响应于用于刷新操作的激活信号RACT_R<0>和RACT_W<0>来执行刷新操作。在本文中，刷新操作可以如同激活操作执行。当激活信号RACT_R<0>被使能时，行电路320可以将在字线WL0至WLA之中基于计数地址CNT_ADD<0>被选中的字线激活。此外，当激活信号RACT_W<0>被使能时，行电路320可以将在字线WL0至WLA之中基于相邻地址ADJ_ADD<0>被选中的字线激活。
第一刷新区块270_0可以响应于刷新命令REF的使能来控制字线WL0至WLA被顺序地激活。当阈值信号LONG<0>被使能时，换言之，当检测出特定字线(例如，字线WLK)在长时段中被激活时，第一刷新区块270_0可以执行控制以响应于刷新命令REF的使能来额外地刷新字线(例如，被设置成与字线WLK相邻的字线WLK-1和WLK+1)。第一刷新区块270_0可以包括刷新控制单元330和地址发生单元340。
刷新控制单元330可以响应于刷新命令REF和阈值信号LONG<0>来产生用于刷新操作的激活信号RACT_R<0>和RACT_W<0>。刷新控制单元330可以响应于刷新命令REF的使能来将激活信号RACT_R<0>使能。当阈值信号LONG<0>被使能时，刷新控制单元330可以响应于刷新命令REF用于两周期刷新操作的使能，换言之，当刷新命令被使能两次时，顺序地将激活信号RACT_R<0>和RACT_W<0>使能。
地址发生单元340可以响应于刷新命令REF和阈值信号LONG<0>来产生计数地址CNT_ADD<0>和相邻地址ADJ_ADD<0>。地址发生单元340可以包括地址计数器341、锁存器342以及相邻地址发生器343。
地址计数器341可以响应于刷新命令REF的使能来改变计数地址CNT_ADD<0>的值。例如，每当刷新命令REF被使能时，地址计数器341可以将计数地址CNT_ADD<0>的值增加1。
锁存器342可以在阈值信号LONG<0>被使能时的时刻处，接收并储存锁存在第一地址锁存器250_0中的地址ADD_BK<0>。储存在锁存器342中的地址LAT_ADD<0>是与字线(例如，被激活超过阈值的字线WLK)相对应的地址。相邻地址发生器343可以基于储存在锁存器342中的地址LAT_ADD<0>来产生相邻地址ADJ_ADD<0>。当激活信号RACT_W<0>在阈值信号LONG<0>被使能之后第一次被使能时，相邻地址发生器343可以产生通过将储存在锁存器342中的地址LAT_ADD<0>减去1获得的值，并且输出作为相邻地址ADJ_ADD<0>，以及当激活信号RACT_W<0>在阈值信号LONG<0>被使能之后第二次被使能时，相邻地址发生器343可以产生通过将储存在锁存器342中的地址LAT_ADD<0>增加1获得的值，并且输出作为相邻地址ADJ_ADD<0>。例如，当字线WLK被激活超过阈值时，字线WLK-1响应于激活信号RACT_W<0>的第一次使能而被刷新，以及字线WLK+1响应于激活信号RACT_W<0>的第二次使能而被刷新。在本文中，K为0至A范围的整数。当K为‘0’时，K-1可以为‘A’，而当K为‘A’时，K+1可以为‘0’。
图4和图5是图示第一刷新区块270_0的操作的时序图。图4图示了当在第一存储体中BK0没有字线被激活长于阈值时执行的操作，以及图5图示了当在第一存储体中BK0有字线被激活长于阈值时执行的操作。
参见图4，当存储体地址与第一存储体BK0相对应时，第一激活信号RACT<0>响应于在时刻401处施加的激活命令ACT而被使能，以及第一激活信号RACT<0>响应于在时刻402处施加的预充电命令PCG而被禁止。在此期间，与储存在第一地址锁存器250_0相对应的字线ADD_BK<0>可以被激活。
激活信号RACT_R<0>可以响应于在时刻403处施加的刷新命令REF而被使能。在此期间，与计数地址CNT_ADD<0>相对应的字线(例如，字线WLN)可以被激活。
激活信号RACT_R<0>响应于在时刻404处施加的刷新命令REF而被使能。在此期间，与计数地址CNT_ADD<0>相对应的字线(例如，字线WLN+1)可以被激活。由于字线WLN在时刻403处的刷新操作中被激活，所以字线WLN+1在时刻404处的刷新操作中被激活。类似地，字线WLN+2在时刻405处的刷新操作中被激活。
参见图5，当存储体地址与存储体BK0相对应时，第一激活信号RACT<0>响应于在时刻501处施加的激活命令ACT而被使能，以及第一激活信号RACT<0>响应于在时刻502处施加的预充电命令PCG而被禁止。在此期间，与储存在第一地址锁存器250_0的地址ADD_BK<0>相对应的字线可以被激活。由于第一激活信号RACT<0>被使能长于阈值，所以可以看出阈值信号LONG<0>被使能。
激活信号RACT_R<0>响应于在时刻503_1处施加的刷新命令REF而被使能。在此期间，与计数地址CNT_ADD<0>相对应的字线(例如，字线WLN)可以被激活。随后，激活信号RACT_W<0>在时刻503_2处被使能。在此期间，与相邻地址ADJ_ADD<0>相对应的字线(例如，字线WLK-1)可以被激活。
激活信号RACT_R<0>响应于在时刻504_1处施加的刷新命令REF而被使能。在此期间，与计数地址CNT_ADD<0>相对应的字线(例如，字线WLN+1)可以被激活。随后，激活信号RACT_W<0>在时刻504_2处被使能。在此期间，与相邻地址ADJ_ADD<0>相对应的字线(例如，字线WLK+1)可以被激活。
激活信号RACT_R<0>响应于在时刻505处施加的刷新命令REF而被使能。在此期间，与计数地址CNT_ADD<0>相对应的字线(例如，字线WLN+2)可以被激活。由于刷新字线WLK的相邻字线WLK-1和WLK+1的操作在时刻504_2处完成，其中字线WLK被激活超过阈值的长时段，所以激活信号RACT_R<0>响应于在时刻505处施加的刷新命令而被使能，且激活信号RACT_W<0>不被使能。
参见图5，可以看出当字线WLK在第一存储体BK0中被使能长时段时，字线WLK的相邻字线WLK-1和WLK+1被刷新。通过这种刷新操作，尽管字线WLK被激活长时段，且与其的相邻字线WLK-1和WLK+1相对应的存储器单元的数据变得不稳定，但是直接对存储器单元执行刷新操作，并且可以防止数据从存储器单元中丢失。
图6是示例性地图示图2中所示的第一测量区块260_0的框图。尽管图6图示了第一测量区块260_0，但是第二测量区块260_1至第四测量区块260_3可以如图6中所示类似地设计。
第一测量区块260_0可以基于编码CNT<0:1>在第一存储体BK0的激活开始点处的第一值和和编码CNT<0:1>的当前值，来测量字线的激活时段，即第一存储体BK0中的第一激活信号RACT<0>的激活时段。第一测量区块260_0可以包括锁存器610和感测单元620。
锁存器610可以锁存在第一存储体BK0的激活开始点处，即当第一激活信号RACT<0>从逻辑低电平转变为逻辑高电平时的时刻处的编码CNT<0:1>。
感测单元620可以基于储存在锁存器610中的编码LAT_CNT<0:1>的值，即在激活开始点处的编码CNT<0:1>的第一值、和编码CNT<0:1>的当前值，来产生阈值信号LONG<0>。具体地，当编码LAT_CNT<0:1>的值与编码CNT<0:1>的当前值之间的差超过预定值(例如，2)时，感测单元620可以将为脉冲信号的阈值信号LONG<0>使能。感测单元620可以在第一激活信号RACT<0>的使能时段中被使能，而在第一激活信号RACT<0>的禁止时段中被禁止。当感测单元620被禁止时，不论编码LAT_CNT<0:1>和CNT<0:1>的值，阈值信号LONG<0>可以保持在禁止状态。
编码CNT<0:1>需要用于第一测量区块260_0的操作，且振荡器230和计数器240需要产生编码CNT<0:1>。这与第二测量区块260_1至第四测量区块260_3相同。当测量区块260_0至260_3彼此共享振荡器230和计数器240时，被那些电路占用的区域可以减少。
图7是图示图6中所示的第一测量区块260_0的操作的时序图。
参见图7，每当周期波OSC被使能至逻辑高电平时，编码CNT<0:1>的值可以如0→1→2→3→0→1…所示改变。
第一激活信号RACT<0>在时刻701处被使能。编码CNT<0:1>在时刻701处的值2可以响应于第一激活信号RACT<0>的使能而被储存在锁存器610中。由于第一激活信号RACT<0>保持在使能状态，直到储存在锁存器610的编码LAT_CNT<0:1>的值2与编码CNT<0:1>的当前值相差2或更大为止，所以阈值信号LONG<0>可以在时刻702处被使能。
第一激活信号RACT<0>在时刻703处被再次使能。编码CNT<0:1>在时刻703处的值3可以响应于第一激活信号RACT<0>的使能而被储存在锁存器610中。由于第一激活信号RACT<0>不保持在使能状态，直到储存在锁存器610的编码LAT_CNT<0:1>的值与编码CNT<0:1>的当前值相差2或更大为止，所以阈值信号LONG<0>可以不被使能。
第一激活信号RACT<0>在时刻704处被再次使能。编码CNT<0:1>在时刻704处的值1可以响应于第一激活信号RACT<0>的使能而被储存在锁存器610中。由于第一激活信号RACT<0>保持在使能状态，直到储存在锁存器610中的编码LAT_CNT<0:1>的值1与编码CNT<0:1>的当前值相差2或更大为止，所以阈值信号LONG<0>可以在时刻705处被使能。
图8是示例性地图示图2中所示的第一测量区块260_0的电路图。尽管图8图示了第一测量区块260_0，但是第二测量区块260_1至第四测量区块260_3可以如图3中所示类似地设计。
第一测量区块260_0可以基于编码CNT<0:1>的值在第一存储体BK0的激活时段改变的次数，来测量在第一存储体BK0中的字线的激活时段，即第一激活信号RACT<0>的激活时段。由于每当编码CNT<0:1>的值改变时，编码CNT<0:1>的最低有效位(LSB)(例如，位CNT<0>)改变，所以第一测量区块260_0可以基于位CNT<0>来测量第一激活信号RACT<0>的激活时段。尽管描述第一测量区块260_0基于位CNT<0>来测量第一激活信号RACT<0>的激活时段作为一个实例，但是第一测量区块260_0可以基于位CNT<1>来测量第一激活信号RACT<0>的激活时段。
第一测量区块260_0可以包括：第一转变感测单元810、第二转变感测单元820以及阈值信号发生单元830。
第一转变感测单元810可以感测位CNT<0>在第一激活信号RACT<0>的激活时段中从逻辑低电平转变为逻辑高电平，并且产生第一感测信号LH_DET。第一转变感测单元810可以包括第一锁存器811和第一驱动部812。第一锁存器811锁存第一感测信号LH_DET。第一驱动部812响应于第一激活信号RACT<0>的禁止来将第一感测信号LH_DET驱动至禁止电平，以及当第一激活信号RACT<0>被使能、而位CNT<0>从逻辑低电平转变为逻辑高电平时，将第一感测信号LH_DET驱动至使能电平。当第一激活信号RACT<0>被禁止至逻辑低电平时，晶体管P1导通，且第一感测信号LH_DET可以被禁止至逻辑低电平。当第一激活信号RACT<0>被使能至逻辑高电平时，晶体管N3导通。在这种情况下，当位CNT<0>从逻辑低电平转变为逻辑高电平时，晶体管N1和N2同时导通，且第一感测信号LH_EDT可以被使能至逻辑高电平。在本文中，位CNTD<0>是位CNT<0>的延迟信号。
第二转变感测单元820可以感测位CNT<0>在第一激活信号RACT<0>的激活时段中从逻辑高电平转变为逻辑低电平，并且产生第二感测信号HL_DET。第二转变感测单元820可以包括第二锁存器821和第二驱动部822。第二锁存器821锁存第二感测信号HL_DET。第二驱动部822响应于第一激活信号RACT<0>的禁止而将第二感测信号HL_DET驱动至禁止电平，以及当第一激活信号RACT<0>被使能、而位CNT<0>从逻辑高电平转变为逻辑低电平时，将第二感测信号HL_DET驱动至使能电平。当第一激活信号RACT<0>被禁止至逻辑低电平时，晶体管P2导通，并且第二感测信号HL_DET可以被禁止至逻辑低电平。当第一激活信号RACT<0>被使能至逻辑高电平时，晶体管N6导通。在这种情况下，当位CNT<0>从逻辑高电平转变为逻辑低电平时，晶体管N4和N5同时导通，并且第二感测信号HL_EDT可以被使能至逻辑高电平。
阈值信号发生单元830可以基于第一感测信号LH_DET和第二感测信号HL_DET来产生阈值信号LONG<0>。具体地，当第一感测信号LH_DET和第二感测信号HL_DET被使能时，阈值信号发生单元830可以将阈值信号LONG<0>使能。阈值信号发生单元830可以包括使能部831和脉冲发生部832，使能部831用于当第一感测信号LH_DET和第二感测信号HL_DET被使能至逻辑高电平时将初步信号PRE_LONG<0>使能，脉冲发生部832用于产生为在初步信号PRE_LONG<0>被使能时的时刻处被使能的脉冲信号的阈值信号LONG<0>。
图9是图示图8中所示的第一测量区块260_0的操作的时序图。
参见图9，为编码CODE<0:1>的LSB的位CNT<0>可以在周期波OSC的每个周期转变一次。
第一激活信号RACT<0>可以在时刻901处被使能，并且位CNT<0>可以在第一激活信号RACT<0>被使能时的时刻902处从逻辑高电平转变为逻辑低电平，以及第二感测信号HL_DET可以响应于位CNT<0>的转变而被使能。第一激活信号RACT<0>可以被禁止，并且第二感测信号HL_DET可以被禁止。
第一激活信号RACT<0>可以在时刻903处被再次使能，并且位CNT<0>可以在第一激活信号RACT<0>被使能时的时刻904处从逻辑低电平转变为逻辑高电平，以及第一感测信号LH_DET可以响应于位CNT<0>的转变而被使能。此外，位CNT<0>可以在第一激活信号RACT<0>被使能时的时刻905处从逻辑高电平转变为逻辑低电平，并且第二感测信号HL_DET可以响应于位CNT<0>的转变而被使能。当第一感测信号LH_DET和第二感测信号HL_DET被使能时，初步信号PRE_LONG<0>可以被使能，并且阈值信号LONG<0>可以被使能，其中阈值信号LONG<0>为在初步信号PRE_LONG<0>被使能时而被使能的脉冲信号。
图10是示例性地图示图2中所示的第一测量区块260_0的电路图。尽管图10图示了第一测量区块260_0，但是第二测量区块260_1至第四测量区块260_3可以如图10中所示类似的方式来设计。
图10所示的第一测量区块260_0接收周期波OSC，而不是位CNT<0>，且与图8中所示的第一测量区块260不同地操作。其可以与图8所示的第一测量区块260_0相同地形成和操作。由于周期波OSC具有位CNT<0>的1/2周期，所以图10中所示的第一测量区块260_0中的周期波OSC的周期为图8中所示的第一测量区块260_0中的周期波OSC的周期的两倍。图2中所示的计数器240可以在图10的第一测量区块260_0中被省略，并且从振荡器230中产生的周期波OSC可以被设计成直接输入至测量区块260_0至260_3。
根据本发明的实施例，可以防止被设置成与被激活长时段的字线相邻的字线的数据丢失。
此外，可以针对每个存储体有效地检测被激活长时段的字线。
尽管已经参照具体的的实施例描述了本发明，但是实施例并非意图是限制性的，而是描述性的。另外，应当注意的是，在不脱离所附权利要求所限定的本发明的范围的情况下，本领域的技术人员可以通过替换、变化和修改来以各种方式实现本发明。
此外，在前述实施例中所述的逻辑门和晶体管的设置和类型可以基于输入的信号的极性而不同地实施。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种存储器件，包括：
计数器，其适于对周期波被使能的次数计数，并且产生编码；
一个或更多个存储体，其中的每个包括多个字线；以及
一个或更多个测量区块，其分别与所述存储体相对应，并且适于测量所述存储体之中的相应存储体中的激活字线的激活时段，
其中，所述测量区块中的每个基于所述编码在所述相应存储体的激活开始点处的第一值和所述编码的当前值，来测量所述激活字线的所述激活时段。
技术方案2.如技术方案1所述的存储器件，还包括：
一个或更多个刷新区块，其分别与所述存储体相对应，并且适于刷新所述存储体之中的相应存储体中的字线，
其中，当第一字线的激活时段通过在所述测量区块之中的相应测量区块被测量超过阈值时，所述刷新区块中的每个刷新与所述第一字线相邻的一个或更多个字线。
技术方案3.如技术方案1所述的存储器件，其中，所述测量区块中的每个包括：
锁存器，其适于锁存在所述相应存储体的激活开始点处的所述编码；以及
感测单元，其适于基于储存在所述锁存器中的锁存的编码的值和所述编码的当前值来产生相应阈值信号。
技术方案4.如技术方案3所述的存储器件，其中，当所述锁存的编码的值与所述编码的值之间的差超过预定值时，所述感测单元将所述相应阈值信号使能。
技术方案5.如技术方案3所述的存储器件，其中，所述感测单元在所述相应存储体的激活时段中被使能。
技术方案6.如技术方案1所述的存储器件，还包括：
振荡器，其适于产生所述周期波。
技术方案7.一种存储器件，包括：
一个或更多个存储体，其中的每个包括多个字线；以及
一个或更多个测量区块，其分别与所述存储体相对应，且适于测量所述存储体之中的相应存储体中的激活字线的激活时段，
其中，所述测量区块中的每个基于周期波在所述相应存储体的激活时段的转变次数，来测量所述激活字线的所述激活时段。
技术方案8.如技术方案7所述的存储器件，还包括：
计数器，其适于对所述周期波被使能的次数计数，并且产生编码，
其中，所述测量区块中的每个基于所述编码的值在所述相应存储体的所述激活时段的变化次数，来测量所述激活字线的所述激活时段。
技术方案9.如技术方案7所述的存储器件，还包括：
一个或更多个刷新区块，其分别与所述存储体相对应，且适于刷新所述存储体之中的相应存储体中的字线，
其中，当第一字线的激活时段通过在所述测量区块之中的相应测量区块被测量超过阈值时，所述刷新区块中的每个刷新与所述第一字线相邻的一个或更多个字线。
技术方案10.如技术方案8所述的存储器件，其中，所述测量区块中的每个包括：
第一转变感测单元，其适于感测所述编码的预定位在所述相应存储体的所述激活时段中从逻辑低电平转变为逻辑高电平，并且产生第一感测信号；
第二转变感测单元，其适于感测所述编码的预定位在所述相应存储体的所述激活时段中从逻辑高电平转变为逻辑低电平，并且产生第二感测信号；以及
阈值信号发生单元，其适于基于所述第一感测信号和所述第二感测信号来产生相应阈值信号。
技术方案11.如技术方案10所述的存储器件，其中，所述第一转变感测单元包括：
第一锁存器，其适于锁存所述第一感测信号；以及
第一驱动部，其适于当所述相应存储体的激活信号被禁止时将所述第一感测信号驱动至禁止电平，以及当所述相应存储体的所述激活信号被使能、而所述预定位从所述逻辑低电平转变为所述逻辑高电平时将所述第一感测信号驱动至使能电平。
技术方案12.如技术方案10所述的存储器件，其中，所述第二转变感测单元包括：
第二锁存器，其适于锁存所述第二感测信号；以及
第二驱动部，其适于当所述相应存储体的激活信号被禁止时将所述第二感测信号驱动至禁止电平，以及当所述相应存储体的激活信号被使能、而所述预定位从所述逻辑高电平转变为所述逻辑低电平时将所述第二感测信号驱动至使能电平。
技术方案13.如技术方案10所述的存储器件，其中，所述阈值信号发生单元包括：
使能部，其适于当所述第一感测信号和所述第二感测信号被使能时将初步信号使能；以及
脉冲发生部，其适于产生所述相应阈值信号，所述相应阈值信号为在所述初步信号被使能时的时刻处被使能的脉冲信号。
技术方案14.如技术方案7所述的存储器件，还包括：
振荡器，其适于产生所述周期波。
技术方案15.如技术方案7所述的存储器件，其中，所述测量区块中的每个包括：
第一转变感测单元，其适于感测所述周期波在所述相应存储体的所述激活时段中从逻辑低电平转变为逻辑高电平，并且产生第一感测信号；
第二转变感测单元，其适于感测所述周期波在所述相应存储体的所述激活时段中从逻辑高电平转变为逻辑低电平，并且产生第二感测信号；以及
阈值信号发生单元，其适于基于所述第一感测信号和所述第二感测信号来产生相应阈值信号。
技术方案16.一种存储器件，包括：
计数器，其适于对周期波被使能的次数计数，并且产生编码；
激活信号发生区块，其适于基于激活命令、预充电命令和存储体地址来产生第一激活信号至第N激活信号，其中，N为大于1的自然数；
第一存储体至第N存储体，其适于将响应于所述第一激活信号至所述第N激活信号之中的相应激活信号被选中的字线激活；以及
第一测量区块至第N测量区块，其适于基于编码来测量所述第一激活信号至所述第N激活信号之中的相应激活信号的激活时段。
技术方案17.如技术方案16所述的存储器件，还包括：
刷新电路，其适于当在所述第一测量区块至所述第N测量区块中测量出所述第一激活信号至所述第N激活信号之中的第K激活信号的激活时段超过阈值时，执行控制以刷新被设置成与所述第一存储体至所述第N存储体之中的第K存储体中选中的字线相邻的一个或更多个字线，其中，K是1至N范围的自然数。
技术方案18.如技术方案16所述的存储器件，其中，所述第一测量区块至所述第N测量区块中的每个包括：
锁存器，其适于锁存在所述相应激活信号的激活开始点处的所述编码；以及
感测单元，其适于基于储存在所述锁存器中的锁存的编码的值和所述编码的当前值，来产生相应阈值信号。
技术方案19.如技术方案18所述的存储器件，其中，当所述锁存的编码的值与所述编码的值之间的差超过预定值时，所述感测单元将所述相应阈值信号使能。
技术方案20.如技术方案18所述的存储器件，其中，所述感测单元在所述相应激活信号的所述激活时段中被使能。

Claims (16)

1.一种存储器件，包括：
计数器，其适于对周期波被使能的次数计数，并且产生编码；
一个或更多个存储体，其中的每个包括多个字线；以及
一个或更多个测量区块，其分别与所述存储体相对应，并且适于测量所述存储体之中的相应存储体中的激活字线的激活时段，
其中，所述测量区块中的每个基于所述编码在所述相应存储体的激活开始点处的第一值和所述编码的当前值，来测量所述激活字线的所述激活时段，以及
其中，所述测量区块中的每个包括：
锁存器，其适于锁存在所述相应存储体的激活开始点处的所述编码；以及
感测单元，其适于基于储存在所述锁存器中的锁存的编码的值和所述编码的当前值来产生相应阈值信号。
2.如权利要求1所述的存储器件，还包括：
一个或更多个刷新区块，其分别与所述存储体相对应，并且适于刷新所述存储体之中的相应存储体中的字线，
其中，当第一字线的激活时段通过在所述测量区块之中的相应测量区块被测量超过阈值时，所述刷新区块中的每个刷新与所述第一字线相邻的一个或更多个字线。
3.如权利要求1所述的存储器件，其中，当所述锁存的编码的值与所述编码的当前值之间的差超过预定值时，所述感测单元将所述相应阈值信号使能。
4.如权利要求1所述的存储器件，其中，所述感测单元在所述相应存储体的激活时段中被使能。
5.如权利要求1所述的存储器件，还包括：
振荡器，其适于产生所述周期波。
6.一种存储器件，包括：
一个或更多个存储体，其中的每个包括多个字线；
一个或更多个测量区块，其分别与所述存储体相对应，且适于测量所述存储体之中的相应存储体中的激活字线的激活时段；以及
计数器，其适于对周期波被使能的次数计数，并且产生编码，
其中，所述测量区块中的每个基于所述周期波在所述相应存储体的激活时段的转变次数，来测量所述激活字线的所述激活时段，
其中，所述测量区块中的每个基于所述编码的值在所述相应存储体的所述激活时段的变化次数，来测量所述激活字线的所述激活时段，以及
其中，所述测量区块中的每个包括：
第一转变感测单元，其适于感测所述编码的预定位在所述相应存储体的所述激活时段中从逻辑低电平转变为逻辑高电平，并且产生第一感测信号；
第二转变感测单元，其适于感测所述编码的预定位在所述相应存储体的所述激活时段中从逻辑高电平转变为逻辑低电平，并且产生第二感测信号；以及
阈值信号发生单元，其适于基于所述第一感测信号和所述第二感测信号来产生相应阈值信号。
7.如权利要求6所述的存储器件，还包括：
一个或更多个刷新区块，其分别与所述存储体相对应，且适于刷新所述存储体之中的相应存储体中的字线，
其中，当第一字线的激活时段通过在所述测量区块之中的相应测量区块被测量超过阈值时，所述刷新区块中的每个刷新与所述第一字线相邻的一个或更多个字线。
8.如权利要求6所述的存储器件，其中，所述第一转变感测单元包括：
第一锁存器，其适于锁存所述第一感测信号；以及
第一驱动部，其适于当所述相应存储体的激活信号被禁止时将所述第一感测信号驱动至禁止电平，以及当所述相应存储体的所述激活信号被使能、而所述预定位从所述逻辑低电平转变为所述逻辑高电平时将所述第一感测信号驱动至使能电平。
9.如权利要求6所述的存储器件，其中，所述第二转变感测单元包括：
第二锁存器，其适于锁存所述第二感测信号；以及
第二驱动部，其适于当所述相应存储体的激活信号被禁止时将所述第二感测信号驱动至禁止电平，以及当所述相应存储体的激活信号被使能、而所述预定位从所述逻辑高电平转变为所述逻辑低电平时将所述第二感测信号驱动至使能电平。
10.如权利要求6所述的存储器件，其中，所述阈值信号发生单元包括：
使能部，其适于当所述第一感测信号和所述第二感测信号被使能时将初步信号使能；以及
脉冲发生部，其适于产生所述相应阈值信号，所述相应阈值信号为在所述初步信号被使能时的时刻处被使能的脉冲信号。
11.如权利要求6所述的存储器件，还包括：
振荡器，其适于产生所述周期波。
12.一种存储器件，包括：
计数器，其适于对周期波被使能的次数计数，并且产生编码；
激活信号发生区块，其适于基于激活命令、预充电命令和存储体地址来产生第一激活信号至第N激活信号，其中，N为大于1的自然数；
第一存储体至第N存储体，其适于将响应于所述第一激活信号至所述第N激活信号之中的相应激活信号被选中的字线激活；以及
第一测量区块至第N测量区块，其适于基于编码来测量所述第一激活信号至所述第N激活信号之中的相应激活信号的激活时段。
13.如权利要求12所述的存储器件，还包括：
刷新电路，其适于当在所述第一测量区块至所述第N测量区块中测量出所述第一激活信号至所述第N激活信号之中的第K激活信号的激活时段超过阈值时，执行控制以刷新被设置成与所述第一存储体至所述第N存储体之中的第K存储体中选中的字线相邻的一个或更多个字线，其中，K是1至N范围的自然数。
14.如权利要求12所述的存储器件，其中，所述第一测量区块至所述第N测量区块中的每个包括：
锁存器，其适于锁存在所述相应激活信号的激活开始点处的所述编码；以及
感测单元，其适于基于储存在所述锁存器中的锁存的编码的值和所述编码的当前值，来产生相应阈值信号。
15.如权利要求14所述的存储器件，其中，当所述锁存的编码的值与所述编码的当前值之间的差超过预定值时，所述感测单元将所述相应阈值信号使能。
16.如权利要求14所述的存储器件，其中，所述感测单元在所述相应激活信号的所述激活时段中被使能。
CN201410828521.6A 2014-06-25 2014-12-26 存储器件 Active CN105304115B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140077971A KR20160000626A (ko) 2014-06-25 2014-06-25 메모리 장치
KR10-2014-0077971 2014-06-25

Publications (2)

Publication Number Publication Date
CN105304115A CN105304115A (zh) 2016-02-03
CN105304115B true CN105304115B (zh) 2018-12-14

Family

ID=54931236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410828521.6A Active CN105304115B (zh) 2014-06-25 2014-12-26 存储器件

Country Status (4)

Country Link
US (1) US9548099B2 (zh)
KR (1) KR20160000626A (zh)
CN (1) CN105304115B (zh)
TW (1) TWI646532B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812185B2 (en) * 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
US9741421B1 (en) 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry
KR20180081282A (ko) * 2017-01-06 2018-07-16 에스케이하이닉스 주식회사 반도체장치
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10672449B2 (en) * 2017-10-20 2020-06-02 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
US10388363B1 (en) 2018-01-26 2019-08-20 Micron Technology, Inc. Apparatuses and methods for detecting a row hammer attack with a bandpass filter
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11049545B2 (en) * 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11031066B2 (en) 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
US10937468B2 (en) 2019-07-03 2021-03-02 Micron Technology, Inc. Memory with configurable die powerup delay
US10991413B2 (en) * 2019-07-03 2021-04-27 Micron Technology, Inc. Memory with programmable die refresh stagger
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703759A (zh) * 2001-12-11 2005-11-30 恩益禧电子股份有限公司 半导体存储装置及其测试方法和测试电路
CN103559142A (zh) * 2013-11-05 2014-02-05 中国科学院声学研究所 动态随机访问存储器的刷新方法
CN104795097A (zh) * 2014-01-21 2015-07-22 爱思开海力士有限公司 存储器和包括存储器的存储系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940016288A (ko) 1992-12-25 1994-07-22 오가 노리오 반도체메모리 및 그 선별방법
DE102011056141A1 (de) * 2010-12-20 2012-06-21 Samsung Electronics Co., Ltd. Negativspannungsgenerator, Dekoder, nicht-flüchtige Speichervorrichtung und Speichersystem, das eine negative Spannung verwendet
KR101939235B1 (ko) * 2011-08-03 2019-01-17 삼성전자 주식회사 비휘발성 메모리 장치 및 그것의 프로그램 방법
KR102003894B1 (ko) * 2012-09-20 2019-07-25 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1703759A (zh) * 2001-12-11 2005-11-30 恩益禧电子股份有限公司 半导体存储装置及其测试方法和测试电路
CN103559142A (zh) * 2013-11-05 2014-02-05 中国科学院声学研究所 动态随机访问存储器的刷新方法
CN104795097A (zh) * 2014-01-21 2015-07-22 爱思开海力士有限公司 存储器和包括存储器的存储系统

Also Published As

Publication number Publication date
US9548099B2 (en) 2017-01-17
TWI646532B (zh) 2019-01-01
CN105304115A (zh) 2016-02-03
KR20160000626A (ko) 2016-01-05
US20150380073A1 (en) 2015-12-31
TW201601149A (zh) 2016-01-01

Similar Documents

Publication Publication Date Title
CN105304115B (zh) 存储器件
CN104252878B (zh) 存储器和包括存储器的存储系统
US10957377B2 (en) Apparatuses and methods for distributed targeted refresh operations
US9691466B1 (en) Memory device including refresh controller
CN104795097B (zh) 存储器和包括存储器的存储系统
KR102122892B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
CN104733035B (zh) 存储器和包括存储器的存储系统
US8547768B2 (en) Verifying multi-cycle self refresh operation of semiconductor memory device and testing the same
US9281047B2 (en) Dynamic random access memory with fully independent partial array refresh function
CN104347108B (zh) 存储器、包括其的存储系统以及操作存储器的方法
US20150085564A1 (en) Memory and memory system including the same
US10020073B2 (en) Memory device and operating method thereof
CN112767982A (zh) 地址计数电路、存储器件及其操作方法
TW201903767A (zh) 半導體記憶體裝置
CN106710621A (zh) 刷新控制电路及包括其的存储器件
CN105845170A (zh) 存储器件及包括其的存储系统
CN104240745A (zh) 半导体存储装置和包括其的存储系统
CN102655022A (zh) 半导体存储器件的刷新控制电路和方法
CN104700884A (zh) 半导体存储器件、刷新控制系统和刷新控制方法
CN107492392A (zh) 半导体存储器件及其操作方法
CN111816230B (zh) 半导体存储器件及其操作方法
CN114627925A (zh) 半导体存储器件和包括该存储器件的存储器系统
KR102501651B1 (ko) 리프레쉬 제어 장치
KR101197273B1 (ko) 리프레쉬회로
CN105845169B (zh) 半导体器件及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant