CN104464790B - 存储器和包括存储器的存储系统 - Google Patents

存储器和包括存储器的存储系统 Download PDF

Info

Publication number
CN104464790B
CN104464790B CN201410160388.1A CN201410160388A CN104464790B CN 104464790 B CN104464790 B CN 104464790B CN 201410160388 A CN201410160388 A CN 201410160388A CN 104464790 B CN104464790 B CN 104464790B
Authority
CN
China
Prior art keywords
wordline
address
refresh
memory
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410160388.1A
Other languages
English (en)
Other versions
CN104464790A (zh
Inventor
尹锡彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN104464790A publication Critical patent/CN104464790A/zh
Application granted granted Critical
Publication of CN104464790B publication Critical patent/CN104464790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种存储器，包括：多个字线，多个字线中的每个字线与一个或多个存储器单元耦接；地址储存单元，适用于在第一时间点处储存多个字线之中的通过控制单元选中用于访问的字线的地址；以及控制单元，适用于响应于刷新命令的施加而顺序刷新多个字线，响应于每第N次施加刷新命令而将与储存在地址储存单元中的地址相对应的字线相邻的一个或多个相邻字线刷新，其中，N是自然数，以及选择多个字线之中用于访问的一个或多个，其中，第一时间点被包括在除了刷新节段之外的时间节段中，在刷新节段控制单元响应于刷新命令的施加而刷新一个或多个字线。

Description

存储器和包括存储器的存储系统
相关申请的交叉引用
本申请要求2013年9月25日提交的申请号为10-2013-0113880的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本专利申请文件涉及一种存储器和包括所述存储器的存储系统。
背景技术
存储器件的存储器单元由用于储存电荷（即，数据）的电容器和用于开关电容器的晶体管组成。数据的逻辑电平，即高（逻辑电平1）或低（逻辑电平0）依赖于电容器中电荷的聚集，意味着数据的逻辑电平依赖于电容器的电压。
由于数据采用聚集电荷的形式储存在电容器中，所以理论上不存在功耗。然而，由于电容器中聚集的电荷被放电，且因而聚集的电荷量由于晶体管的PN结引起的泄漏电流而减少，所以数据在没有电源的情况下会丢失。为了防止数据丢失，存储器单元的电容器应当在储存在电容器中的数据丢失之前反复地再充电，以保持电荷量。对存储器单元反复地再充电的这个过程被称作为刷新操作。
在存储器件中，响应于从存储器控制器施加的刷新命令而执行刷新操作。考虑到存储器件的数据保留时间，存储器控制器反复地在预定的时段内将刷新命令施加至存储器件。例如，当存储器件的数据保留时间为大约64ms时，存储器件中的整个存储器单元可以根据大约8000次的刷新命令的输入来被刷新，存储器控制器以大约64ms约8000次向存储器件施加刷新命令来执行刷新操作。
由于存储器件的集成度增大，所以存储器件中包括的多个字线之间的间隙减小，而相邻的字线之间的耦合效应增大。出于这个原因，当存储器件的特定字线被频繁激活时，在刷新操作期间与相邻的字线相比，与特定字线相邻的多个字线耦接的存储器单元的数据会被破坏。这种现象被称作为字线干扰。
发明内容
根据本发明的各种实施例具有存储器和包括所述存储器的存储系统，所述存储器即使在存储器单元的数据由于字线干扰而可能恶化时也可以正常地操作。
在一个实施例中，一种存储器可以包括：多个字线，每个字线与一个或多个存储器单元耦接；地址储存单元，适用于在第一时间点处储存所述多个字线之中的通过控制单元选中用于访问的字线的地址；以及控制单元，适用于响应于刷新命令的施加而顺序刷新多个字线，响应于刷新命令的每第N次施加而刷新与储存在地址储存单元中的地址相对应的字线相邻的一个或多个相邻字线，并且选择多个字线中用于访问的一个或多个，其中N是自然数，其中第一时间点被包括在除了刷新节段之外的时间节段中，在所述刷新节段中控制单元响应于刷新命令的施加而刷新一个或多个字线。
在一个实施例中，一种存储器可以包括：多个字线，每个字线与一个或多个存储器单元耦接；地址输入单元，适用于从外部接收地址；地址计数单元，适用于在刷新命令被施加时执行计数操作，并且利用计数结果来产生计数地址；地址储存单元，适用于在第一时间点处储存多个字线之中的通过控制单元选中用于激活的字线的地址；以及控制单元，适用于响应于激活命令的施加而将与通过地址输入单元接收的地址相对应的字线激活，并且响应于刷新命令的施加而刷新与计数地址相对应的字线，以及响应于刷新命令的每第N次施加而刷新与储存在地址储存单元中的地址相对应的字线相邻的一个或多个相邻字线，其中N是自然数，其中第一时间点被包括在除了刷新节段之外的时间节段中，在所述刷新节段中控制单元响应于刷新命令的施加而刷新一个或多个字线。
在一个实施例中，一种存储系统可以包括：存储器，具有多个字线，每个字线与一个或多个存储器单元耦接，并且所述存储器适用于响应于刷新命令的施加而顺序刷新多个字线，选择多个字线中用于访问的一个或多个，在第一时间点处储存多个字线之中的选中的字线的地址，以及响应于刷新命令的第N次施加而刷新与储存的地址相对应的字线相邻的一个或多个相邻字线；以及存储器控制器，适用于将刷新命令周期性地施加至存储器，其中，第一时间点被包括在除了刷新节段之外的时间节段中，在所述刷新节段中一个或多个字线响应于刷新命令的施加而被刷新。
在一个实施例中，一种存储器可以包括：多个单元阵列，每个单元阵列具有与一个或多个存储器单元耦接的多个字线；地址储存单元，适用于在第一时间点处储存每个单元阵列中的多个字线之中的由多个字线控制单元中的每个选中用于访问的字线的地址；刷新控制单元，适用于响应于刷新命令的施加而将多个刷新激活信号激活一次或多次，并且响应于刷新命令的每个第N次施加而将目标激活信号激活，其中，N是自然数；以及多个字线控制单元，每个字线控制单元适用于响应于多个刷新激活信号中的相应的刷新激活信号的施加而顺序刷新相应的单元阵列中的多个字线，当目标激活信号被激活时响应于多个刷新激活信号之中的相应的刷新激活信号的每个第N次施加而刷新所述相应的单元阵列中的与储存在地址储存单元中的地址相对应的字线相邻的一个或多个相邻字线，以及选择多个字线中用于访问的一个或多个，其中，时间点被包括在除了刷新节段之外的时间节段中，在所述刷新节段中多个字线控制单元响应于刷新命令的施加而刷新一个或多个字线。
附图说明
图1是说明存储器中包括的单元阵列的一部分的电路图；
图2是说明根据本发明的一个实施例的存储器的框图；
图3是说明图2中所示的存储器的字线控制单元的框图；
图4A至图4D是说明图2中所示的存储器的地址储存单元的框图；
图5是说明图2中所示的存储器的一种示例性存储器操作的时序图；
图6是说明根据本发明的另一个实施例的存储器的框图；
图7是说明图6中所示的存储器的第K字线控制单元的框图；
图8是说明图6中所示的存储器的地址储存单元的框图；
图9是说明图6中所示的存储器的一种示例性存储器操作的时序图；以及
图10是说明根据本发明的另一个实施例的存储系统的框图。
具体实施方式
下文中将参照附图更全面地描述本公开技术的各种实例和实施方式，附图示出本发明的示例性实施例。然而，本发明可以采用不同的方式实施，而不应解释为局限于本文所列的实施例。确切地说，提供这些实施例使得本公开充分与完整，并向本领域技术人员充分传达本发明的范围。在本公开中，相同的附图标记在本发明的不同附图与实施例中表示相似的部分。
附图并非按比例绘制，在某些情况下，为了清楚地示出实施例的特征可能对比例做夸大处理。当提及第一层在第二层“上”或在衬底“上”时，其不仅涉及第一层直接形成在第二层上或在衬底上的情况，还涉及在第一层与第二层之间或在第一层与衬底之间存在第三层的情况。还应当注意的是，在本说明书中，“连接/耦接”不仅涉及一个部件与另一个部件直接耦接，还涉及经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。
当字线被激活、预充电或刷新时，与字线耦接的存储器单元被刷新。
在本说明书中，相邻字线指被设置成与特定字线相邻而使得与相邻字线耦接的存储器单元的数据会受到特定字线的激活操作的影响的字线。
图1是说明存储器件的单元阵列的一部分的电路图。
图1示出了单元阵列中被设置成彼此平行的多个字线WLK-1、WLK和WLK+1。与第K-1字线WLK-1和第K+1字线WLK+1相比，以‘HIGH_ACT’标记的第K字线WLK是被频繁激活的字线。第K-1字线WLK-1和第K+1字线WLK+1是被设置成与第K字线WLK相邻的相邻字线。字线WLK-1、WLK和WLK+1与分别与存储器单元CELL_K-1、CELL_K和CELL_K+1耦接。也与位线耦接的存储器单元CELL_K-1、CELL_K和CELL_K+1分别包括单元晶体管TR_K-1、TR_K和TR_K+1以及单元电容器CAP_K-1、CAP_K和CAP_K+1。
当第K字线WLK被激活或去激活（预充电）时，字线干扰会发生，并且相邻字线WLK-1和WLK+1的电压由于在第K字线WLK与相邻字线WLK-1和WLK+1之间发生的耦合效应而升高或降低，这会影响储存在相邻字线WLK-1和WLK+1的单元电容器CAP_K-1和CAP_K+1中的电荷量。因此，随着K字线WLK被频繁激活和预充电，第K字线WLK在激活状态和预充电状态之间频繁切换，会破坏储存在单元电容器CAP_K-1和CAP_K+1中的电荷量、或者储存在相邻字线WLK-1和WLK+1的存储器单元CELL_K-1和CELL_K+1中的数据。
另外，由于随着第K字线WLK在激活状态和预充电状态之间切换而产生的电磁波使得电子进出相邻字线的单元电容器，所以会破坏与相邻字线耦接的存储器单元的数据。
图2是说明根据本发明的一个实施例的存储器的框图。
参见图2，存储器可以包括：命令输入单元210、地址输入单元220、命令解码器230、控制单元240、地址计数单元250、地址储存单元260和单元阵列270。单元阵列270可以包括分别与一个或多个存储器单元耦接的多个字线WL0至WLM。
命令输入单元210可以接收从存储器控制器施加的命令CMDs，并且地址输入单元220可以接收从存储器控制器施加的地址ADDs。命令CMDs和地址ADDs可以是多比特信号。
命令解码器230可以将经由命令输入单元210输入的命令CMDs解码，并且产生激活命令ACT和刷新命令REF。当输入命令信号CMDs的组合与激活命令ACT相对应时，命令解码器230可以将激活命令ACT激活，而当输入命令信号CMDs的组合与刷新命令REF相对应时，命令解码器230可以将刷新命令REF激活。
地址计数单元250可以当施加刷新命令REF时执行计数一次或多次，并且利用计数结果来产生表示多个字线WL0至WLN中的一个的计数地址CNT_ADD。地址计数单元250每当刷新激活信号REF_ACT被激活时可以将计数地址CNT_ADD的值增加1。例如，计数地址CNT_ADD的值可以采用这种方式来改变：当计数地址CNT_ADD的当前值表示第K字线时，计数地址CNT_ADD的下一个值表示第K+1字线。
当目标激活信号TAR_ACT被激活时，地址计数单元250可以不执行计数操作。以下将描述刷新激活信号REF_ACT和目标激活信号TAR_ACT。
地址储存单元260可以在非刷新时间点处储存多个字线WL0至WLM之中的由控制单元240中包括的字线控制单元242选中的字线的地址。非刷新时间点可以包括在两个顺序刷新节段之间。即，在非刷新时间点处，存储器可以执行除了刷新操作之外的操作。地址储存单元260在非刷新时间点处储存多个字线WL0至WLM之中的选中的字线的地址的原因可以描述如下。
在激活操作期间的存储器可以在多个字线WL0至WLM之中选择字线，并且当施加激活命令时将选中的字线激活。在访问操作期间的存储器可以访问激活的字线，并且对访问的激活字线预充电。访问激活的字线可以意味着向或从与激活的字线耦接的一个或多个存储器单元中写入或者读取数据。在刷新操作期间的存储器可以在多个字线WL0至WLM之中选择与计数地址相对应的字线，并且每当施加刷新命令REF一次时，利用计数地址来顺序刷新多个字线WL0至WLM中的一个或多个。
存储器可以在除了刷新节段（可以执行刷新操作）之外的时间节段期间访问多个字线之中选中的字线。即，在除了刷新节段之外的时间节段期间选中的字线可以是被激活用于访问的一个字线。如上所述，当特定字线被高频繁性激活时会发生字线干扰。因而，相比于其他的字线，当前被激活的字线更可能引起字线干扰。
因而，地址储存单元260可以在除了刷新节段之外的时间节段期间、或者在两个顺序刷新节段之间的时间节段期间在非刷新时间点处将多个字线WL0至WLM之中的当前被选中的字线或当前被激活的字线的地址作为储存地址STO_ADD储存。另外，当刷新激活信号REF_ACT和目标激活信号TAR_ACT被激活时，地址储存单元260可以将在非刷新时间点处储存的储存地址STO_ADD输出。以下将参照图4来详细地描述地址储存单元260。
控制单元240在激活操作期间在多个字线WL0至WLM之中选择与经由地址输入单元220输入的输入地址IN_ADD相对应的字线，并且当施加激活命令ACT时将选中的字线激活。控制单元240在访问操作期间可以访问激活的字线，并且对访问的激活字线预充电。访问激活的字线可以意味着向或从与激活的字线耦接的一个或多个存储器单元MC中写入或读取数据。
控制单元240在正常刷新操作期间在多个字线WL0至WLM之中选择与计数地址CNT_ADD相对应的字线，并且当施加刷新命令REF时刷新选中的字线。控制单元240可以每当施加刷新命令REF一次时，利用计数地址CNT_ADD来顺序刷新多个字线WL0至WLM中的一个或多个。
控制单元240在目标刷新操作期间选择与储存在地址储存单元260中的储存地址STO_ADD相对应的字线相邻的一个或多个字线，并且响应于第N次施加刷新命令REF而刷新选中的字线，其中，N是自然数。
正常刷新操作和目标刷新操作可以在刷新节段期间执行。刷新节段可以被设定成从施加刷新命令时至响应于施加的刷新命令的用于一个或多个字线的刷新操作完成时。
控制单元240可以在正常刷新操作期间响应于每次刷新命令REF的施加而顺序刷新与计数地址CNT_ADD相对应的一个或多个字线，并且在目标刷新操作期间响应于第N次刷新命令REF的施加而刷新与储存地址STO_ADD相对应的字线相邻的一个或多个字线。控制单元240可以在目标刷新操作期间响应于第N次刷新命令REF的施加而刷新通过储存地址STO_ADD选中的一个或多个相邻字线、和通过计数地址CNT_ADD选中的字线。另外，控制单元240可以在目标刷新操作期间响应于第N次刷新命令REF的施加而仅刷新通过储存地址STO_ADD选中的一个或多个相邻字线。
N的值可以根据设计来改变。在以下描述中，作为一个实例，将N设定成4（N=4），并且控制单元240可以在正常刷新操作期间，当施加刷新命令REF时，刷新与计数地址CNT_ADD相对应的一个字线，并且在目标刷新操作期间，每当施加刷新命令REF四次时刷新与根据储存地址STO_ADD的字线相邻的两个字线。当与储存地址STO_ADD相对应的字线是字线WLK时，两个相邻字线可以是第一相邻字线WLK-1和第二相邻字线WLK+1。第一相邻字线和第二相邻字线可以根据设计采用不同顺序来选择。
控制单元240可以包括刷新控制单元241和字线控制单元242。
刷新控制单元241响应于经由命令解码器230从命令输入单元210施加的刷新命令REF，而将刷新激活信号REF_ACT和目标激活信号TAR_ACT激活。刷新控制单元241可以响应于每次刷新命令REF的施加而刷新激活信号REF_ACT一次或多次，并且响应于每个第N次刷新命令REF的施加而将目标激活信号TAR_ACT激活。目标激活信号TAR_ACT可以表示在目标刷新操作节段期间执行的目标刷新操作。刷新控制单元241可以对刷新命令REF施加的次数计数。当刷新命令REF施加的次数达到数目N时，刷新控制单元241可以将目标激活信号TAR_ACT激活，然后从头对刷新命令REF施加的次数计数。
例如，刷新控制单元241可以响应于每次刷新命令REF的施加而将刷新激活信号REF_ACT激活。然后，当刷新命令REF的施加次数达到4（N=4）时，刷新控制单元241可以将目标激活信号TAR_ACT激活，并且将刷新激活信号REF_ACT激活两次，用于刷新第一相邻字线WLK-1和第二相邻字线WLK+1。
字线控制单元242当施加激活命令ACT时，选择并激活与输入地址IN_ADD相对应的字线，而当刷新激活信号REF_ACT被激活时，选择并激活与计数地址CNT_ADD相对应的字线。当目标激活信号TAR_ACT被激活时，字线控制单元242顺序选择并刷新与储存地址STO_ADD相对应的字线WLK相邻的第一相邻字线WLK-1和第二相邻字线WLK+1。
在上述实例中，当第N次施加刷新命令REF时，储存地址STO_ADD可以用于选择用于目标刷新操作的字线。地址计数单元250当目标激活信号TAR_ACT被激活时可以不执行计数操作。因此，所有的字线经由正常刷新操作来刷新。
根据本发明的实施例的存储器可以在正常刷新操作期间顺序刷新多个字线WL0至WLM，并且每当施加刷新命令N次时，经由目标刷新操作，在非刷新时间点额外地刷新与储存字线相对应的字线相邻的一个或多个字线。因而，可以防止与被高频繁性激活的字线相邻的字线的数据丢失。
图3是说明图2中所示的存储器的字线控制单元242的框图。
参见图3，字线控制单元242可以包括：地址发生器310、地址传送器320和字线驱动器330。
地址发生器310利用从地址储存单元260输出的储存地址STO_ADD来顺序产生与第一相邻字线相对应的第一相邻地址、和与第二相邻字线相对应的第二相邻地址，并且当目标激活信号TAR_ACT被激活时将产生的地址中的每个作为目标地址TAR_ADD输出。例如，当目标激活信号TAR_ACT被激活时，地址发生器310可以在目标激活信号TAR_ACT的激活期间响应于刷新激活信号REF_ACT的第一次激活而产生比储存地址STO_ADD小1的第一相邻地址并且将产生的第一相邻地址作为目标地址TAR_ADD输出；并且在目标激活信号TAR_ACT的激活期间响应于刷新激活信号REF_ACT的第二次激活，而产生比储存地址STO_ADD大1的第二相邻地址并且将产生的第二相邻地址作为目标地址TAR_ADD输出。第一相邻地址和第二相邻地址可以根据设计采用不同的顺序输出。
地址传送器320将输入地址IN_ADD、计数地址CNT_ADD和目标地址TAR_ADD中的一个作为地址信号ATR_ADD传送。地址传送器320可以当施加激活命令ACT时，将输入地址IN_ADD作为地址信号ATR_ADD传送，当刷新激活信号REF_ACT被激活时将计数地址CNT_ADD作为地址信号ATR_ADD传送，以及当刷新激活信号REF_ACT和目标激活信号TAR_ACT都被激活时将目标地址TAR_ADD作为地址信号ATR_ADD传送。
当激活命令ACT和刷新激活信号REF_ACT中的一个被激活时，字线驱动器330将多个字线WL0至WLM之中的与地址信号ATR_ADD相对应的字线激活。字线驱动器330可以将与地址信号ATR_ADD相对应的字线驱动至与激活电平相对应的电压。
图4A至图4D是说明图2中所示的存储器的地址储存单元260的框图。
参见图4A至图4D，地址储存单元260可以包括储存器420、和信号发生器410A、410B、410C和410D中的一个。
地址储存单元260可以采用各种方式来实施，以在非刷新时间点处储存多个字线WL0至WLM之中的通过控制单元240选中的字线的地址。在下文中，将描述四种实施方式。
图4A是说明作为本发明的实施例的一种实施方式的地址储存单元260的框图。
参见图4A，信号发生器410A产生在预设的时段内被周期性地激活的锁存信号LAT_SIG，并且储存器420当锁存信号LAT_SIG被激活时储存地址信号ATR_ADD。
根据本发明的实施例的存储器可以响应于周期性刷新命令REF而在刷新节段期间周期性地执行刷新操作。信号发生器410A可以在预设的时段处将锁存信号LAT_SIG激活，使得锁存信号LAT_SIG可以在除了刷新节段之外的时间节段期间被激活。
预设时段可以根据设计而不同。因而，每N次施加刷新命令REF时作为储存地址STO_ADD储存在地址储存单元260中的地址的数目会依赖于锁存信号LAT_SIG的预设时段。随着预设时段变得更短，每N次施加刷新命令REF时要储存在储存器420中的地址会增多，并且随着设定时段变得更长，每N次施加刷新命令REF时要储存在储存器420中的地址会减少。
储存器420可以当锁存信号LAT_SIG被激活时将地址信号ATR_ADD作为储存地址STO_ADD储存。地址信号ATR_ADD可以表示通过控制单元240当前选中的字线，而与当前执行的操作（包括激活操作、写入操作和读取操作）无关。储存器420可以当锁存信号LAT_SIG被激活时，将当前选中的字线的地址作为地址信号ATR_ADD储存。储存器420可以当刷新激活信号REF_ACT和目标激活信号TAR_ACT被激活时输出储存地址STO_ADD。
图4B是说明作为本发明的实施例的另一种实施方式的地址储存单元260的框图。
地址储存单元260可以包括信号发生器410B和储存器420。图4B中所示的储存器420可以与图4A中所示的相同。信号发生器410B对激活命令ACT的施加次数计数，并且产生响应于激活命令ACT的第M次施加（M是自然数）而被激活的锁存信号LAT_SIG，并且储存器420当锁存信号LAT_SIG被激活时储存地址信号ATR_ADD。
根据本发明的实施例的存储器可以当施加激活命令ACT时将字线激活，并且对激活的字线执行诸如写入操作或读取操作的访问操作。信号发生器410B可以响应于激活命令ACT的第M次施加而将锁存信号LAT_SIG激活，使得锁存信号LAT_SIG可以在除了刷新节段之外的时间节段期间被激活。信号发生器410B可以对预充电命令PRE、写入命令和读取命令（而不是激活命令ACT）中的一个的施加次数计数，以产生锁存信号LAT_SIG。
作为用以激活锁存信号LAT_SIG的阈值的激活命令ACT的施加次数M可以根据设计而不同。因而，每N次施加刷新命令REF时，要作为储存地址STO_ADD储存在储存器420中的地址的数目可以依赖于激活命令ACT的施加次数M。随着数目M变得更大，每个N次施加刷新命令REF时，要储存在储存器420中的地址会减少，而随着数目M变得更小，每N次施加刷新命令REF时，要储存在储存器420中的地址会增多。
图4C是说明作为本发明的实施例的另一种实施方式的地址储存单元260的框图。
地址储存单元260可以包括信号发生器410C和储存器420。图4C中所示的储存器420可以与图4A中所示的相同。信号发生器410C产生锁存信号LAT_SIG，所述锁存信号LAT_SIG在第Q（Q是自然数）次刷新命令RE F的施加之后的预设的时间处被激活，并且储存器420在锁存信号LAT_SIG被激活时储存地址信号ATR_ADD。
由于刷新节段被预定，所以信号发生器410C可以在第M次刷新命令REF的施加之后的预设的时间将锁存信号LAT_SIG激活，使得锁存信号LAT_SIG可以在除了刷新节段之外的时间节段期间被激活。
作为用以激活锁存信号LAT_SIG的阈值的刷新命令REF的施加次数Q可以根据设计而不同。因而，每N次施加刷新命令REF时，要作为储存地址STO_ADD储存在储存器420中的地址的数目可以依赖于刷新命令REF的施加次数Q。随着次数Q变得更大，每N次施加刷新命令REF时，要储存在储存器420中的地址会减少，而随着次数Q变得更小，每N次施加刷新命令REF时，要储存在储存器420中的地址会增多。
图4D是说明作为本发明的实施例的另一种实施方式的地址储存单元260的框图。
地址储存单元260可以包括信号发生器410D和储存器420。图4D中所示的储存器420可以与图4A中所示的相同。信号发生器410D产生锁存信号LAT_SIG，所述锁存信号LAT_SIG在第Q（Q是自然数）次刷新命令REF的施加之后响应于第M（M是自然数）次激活命令ACT的施加而被激活，并且储存器420当锁存信号LAT_SIG被激活时储存地址信号ATR_ADD。
由于刷新节段被预定、以及根据本发明的实施例的存储器可以在施加激活命令ACT时将字线激活并且对激活的字线执行诸如写入操作或读取操作的访问操作，所以信号发生器410D可以在第Q次刷新命令REF的施加之后响应于第M次激活命令ACT的施加而将锁存信号LAT_SIG激活，使得锁存信号LAT_SIG可以在除了刷新节段之外的时间节段期间被激活。
作为用以激活锁存信号LAT_SIG的阈值的刷新命令REF的施加次数Q和激活命令ACT的施加次数M可以根据设计而不同。因而，每N次施加刷新命令REF时，要作为储存地址STO_ADD储存在储存器420中的地址的数目会依赖于刷新命令REF的施加次数Q和激活命令ACT的施加次数M。随着次数Q或M变得更多，每N次施加刷新命令REF时，要储存在储存器420中的地址会减少，而随着次数Q或M变得更少，每N次施加刷新命令REF时，要储存在储存器420中的地址会增加。
除了根据以上所述的本发明的实施例之外，地址储存单元260可以采用各种方式来实施，以在非刷新时间点处，储存多个字线WL0至WLM之中的由控制单元240选中的字线的地址。
根据本发明的实施例的存储器可以储存执行激活操作的字线的地址，并且在刷新操作期间将与储存地址相对应的字线刷新，由此减少字线干扰发生的可能性。此外，由于根据本发明的实施例的存储器不需要用于检测会引起字线干扰的字线（即，被高频繁性激活的字线）的部件，所以可以减小电路的面积。
图5是说明图2中所示的存储器的一种示例性操作的时序图。
图5说明如下的一种示例性的情况：每一次施加刷新命令REF时刷新一个字线，每四次施加刷新命令REF时刷新根据储存地址STO_ADD的两个相邻字线或第一相邻字线和第二相邻字线。刷新命令REF可以采用预设的间隔重复地施加至存储器，并且激活命令ACT可以在刷新命令REF的周期性施加之间重复地施加至存储器。
参见图2至图5，将描述存储器的操作。
当第一次施加刷新命令REF时，刷新激活信号REF_ACT可以被激活。此时，计数地址CNT_ADD可以具有与字线（例如，WL0）相对应的值，且因而字线WL0可以被刷新。当第二次或第三次施加刷新命令REF时，计数地址CNT_ADD可以顺序具有用于字线WL1和WL2的值，并且字线WL1和WL2可以被顺序刷新。相应的刷新操作可以在图5中所示的预设刷新节段REF_SEC1至REF_SEC3期间执行。
当在施加刷新命令REF之间施加激活命令ACT时，与输入地址IN_ADD相对应的字线可以被激活。地址储存单元260可以在非刷新时间点NRTP处储存地址信号ATR_ADD。作为一个实例，图5示出了介于第二刷新节段REF_SEC2与第三刷新节段REF_SEC3之间的非刷新时间点NRTP。
当第四次施加刷新命令REF时，目标激活信号TAR_ACT可以被激活。当在目标激活信号TAR_ACT的激活期间刷新激活信号REF_ACT被第一次激活时，与根据储存地址STO_ADD的目标地址TAR_ADD相对应的第一相邻字线WLK-1可以被刷新，而与进行的正常刷新操作无关。然后，当在目标激活信号TAR_ACT的激活期间刷新激活信号REF_ACT被第二次激活时，与根据储存地址STO_ADD的目标地址TAR_ADD相对应的第二相邻字线WLK+1可以被刷新。
在第四次施加刷新命令REF之后，多个字线WL0至WLN可以响应于刷新命令REF的施加而根据计数地址CNT_ADD来被刷新。在每个第四次施加刷新命令REF时，存储器可以基于在非刷新时间点处储存的储存地址STO_ADD来产生目标地址TAR_ADD，并且刷新与目标地址TAR_ADD相对应的一个或多个相邻字线。
根据本发明的实施例的存储器可以每次施加刷新命令REF时将一个或多个字线激活，并且每施加刷新命令REF预定次（可以大于2，诸如以上所述的4）时，将与目标地址TAR_ADD相对应的一个或多个相邻字线刷新。根据本发明的实施例的存储器可以每预定次施加刷新命令REF时，刷新与计数地址CNT_ADD相对应的字线，以及与目标地址TAR_ADD相对应的相邻字线。
图6是说明根据本发明的另一个实施例的存储器的框图。
参见图6，存储器可以包括：命令输入单元610、地址输入单元620、命令解码器630、刷新控制单元640、多个字线控制单元650_1至650_4、地址计数单元660、地址储存单元670、多个单元阵列680_1至680_4、以及单元阵列选择单元690。图6示出四个单元阵列680_1至680_4，这可以根据电路设计变化。
命令输入单元610、地址输入单元620和命令解码器630分别与图2中的命令输入单元210、地址输入单元220和命令解码器230相同。根据本发明的实施例，经由地址输入单元620接收的输入地址IN_ADD可以包括用于选择多个单元阵列680_1至680_4之一的单元阵列地址SA_ADD。
单元阵列选择单元690产生分别与单元阵列680_1至680_4相对应的多个激活信号ACT1至ACT4。当激活命令ACT随包括单元阵列地址SA_ADD（表示多个单元阵列680_1至680_4中的一个）的输入地址IN_ADD被施加时，单元阵列选择单元690可以将多个激活信号ACT1至ACT4中的与单元阵列地址SA_ADD相对应的一个激活信号激活。例如，当激活命令ACT被施加、并且单元阵列地址SA_ADD表示第一单元阵列680_1时，单元阵列选择单元690可以将第一激活信号ACT1激活。
刷新控制单元640响应于刷新命令REF的每次施加而控制存储器的刷新操作。刷新控制单元640可以响应于每次施加刷新命令REF而将分别与单元阵列680_1至680_4相对应的刷新激活信号REF_ACT1至REF_ACT4顺序激活。此外，刷新控制单元640可以响应于刷新命令REF的每第N次施加，而将目标激活信号TAR_ACT激活，并且将刷新激活信号REF_ACT1至REF_ACT4顺序激活一次或多次。
在以下描述中，每次施加刷新命令REF时，刷新控制单元640将多个刷新激活信号REF_ACT1至REF_ACT4顺序激活一次，并且每第N次施加刷新命令REF时，将多个刷新激活信号REF_ACT1至REF_ACT4顺序激活两次。刷新激活信号REF_ACT1至REF_ACT4中的每个的激活之间存在时间间隔，用于减少由刷新操作引起的峰值电流。所有的刷新激活信号REF_ACT1至REF_ACT4可以在刷新节段（即，刷新周期tREF）内被激活。
当多个激活信号ACT1至ACT4中的相应的一个被激活时，多个字线控制单元650_1至650_4中的每个将与输入地址IN_ADD相对应的字线激活。此外，当多个刷新激活信号REF_ACT1至REF_ACT4中的每个被激活时，多个字线控制单元650_1至650_4中相应的一个可以将与计数地址CNT_ADD相对应的字线激活。当目标激活信号TAR_ACT被激活时，字线控制单元650_1至650_4中的每个可以将经由储存在地址储存单元670中的储存地址STO_ADD1至STO_ADD4分别选中的相邻字线激活。字线控制单元650_1至650_4中的每个可以与图2中所示的字线控制单元250相同。以下将参照图7来详细地描述字线控制单元650_1至650_4。
当刷新命令REF被施加时，地址计数单元660执行计数一次或多次，并且利用计数结果来产生计数地址CNT_ADD，所述计数地址CNT_ADD表示多个单元阵列680_1至680_4的每个中包括的多个字线WL0至WLN中的一个。每当多个刷新激活信号REF_ACT1至REF_ACT4中的一个被激活时，地址计数单元660将计数地址CNT_ADD的值增加1。图6说明了地址计数单元660响应于刷新激活信号REF_ACT4而执行计数的一个实例。例如，计数地址CNT_ADD的值可以采用这种方式来改变：当计数地址CNT_ADD的当前值表示第K字线时，计数地址CNT_ADD的下一个值表示第K+1字线。单元阵列680_1至680_4中的多个字线WL0至WLM可以根据计数地址CNT_ADD而被顺序刷新。
地址储存单元670在非刷新时间点，储存多个单元阵列680_1至680_4的每个中的多个字线WL0至WLM之中的通过字线控制单元650_1至650_4的每个选中的字线的地址。非刷新时间点可以被包括在两个顺序刷新节段之间。即在非刷新时间点处，存储器可以执行除了刷新操作之外的操作。地址储存单元670在非刷新时间点处储存多个单元阵列680_1至680_4的选中的字线的地址的原因与如上参照图2所述的相同。
在除了刷新节段之外的时间节段期间、或者在两个顺序刷新节段之间的时间节段期间，在非刷新时间点处，地址储存单元670可以将通过单元阵列选择单元690选中的多个单元阵列680_1至680_4中的一个的多个字线WL0至WLM之中的当前选中的字线或当前激活的字线的地址作为储存地址STO_ADD1至STO_ADD4中的一个储存。此外，地址储存单元670可以当多个刷新激活信号REF_ACT1至REF_ACT4中相应的一个和目标激活信号TAR_ACT被激活时，将在非刷新时间点储存的储存地址STO_ADD1至STO_ADD4中的一个输出。例如，地址储存单元670可以当目标激活信号TAR_ACT和第一刷新激活信号REF_ACT1都被激活时，将储存地址STO_ADD1至STO_ADD4之中与第一单元阵列680_1相对应的储存地址STO_ADD1输出。根据从地址储存单元640输出的地址STO_ADD1至STO_ADD4，多个字线控制单元650_1至650_4可以将相应的单元阵列中的与储存地址STO_ADD1至STO_ADD4中的每个储存地址相对应的字线相邻的第一相邻字线和第二相邻字线刷新。以下将参照图7详细地描述地址储存单元670。
在正常刷新操作期间，根据本发明的实施例的存储器可以顺序刷新多个单元阵列中的多个字线。每当施加N次刷新命令时，存储器可以经由目标刷新操作在非刷新时间点处额外地刷新多个单元阵列中的与储存地址相对应的每个字线相邻的一个或多个相邻字线。因而，根据本发明的实施例的存储器可以防止与被高频繁性激活的字线相邻的字线的数据丢失。
图7是说明图6中所示的存储器的第K字线控制单元650_K的框图。
参见图7，字线控制单元650_K可以包括：地址发生器710、地址传送器720和字线驱动器730。
当目标激活信号TAR_ACT被激活时，地址发生器710利用从地址储存单元760输出的储存地址STO_ADDK来产生与第一相邻字线相对应的第一相邻地址、和与第二相邻字线相对应的第二相邻地址，并且将产生的地址的每个作为目标地址TAR_ADDK输出。例如，当目标激活信号TAR_ACT被激活时，地址发生器710可以在目标激活信号TAR_ACT的激活期间响应于刷新激活信号REF_ACTK的第一次激活而产生比地址STO_ADDK小1的第一相邻地址，并且将产生的第一地址作为目标地址TAR_ADD输出。此外，地址发生器710可以在目标激活信号TAR_ACT的激活期间响应于刷新激活信号REF_ACTK的第二次激活而产生比地址STO_ADDK大1的第二相邻地址，并且将产生的第二相邻地址作为目标地址TAR_ADD输出。第一相邻地址和第二相邻地址根据设计可以采用不同的顺序输出。
地址传送器720可以将输入地址IN_ADD、计数地址CNT_ADD和目标地址TAR_ADDK中的一个作为地址信号ATR_ADDK传送。地址传送器720可以当第K激活信号ACTK被激活时将输入地址IN_ADD作为地址信号ATR_ADDK传送，当第K刷新激活信号REF_ACTK被激活时将计数地址CNT_ADD作为地址信号ATR_ADDK传送，以及当目标激活信号TAR_ACT和第K刷新激活信号REF_ACTK都被激活时将目标地址TAR_ADD作为地址信号ATR_ADDK传送。
当第K激活信号ACTK和第K刷新激活信号REF_ACTK中的一个被激活时，字线驱动器730将相应的单元阵列680_K中的多个字线WL0至WLM之中的与地址信号ATR_ADDK相对应的字线激活。供作参考，K是从1至4变化的自然数。
图8是说明图6中所示的存储器的地址储存单元670的框图。
参见图8，地址储存单元670可以包括信号发生器810和多个储存器820_1至820_4。
信号发生器810产生多个锁存信号LAT_SIG1至LAT_SIG4。如以上参照图4所述，地址储存单元670可以采用各种方式来实施，以在非刷新时间点将储存地址STO_ADD1至STO_ADD4储存或者将锁存信号LAT_SIG1至LAT_SIG4激活。多个锁存信号LAT_SIG1至LAT_SIG4可以分别与多个单元阵列680_1至680_4和多个储存器820_1至820_4相对应。在下文中，将描述多个锁存信号LAT_SIG1至LAT_SIG4在预设的时段被激活。
使能信号LAT_EN可以在除了刷新节段之外的时间节段期间被周期性地激活。当第一激活信号ACT1至ACT4中的一个和使能信号LAT_EN被激活时，信号发生器810可以将与第一激活信号ACT1至ACT4中激活的一个相对应的多个锁存信号LAT_SIG1至LAT_SIG4中的一个激活。例如，当第一激活信号ACT1和使能信号LAT_EN被激活时，信号发生器810可以将与第一激活信号ACT1相对应的第一锁存信号LAT_SIG1激活。
当第一锁存信号LAT_SIG1至第四锁存信号LAT_SIG4中相应的一个被激活时，储存器820_1至820_4中的每个将地址信号ATR_ADD1至ATR_ADD4中相应的一个作为储存地址STO_ADD1至STO_ADD4储存。地址信号ATR_ADD1至ATR_ADD4中的每个可以表示通过多个字线控制单元650_1至650_4中相应的一个当前选中的字线，而与当前执行的操作（包括激活操作、写入操作和读取操作）无关。当目标激活信号TAR_ACT被激活时，储存器820_1至820_4中的每个可以响应于刷新激活信号REF_ACT1至REF_ACT4中相应的一个的激活，而将储存地址STO_ADD1至STO_ADD4中相应的一个输出。例如，第一储存器820_1可以当第一锁存信号LAT_SIG1被激活时将第一地址信号ATR_ADDR1作为储存地址STO_ADD1储存，而当目标激活信号TAR_ACT和第一刷新激活信号REF_ACT1都被激活时，输出储存地址STO_ADD1。
图9是说明图6中所示的存储器的一种示例性操作的时序图。
图9说明如下的一种示例性情况：每一次施加刷新命令REF时将多个单元阵列680_1至680_4中的字线顺序刷新。每四次施加刷新命令REF时，将多个单元阵列680_1至680_4中的与储存地址STO_ADD1至STO_ADD4相对应的每个字线相邻的两个相邻字线、或者第一相邻字线和第二相邻字线刷新。刷新命令REF可以在预设的间隔内被重复地施加至存储器，并且激活命令ACT可以在周期性地施加刷新命令REF之间被重复地施加至存储器。作为一个实例，正常刷新操作从字线WL0开始，并且在非刷新时间点处相应的单元阵列中的与储存地址STO_ADD1至STO_ADD4相对应的字线分别由WLX、WLY、WLZ和WLU表示，其中X、Y、Z和U是从1至M的自然数。
参见图6至图8，将描述存储器的操作。
当第一次施加刷新命令REF时，多个刷新激活信号REF_ACT1至REF_ACT4可以被顺序激活，并且单元阵列680_1至680_4的每个中的与计数地址CNT_ADD相对应的字线可以被刷新。计数地址CNT_ADD可以具有与字线WL0相对应的值。当第二次和第三次施加刷新命令REF时，计数地址CNT_ADD可以顺序具有用于字线WL1和WL2的值，并且在单元阵列680_1至680_4的每个中的与计数地址CNT_ADD相对应的字线WL1和WL2可以被顺序刷新。相应的刷新操作可以在图9中所示的预设刷新节段REF_SEC1至REF_SEC3期间执行。
当在施加刷新命令REF之间施加激活命令ACT时，与输入地址IN_ADD相对应的字线可以在通过单元阵列地址SA_ADD选中的单元阵列中被激活。地址储存单元670可以分别在非刷新时间点NRTP1至NRTP4储存选中的单元阵列的地址信号ATR_ADD1至ATR_ADD4。作为一个实例，图9示出了介于在第三刷新节段REF_SEC3与第四刷新节段REF_SEC4之间的非刷新时间点NRTP1至NRTP4。当激活命令ACT被施加并且相应的单元阵列被选中时，第一激活信号ACT1至第四激活信号ACT4中的每个可以被激活。
当第四次施加刷新命令REF时，目标激活信号TAR_ACT可以被激活。当在目标激活信号TAR_ACT的激活期间第一次将多个刷新激活信号REF_ACT1至REF_ACT4顺序激活时，分别与根据储存地址STO_ADD1至STO_ADD4的目标地址TAR_ADD1至TAR_ADD4相对应的第一相邻字线WLX-1、WLY-1、WLY-1和WLU-1可以被刷新，而与进行的正常刷新操作无关。然后，当在目标激活信号TAR_ACT的激活期间第二次将多个刷新激活信号REF_ACT1至REF_ACT4激活时，分别与根据储存地址STO_ADD1至STO_ADD4的目标地址TAR_ADD1至TAR_ADD4相对应的第二相邻字线WLX+1、WLY+1、WLY+1和WLU+1被刷新。
在第四次施加刷新命令REF之后，单元阵列680_1至680_4的每个中的多个字线WL0至WLN可以响应于刷新命令REF的施加而根据计数地址CNT_ADD来刷新。每第四次施加刷新命令REF时，存储器可以基于在非刷新时间点处储存的储存地址STO_ADD1至STO_ADD4来产生目标地址TAR_ADD1至TAR_ADD4，并且将与目标地址TAR_ADD1至TAR_ADD4相对应的一个或多个相邻字线刷新。
图10是说明根据本发明的另一个实施例的存储系统的框图。
参见图10，存储系统包括存储器1010和存储器控制器1020。
存储器控制器1020通过将命令CMDs和地址ADDs施加至存储器1010来控制存储器1010的操作，并且在读取操作或写入操作期间与存储器1010交换数据DATA。存储器控制器1020可以传送命令CMDs，以将刷新命令REF、激活命令ACT、或预充电命令PRE输入至存储器1010。当输入激活命令ACT时，存储器控制器1020可以将地址ADDs传送至存储器控制器1020，以便选择单元阵列和字线来激活。当输入刷新命令REF时，在存储器1010内部产生的地址CNT_ADD或储存在存储器1010中的地址STO_ADD被使用。因而，存储器控制器1020不需要向存储器1010传送地址ADDs。
图9中的存储器1010接收命令CMDs和地址ADDs，并且当输入激活命令ACT时执行激活操作，或者当输入刷新命令REF时执行刷新操作。此时，存储器1010采用与以上参照图2至图9描述的相同的方式来执行激活操作或刷新操作。此外，当从存储器控制器1020施加读取命令或写入命令时，存储器1010与存储器控制器1020交换数据DATA。
供作参考，在图2和图6的单元阵列270和680_1至680_4中未示出位线BL。
根据本发明实施例，由于对因为字线干扰而会数据恶化的存储器单元周期性地执行额外地刷新操作，所以存储器和存储系统可以正常地操作。
第一时间点被包括在除了刷新节段之外的时间节段中。第一时间点可以是‘随机时间点’，其不受存储器的其他元件的影响而被随机确定，或者第一时间点可以是满足预定/设定的条件的‘预定/设定的时间点’。
尽管本说明书包括根据本发明的一些实施性实施例，但是这些实施例不应当被解释为对任何发明的范围的限制、或者要求保护的范围的限制，而是被解释为具体发明的具体实施例的特定特征的描述。在单独的实施例的上下文中描述的某些特征也可以在单个实施例的组合中实施。相反地，在单个实施例的上下文中描述的各种特征也可以在多个实施例中单独地实施，或者在任何适合的子组合中实施。此外，尽管特征可以在上文中被描述为某些组合中起作用，并且甚至最初也是这样被要求保护的，但是在一些情况下，要求的组合的一个或多个特征可以从组合中脱离，并且所要求的组合可以针对子组合或子组合的变体。
类似地，尽管采用特定的顺序在附图中描绘了操作，但是这不应当被理解成需要采用所示的特定次序或者顺序的次序来执行这种操作、或者要执行所有所述的操作来实现期望的结果。此外，本文描述的实施例中的各种系统部件的任何分离，不应当被理解为在所有的实施例中需要这种操作。
在附图和说明书中，已经公开了本发明的典型示例性实施例，并且尽管利用了特定的术语，但是利用这些术语仅是一般性和描述性的意义，并非出于限制的目的。对于本发明的范围，在所附权利要求中陈列。因此，对于本领域的技术人员将理解的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以在形式和细节上进行各种变化。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种存储器，包括：
多个字线，所述多个字线中的每个字线与一个或多个存储器单元耦接；
地址储存单元，适用于在第一时间点处储存所述多个字线之中的通过控制单元选中用于访问的字线的地址；以及
所述控制单元，适用于：响应于刷新命令的施加而顺序刷新所述多个字线，响应于所述刷新命令的每第N次施加而将与储存在所述地址储存单元中的地址相对应的字线相邻的一个或多个相邻字线刷新，其中，N是自然数，以及选择所述多个字线之中用于访问的一个或多个，
其中，所述第一时间点被包括在除了刷新节段之外的时间节段中，在所述刷新节段中所述控制单元响应于所述刷新命令的施加而刷新一个或多个字线。
技术方案2.如技术方案1所述的存储器，其中，所述地址储存单元在预设的时段内周期性地储存所述多个字线之中的选中的字线的地址。
技术方案3.如技术方案1所述的存储器，其中，所述地址储存单元响应于激活命令的每第M次施加而将所述多个字线之中的所述选中的字线的地址储存，其中，M是自然数。
技术方案4.如技术方案1所述的存储器，其中，所述地址储存单元在所述刷新命令的每第Q次施加之后的预设的时间处将在所述多个字线之中的所述选中的字线的地址储存，其中，Q是自然数。
技术方案5.如技术方案1所述的存储器，其中，所述地址储存单元在所述刷新命令的第Q次施加之后响应于第M次施加激活命令而将所述多个字线之中的所述选中的字线的地址储存，其中，M和Q是自然数。
技术方案6.如技术方案1所述的存储器，其中，所述控制单元响应于激活命令的施加而将与输入地址相对应的字线激活，响应于所述刷新命令的施加而将与计数地址相对应的字线激活，以及响应于所述刷新命令的每第N次施加而将所述一个或多个相邻字线激活，以及
其中，所述计数地址每当施加所述刷新命令时变化。
技术方案7.如技术方案1所述的存储器，其中，所述控制单元包括：
刷新控制单元，适用于：响应于所述刷新命令的施加而将刷新激活信号激活一次或多次，并且响应于所述刷新命令的每第N次施加而将目标激活信号激活；以及
字线控制单元，适用于：响应于激活命令的施加而将与输入地址相对应的字线激活，响应于所述刷新激活信号的激活而将与计数地址相对应的字线激活，以及响应于所述目标激活信号和所述刷新激活信号的激活而将所述一个或多个相邻字线激活。
技术方案8.如技术方案7所述的存储器，其中，所述地址储存单元响应于所述目标激活信号的激活而输出储存地址。
技术方案9.一种存储器，包括：
多个字线，所述多个字线中的每个字线与一个或多个存储器单元耦接；
地址输入单元，适用于从外部接收地址；
地址计数单元，适用于：当刷新命令被施加时执行计数操作，并且利用计数结果来产生计数地址；
地址储存单元，适用于在第一时间点处将所述多个字线之中的通过控制单元选中用于激活的字线的地址储存；以及
所述控制单元，适用于：响应于激活命令的施加而将与由所述地址输入单元接收的所述地址相对应的字线激活，以及响应于所述刷新命令的施加而将与所述计数地址相对应的字线刷新，并且响应于所述刷新命令的每第N次施加而将与储存在所述地址储存单元中的地址相对应的字线相邻的一个或多个相邻字线刷新，其中N是自然数，
其中，所述第一时间点被包括在除了刷新节段之外的时间节段，在所述刷新节段中所述控制单元响应于所述刷新命令的施加而刷新一个或多个字线。
技术方案10.如技术方案9所述的存储器，其中，所述地址储存单元在预设的时段内周期性地储存所述多个字线之中的选中的字线的地址。
技术方案11.如技术方案9所述的存储器，其中，所述地址储存单元响应于所述刷新命令的每第N次施加而输出储存地址。
技术方案12.一种存储系统，包括：
存储器，所述存储器具有多个字线，每个字线与一个或多个存储器单元耦接，并且所述存储器适用于：响应于刷新命令的施加而顺序刷新所述多个字线，选择所述多个字线中用于访问的一个或多个，在第一时间点处储存所述多个字线之中的选中的字线的地址，以及响应于所述刷新命令的每第N次施加而将与储存地址相对应的字线相邻的一个或多个相邻字线刷新；以及
存储器控制器，适用于：将所述刷新命令周期性地施加至所述存储器，其中，所述第一时间点被包括在除了刷新节段之外的时间节段中，在所述刷新节段中一个或多个字线响应于所述刷新命令的施加而被刷新。
技术方案13.如技术方案12所述的存储器，其中，所述存储器在预设的时段内周期性地储存所述多个字线之中的所述选中的字线的地址。
技术方案14.如技术方案12所述的存储器，其中，所述存储器控制器在访问操作期间将访问命令、输入地址和数据中的一个或多个信号施加至所述存储器，以及
所述第一时间点被包括在所述存储器执行所述访问操作的访问节段中。
技术方案15.如技术方案14所述的存储系统，其中，所述访问操作包括以下中的一个或多个操作：将所述多个字线之中的所述选中的字线激活，将数据写入与所述多个字线之中的所述选中的字线耦接的一个或多个存储器单元，以及读取与所述多个字线之中的所述选中的字线耦接的所述一个或多个存储器单元中的数据。
技术方案16.如技术方案14所述的存储系统，其中，所述存储器在访问时段期间选择与所述输入地址相对应的字线，以及响应于所述刷新命令的施加而刷新与计数地址相对应的字线，并且响应于所述刷新命令的每第N次施加而刷新所述一个或多个相邻字线，以及
其中，所述计数地址每当施加所述刷新命令时变化。
技术方案17.一种存储器，包括：
多个单元阵列，所述多个单元阵列中的每个单元阵列具有与一个或多个存储器单元耦接的多个字线；
地址储存单元，适用于在第一时间点处储存所述单元阵列中的每个单元阵列中的所述多个字线之中的通过多个字线控制单元中的每个字线控制单元选中用于访问的字线的地址；
刷新控制单元，适用于：响应于刷新命令的施加而将多个刷新激活信号激活一次或多次，并且响应于所述刷新命令的每第N次施加而将目标激活信号激活，其中，N是自然数；以及
所述多个字线控制单元，所述多个字线控制单元中的每个字线控制单元适用于：响应于所述多个刷新激活信号之中的相应的刷新激活信号的施加而顺序刷新相应的单元阵列中的所述多个字线，当所述目标激活信号被激活时响应于所述多个刷新激活信号之中的所述相应的刷新激活信号的每第N次施加，而刷新所述相应的单元阵列中的与储存在所述地址储存单元中的地址相对应的字线相邻的一个或多个相邻字线，以及选择所述多个字线之中用于访问的一个或多个字线，
其中，所述时间点被包括在除了刷新节段之外的时间节段中，在所述刷新节段中所述多个字线控制单元响应于所述刷新命令的施加而刷新一个或多个字线。
技术方案18.如技术方案17所述的存储器，其中，所述地址储存单元在预设的时段内周期性地储存每个所述单元阵列中的所述多个字线之中的选中的字线的地址。
技术方案19.如技术方案17所述的存储器，其中，每个所述字线控制单元响应于激活命令的施加和所述相应的单元阵列的选择而将与输入地址相对应的字线激活，响应于所述刷新命令的施加而刷新与计数地址相对应的字线，以及响应于所述刷新命令的每第N次施加而将所述一个或多个相邻字线激活和预充电，以及
其中，所述计数地址每当施加所述刷新命令时变化。
技术方案20.如技术方案17所述的存储器，其中，所述地址储存单元响应于所述刷新命令的每第N次施加而顺序输出与所述多个单元阵列相对应的地址。
技术方案21.如技术方案17所述的存储器，其中，所述多个字线控制单元每当所述刷新命令被施加时顺序激活多个刷新信号。

Claims (21)

1.一种存储器，包括：
多个字线，所述多个字线中的每个字线与一个或多个存储器单元耦接；
地址储存单元，适用于在第一时间点处储存所述多个字线之中的通过控制单元选中用于访问的字线的地址；以及
所述控制单元，适用于：响应于刷新命令的施加而顺序刷新所述多个字线，响应于所述刷新命令的每第N次施加而将与储存在所述地址储存单元中的地址相对应的字线相邻的一个或多个相邻字线刷新，其中，N是自然数，以及选择所述多个字线之中用于访问的一个或多个，
其中，所述第一时间点被包括在除了刷新节段之外的时间节段中，在所述刷新节段中所述控制单元响应于所述刷新命令的施加而刷新一个或多个字线。
2.如权利要求1所述的存储器，其中，所述地址储存单元在预设的时段内周期性地储存所述多个字线之中的选中的字线的地址。
3.如权利要求1所述的存储器，其中，所述地址储存单元响应于激活命令的每第M次施加而将所述多个字线之中的所述选中的字线的地址储存，其中，M是自然数。
4.如权利要求1所述的存储器，其中，所述地址储存单元在所述刷新命令的每第Q次施加之后的预设的时间处将在所述多个字线之中的所述选中的字线的地址储存，其中，Q是自然数。
5.如权利要求1所述的存储器，其中，所述地址储存单元在所述刷新命令的第Q次施加之后响应于第M次施加激活命令而将所述多个字线之中的所述选中的字线的地址储存，其中，M和Q是自然数。
6.如权利要求1所述的存储器，其中，所述控制单元响应于激活命令的施加而将与输入地址相对应的字线激活，响应于所述刷新命令的施加而将与计数地址相对应的字线激活，以及响应于所述刷新命令的每第N次施加而将所述一个或多个相邻字线激活，以及
其中，所述计数地址每当施加所述刷新命令时变化。
7.如权利要求1所述的存储器，其中，所述控制单元包括：
刷新控制单元，适用于：响应于所述刷新命令的施加而将刷新激活信号激活一次或多次，并且响应于所述刷新命令的每第N次施加而将目标激活信号激活；以及
字线控制单元，适用于：响应于激活命令的施加而将与输入地址相对应的字线激活，响应于所述刷新激活信号的激活而将与计数地址相对应的字线激活，以及响应于所述目标激活信号和所述刷新激活信号的激活而将所述一个或多个相邻字线激活。
8.如权利要求7所述的存储器，其中，所述地址储存单元响应于所述目标激活信号的激活而输出储存地址。
9.一种存储器，包括：
多个字线，所述多个字线中的每个字线与一个或多个存储器单元耦接；
地址输入单元，适用于从外部接收地址；
地址计数单元，适用于：当刷新命令被施加时执行计数操作，并且利用计数结果来产生计数地址；
地址储存单元，适用于在第一时间点处将所述多个字线之中的通过控制单元选中用于激活的字线的地址储存；以及
所述控制单元，适用于：响应于激活命令的施加而将与由所述地址输入单元接收的所述地址相对应的字线激活，以及响应于所述刷新命令的施加而将与所述计数地址相对应的字线刷新，并且响应于所述刷新命令的每第N次施加而将与储存在所述地址储存单元中的地址相对应的字线相邻的一个或多个相邻字线刷新，其中N是自然数，
其中，所述第一时间点被包括在除了刷新节段之外的时间节段，在所述刷新节段中所述控制单元响应于所述刷新命令的施加而刷新一个或多个字线。
10.如权利要求9所述的存储器，其中，所述地址储存单元在预设的时段内周期性地储存所述多个字线之中的选中的字线的地址。
11.如权利要求9所述的存储器，其中，所述地址储存单元响应于所述刷新命令的每第N次施加而输出储存地址。
12.一种存储系统，包括：
存储器，所述存储器具有多个字线，每个字线与一个或多个存储器单元耦接，并且所述存储器适用于：响应于刷新命令的施加而顺序刷新所述多个字线，选择所述多个字线中用于访问的一个或多个，在第一时间点处储存所述多个字线之中的选中的字线的地址，以及响应于所述刷新命令的每第N次施加而将与储存地址相对应的字线相邻的一个或多个相邻字线刷新；以及
存储器控制器，适用于：将所述刷新命令周期性地施加至所述存储器，其中，所述第一时间点被包括在除了刷新节段之外的时间节段中，在所述刷新节段中一个或多个字线响应于所述刷新命令的施加而被刷新。
13.如权利要求12所述的存储系统，其中，所述存储器在预设的时段内周期性地储存所述多个字线之中的所述选中的字线的地址。
14.如权利要求12所述的存储系统，其中，所述存储器控制器在访问操作期间将访问命令、输入地址和数据中的一个或多个信号施加至所述存储器，以及
所述第一时间点被包括在所述存储器执行所述访问操作的访问节段中。
15.如权利要求14所述的存储系统，其中，所述访问操作包括以下中的一个或多个操作：将所述多个字线之中的所述选中的字线激活，将数据写入与所述多个字线之中的所述选中的字线耦接的一个或多个存储器单元，以及读取与所述多个字线之中的所述选中的字线耦接的所述一个或多个存储器单元中的数据。
16.如权利要求14所述的存储系统，其中，所述存储器在访问时段期间选择与所述输入地址相对应的字线，以及响应于所述刷新命令的施加而刷新与计数地址相对应的字线，并且响应于所述刷新命令的每第N次施加而刷新所述一个或多个相邻字线，以及
其中，所述计数地址每当施加所述刷新命令时变化。
17.一种存储器，包括：
多个单元阵列，所述多个单元阵列中的每个单元阵列具有与一个或多个存储器单元耦接的多个字线；
地址储存单元，适用于在第一时间点处储存所述单元阵列中的每个单元阵列中的所述多个字线之中的通过多个字线控制单元中的每个字线控制单元选中用于访问的字线的地址；
刷新控制单元，适用于：响应于刷新命令的施加而将多个刷新激活信号激活一次或多次，并且响应于所述刷新命令的每第N次施加而将目标激活信号激活，其中，N是自然数；以及
所述多个字线控制单元，所述多个字线控制单元中的每个字线控制单元适用于：响应于所述多个刷新激活信号之中的相应的刷新激活信号的施加而顺序刷新相应的单元阵列中的所述多个字线，当所述目标激活信号被激活时响应于所述多个刷新激活信号之中的所述相应的刷新激活信号的每第N次施加，而刷新所述相应的单元阵列中的与储存在所述地址储存单元中的地址相对应的字线相邻的一个或多个相邻字线，以及选择所述多个字线之中用于访问的一个或多个字线，
其中，所述时间点被包括在除了刷新节段之外的时间节段中，在所述刷新节段中所述多个字线控制单元响应于所述刷新命令的施加而刷新一个或多个字线。
18.如权利要求17所述的存储器，其中，所述地址储存单元在预设的时段内周期性地储存每个所述单元阵列中的所述多个字线之中的选中的字线的地址。
19.如权利要求17所述的存储器，其中，每个所述字线控制单元响应于激活命令的施加和所述相应的单元阵列的选择而将与输入地址相对应的字线激活，响应于所述刷新命令的施加而刷新与计数地址相对应的字线，以及响应于所述刷新命令的每第N次施加而将所述一个或多个相邻字线激活和预充电，以及
其中，所述计数地址每当施加所述刷新命令时变化。
20.如权利要求17所述的存储器，其中，所述地址储存单元响应于所述刷新命令的每第N次施加而顺序输出与所述多个单元阵列相对应的地址。
21.如权利要求17所述的存储器，其中，所述多个字线控制单元每当所述刷新命令被施加时顺序激活多个刷新信号。
CN201410160388.1A 2013-09-25 2014-04-21 存储器和包括存储器的存储系统 Active CN104464790B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130113880A KR102122892B1 (ko) 2013-09-25 2013-09-25 메모리 및 이를 포함하는 메모리 시스템
KR10-2013-0113880 2013-09-25

Publications (2)

Publication Number Publication Date
CN104464790A CN104464790A (zh) 2015-03-25
CN104464790B true CN104464790B (zh) 2018-10-09

Family

ID=52690789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410160388.1A Active CN104464790B (zh) 2013-09-25 2014-04-21 存储器和包括存储器的存储系统

Country Status (3)

Country Link
US (1) US20150085563A1 (zh)
KR (1) KR102122892B1 (zh)
CN (1) CN104464790B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8139409B2 (en) * 2010-01-29 2012-03-20 Unity Semiconductor Corporation Access signal adjustment circuits and methods for memory cells in a cross-point array
US9202547B2 (en) 2013-03-15 2015-12-01 Intel Corporation Managing disturbance induced errors
KR102082441B1 (ko) * 2013-04-02 2020-02-27 에스케이하이닉스 주식회사 반도체메모리장치 및 반도체시스템
US9396786B2 (en) * 2013-09-25 2016-07-19 SK Hynix Inc. Memory and memory system including the same
KR102182381B1 (ko) 2013-12-11 2020-11-24 에스케이하이닉스 주식회사 어드레스 저장회로, 메모리 및 이를 포함하는 메모리 시스템
US9734888B2 (en) 2013-12-11 2017-08-15 SK Hynix Inc. Address storage circuit and memory and memory system including the same
KR102124973B1 (ko) * 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR20160011015A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 어드레스 생성회로 및 이를 포함하는 메모리 장치
KR20160023274A (ko) * 2014-08-22 2016-03-03 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20160119588A (ko) * 2015-04-06 2016-10-14 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160132243A (ko) * 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102384769B1 (ko) * 2015-08-21 2022-04-11 에스케이하이닉스 주식회사 반도체 장치
KR102432701B1 (ko) * 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
JP6924524B2 (ja) * 2016-04-08 2021-08-25 ウルトラメモリ株式会社 半導体記憶装置
KR102469065B1 (ko) 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
KR20180114712A (ko) * 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
KR102314976B1 (ko) * 2018-05-29 2021-10-20 윈본드 일렉트로닉스 코포레이션 메모리 디바이스 및 그 리프레쉬 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002157883A (ja) * 2000-11-20 2002-05-31 Fujitsu Ltd 同期型半導体装置及び同期型半導体装置における入力信号のラッチ方法
US6625078B2 (en) * 2002-02-11 2003-09-23 United Memories, Inc. Look-ahead refresh for an integrated circuit memory
JP5087870B2 (ja) * 2006-07-12 2012-12-05 富士通セミコンダクター株式会社 半導体メモリ、コントローラおよび半導体メモリの動作方法
JP2008262616A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
US8274829B2 (en) * 2008-06-09 2012-09-25 Aplus Flash Technology, Inc. Row-decoder and source-decoder structures suitable for erase in unit of page, sector and chip of a NOR-type flash operating below +/− 10V BVDS
JP4843655B2 (ja) * 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
US8208310B2 (en) * 2010-05-04 2012-06-26 Sandisk Technologies Inc. Mitigating channel coupling effects during sensing of non-volatile storage elements
KR20140002928A (ko) * 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US9299400B2 (en) * 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467957A (zh) * 2010-10-29 2012-05-23 海力士半导体有限公司 刷新操作控制电路、半导体存储器件和刷新操作控制方法

Also Published As

Publication number Publication date
US20150085563A1 (en) 2015-03-26
KR102122892B1 (ko) 2020-06-15
CN104464790A (zh) 2015-03-25
KR20150033949A (ko) 2015-04-02

Similar Documents

Publication Publication Date Title
CN104464790B (zh) 存储器和包括存储器的存储系统
CN104252878B (zh) 存储器和包括存储器的存储系统
CN104733035B (zh) 存储器和包括存储器的存储系统
CN109727624A (zh) 具有双单元模式的存储器件及其刷新方法
CN104733034B (zh) 存储器和包括存储器的存储系统
CN105304115B (zh) 存储器件
CN104795097B (zh) 存储器和包括存储器的存储系统
CN104715789B (zh) 地址储存电路以及包括地址储存电路的存储器和存储系统
CN106710621A (zh) 刷新控制电路及包括其的存储器件
CN104347108B (zh) 存储器、包括其的存储系统以及操作存储器的方法
CN104376867B (zh) 存储器和包括存储器的存储器系统
CN104376868B (zh) 存储器和包括其的存储器系统
CN107610732A (zh) 存储器件及其操作方法
CN103680595B (zh) 单元阵列、存储器以及包括存储器的存储系统
CN104183264B (zh) 存储器及包括其的存储系统
CN105989870B (zh) 存储器件和包括存储器件的存储系统
CN105845170A (zh) 存储器件及包括其的存储系统
CN106158004A (zh) 存储器件及包括存储器件的存储系统
US10020073B2 (en) Memory device and operating method thereof
TW201903767A (zh) 半導體記憶體裝置
CN107025927A (zh) 执行锤刷新操作的存储器设备和包括其的存储器系统
CN104662612B (zh) 经由内插推断与存储器单元相关的阈值电压分布
CN104240745A (zh) 半导体存储装置和包括其的存储系统
CN104347109B (zh) 存储器件、存储系统及其操作方法
CN105321549B (zh) 半导体器件和包括半导体器件的半导体系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant