CN104700884A - 半导体存储器件、刷新控制系统和刷新控制方法 - Google Patents

Abstract

一种半导体存储器件包括：正常命令发生单元，其适于响应于刷新命令而产生正常刷新命令；智能命令发生单元，其适于对刷新命令执行计数操作以产生在预定的时段被激活的多个智能刷新命令；以及刷新操作单元，其适于响应于正常刷新命令和多个智能刷新命令而执行刷新操作，其中，智能命令发生单元当进入刷新操作时，将计数操作复位。

Description

半导体存储器件、刷新控制系统和刷新控制方法

相关申请的交叉引用

本申请要求2013年12月04日提交的申请号为10-2013-0149923的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及半导体设计技术，并且更具体地，涉及执行刷新操作的半导体存储器件、刷新控制系统和刷新控制方法。

背景技术

通常，诸如双倍数据速率同步动态随机存取存储器(DDR SDRAM)的半导体存储器件包括用于储存数据的多个存储体，并且多个存储体中的每个包括数以千万计的多个存储器单元。每个存储器单元由单元电容器和单元晶体管组成，以及半导体存储器件通过对单元电容器中的电荷充电或放电来储存数据。

如果储存在单元电容器中的电荷自身保持不变，则这将是理想的。然而，储存在单元电容器中的电荷量由于单元电容器和外围电路之间的电压差而变化。即，当单元电容器处于充电状态时，电荷可以流出单元电容器，或当单元电容器已被放电时，电荷可以流入单元电容器。随着单元电容器中的电荷量变化，储存在单元电容器中的数据的状态变化。这导致储存的数据丢失。因此，半导体存储器件执行刷新操作以防止储存的数据丢失。由于刷新操作在本领域中已知，所以将省略其详细描述。

此外，半导体存储器件的集成度随着处理技术的发展而提高。半导体存储器件的集成度的提高影响存储体的尺寸。存储体尺寸的减小意味着存储器单元之间的间距变小，以及与相邻的存储器单元耦接的字线之间的距离变得更靠近。

通常，不关心关于字线之间的距离。然而，随着字线之间的距离减小，新的问题出现了。新问题是字线之间发生的耦合现象。

在半导体存储器件中，需要对字线的激活操作以访问与该字线耦接的任何存储器单元。随着字线之间的距离变小，这种激活操作对相邻字线引起耦合效应。当在相邻字线中发生耦合效应时，与相邻字线耦接的存储器单元难以保持储存的数据。这可以增加数据丢失的可能性。

为了缓解以上问题，半导体存储器件对存储体中的所有存储器单元执行刷新操作。即，可以频繁地执行刷新操作以防止数据的丢失。然而，由于刷新操作被执行的次数的增加恶化了半导体存储器件的工作效率，所以对刷新操作可以被执行的次数存在限制。

发明内容

本发明的各种示例性实施例涉及能够智能地控制刷新操作以缓解由于高集成度发生的问题的半导体存储器件。

根据本发明的一个示例性实施例，一种半导体存储器件可以包括：正常命令发生单元，其适于响应于刷新命令而产生正常刷新命令；智能命令发生单元，其适于对刷新操作执行计数操作，以产生在预定时段被激活的多个智能刷新命令；以及刷新操作单元，其适于响应于正常刷新命令和多个智能刷新命令而执行刷新操作，其中，当进入刷新操作时，智能命令发生单元将计数操作复位。

可以在每个预定的时段以给定的顺序来激活多个智能刷新命令。

根据本发明的另一个示例性实施例，一种半导体存储系统可以包括：正常命令发生单元，其适于在刷新操作期间产生正常刷新命令；智能命令发生单元，其适于在刷新操作期间产生多个智能刷新命令，以及响应于预设的优先权而输出多个智能刷新命令；以及刷新操作单元，其适于响应于正常刷新命令和多个智能刷新命令而执行刷新操作。

多个智能刷新命令可以被激活以与多个字线之中的至少一个字线相对应。

根据本发明的另一个示例性实施例，一种刷新控制系统可以包括：半导体存储器件，其具有在智能刷新操作期间基于分组信息被分组的多个字线；以及存储器控制器，其适于响应于多个字线的分组信息而改变半导体存储器件的刷新操作的时段，其中，半导体存储器件基于刷新操作来执行智能刷新操作。

可以在智能刷新操作期间响应于优先权信息而激活多个字线。

根据本发明的另一个示例性实施例，一种刷新控制方法可以包括以下步骤：响应于刷新命令而对多个字线执行正常刷新操作；响应于刷新命令而对具有第一类型优先权的第一字线组执行第一智能刷新操作；以及响应于刷新命令而对具有第二类型优先权的第二字线组执行第二智能刷新操作。

在执行第一智能刷新操作时，可以响应于第一类型优先权而顺序地激活包括在第一字线组中的第一字线。在执行第二智能刷新操作时，可以响应于第二类型优先权而顺序地激活包括在第二字线组中的第二字线。

根据本发明的另一个示例性实施例，一种半导体存储系统可以包括：正常命令发生单元，其适于响应于刷新命令而产生正常刷新命令；智能命令发生单元，其适于通过对刷新命令计数来在每个预定的时段产生多个智能刷新命令，其中，多个智能刷新命令以基于优先权设定的顺序来产生；以及刷新操作单元，其适于响应于正常刷新命令和多个智能刷新命令而执行刷新操作。

根据本发明的实施例，可以通过智能地控制刷新操作来最大化刷新操作效率，使得可以在不恶化半导体存储器件的工作效率的情况下来防止数据的丢失。

附图说明

图1是说明根据本发明的一个示例性实施例的半导体存储器件的框图；

图2和图3是解释图1中所示的半导体存储器件的操作的波形图；

图4是说明图1中所示的智能命令发生单元的详细框图；

图5是说明根据本发明的另一个示例性实施例的半导体存储器件的框图；

图6是描述多个字线的框图；

图7A至图7D是解释图5中所示的半导体存储器件的操作的波形图；

图8是说明根据本发明的另一个示例性实施例的刷新控制系统的框图。

具体实施方式

以下将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以采用不同的形式来实施并且不应当被解释为限于本文所列的实施例。更确切地，提供这些实施例使得本公开将全面且完整，以及向本领域中的技术人员全面地传达本发明的范围。附图不一定按比例，并且在一些情况下，可以夸大比例以清楚地说明实施例的特征。在本公开中，附图标记与本发明的各种附图和实施例中的相同编号部分直接相对应。在本说明书中还应注意的是，“连接/耦接”不仅表示一个部件与另一个部件直接耦接，还表示一个部件经由中间部件与另一个部件间接耦接。另外，只要未在句子中特意提及，单数形式可以包括复数形式。

本发明的示例性实施例中执行的刷新操作被划分为两种类型。第一种类型是正常刷新操作，即响应于诸如自我刷新命令或自动刷新命令的正常刷新命令而被执行。第二类型是智能刷新操作，即对给定的字线执行。

现在将描述智能刷新操作。字线通过激活操作被激活或去激活。然而，由于集成度的增加，在与执行激活操作的字线相邻的字线中发生干扰。当这种情况发生时，相邻字线的电压变得不稳定。因此，储存在与相邻字线耦接的存储器单元中的数据可能会丢失。为了缓解这种问题，对相邻字线执行根据本发明的示例性实施例的刷新操作。结果，可以防止数据丢失。这种刷新操作被定义为智能刷新操作。

图1是说明根据本发明的一个示例性实施例的半导体存储器件的框图。

参见图1，半导体存储器件包括：正常命令发生单元110、智能命令发生单元120、地址控制单元130以及存储体140。

正常命令发生单元110响应于刷新命令REF而产生正常刷新命令N_REF。刷新命令REF在刷新操作期间被激活。智能命令发生单元120通过对刷新命令REF计数来产生在预定的周期被激活的第一智能刷新命令S_REF1和第二智能刷新命令S_REF2。智能命令发生单元120响应于刷新命令REF和时钟使能信号CKE而顺序地产生第一智能刷新命令S_REF1和第二智能刷新命令S_REF2。这里，时钟使能信号CKE是用于控制是否切换在半导体存储器件中使用的时钟信号的信号。时钟使能信号CKE在刷新操作之前被去激活，以及可以基于时钟使能信号CKE来获取是否进入刷新操作的信息。将参照图2和图3来提供正常刷新命令N_REF以及第一智能刷新命令S_REF1和第二智能刷新命令S_REF2的详细描述。

地址控制单元130控制多个字线WL0、WL1、…、WLN(N是自然数)以响应于正常刷新命令N_REF以及第一智能刷新命令S_REF1和第二智能刷新命令S_REF2而被激活。地址控制单元130可以被提供有：发生电路，其用于产生与多个字线WL0、WL1、…、WLN相对应的地址；解码电路，其用于将地址解码；驱动电路，其用于响应于解码信号而驱动多个字线WL0、WL1、…、WLN等。存储体140包括用于储存数据的多个存储器单元，每个存储器单元与字线WL0、WL1、…、WLN中的相对应的一个耦接。在字线WL0、WL1、…、WLN之中，对激活的字线执行刷新操作。以上描述的地址控制单元130和存储体140可以被划分成用于响应于正常刷新命令N_REF以及第一智能刷新命令S_REF1和第二智能刷新命令S_REF2而执行刷新操作的刷新操作单元。

图2和图3是解释图1中所示的半导体存储器件的操作的波形图。

在简化的实例中，在执行正常刷新操作三次以后，执行智能刷新操作一次。基于时钟使能信号CKE来获取进入刷新操作或退出刷新操作的信息。当时钟使能信号CKE从逻辑低电平转换成逻辑高电平时，进入刷新操作，而当时钟使能信号CKE从逻辑高电平转换成逻辑低电平时，退出刷新操作。

图2示出在正常刷新操作和智能刷新操作之后退出的情况。如在图2中所示，刷新命令REF在时钟使能信号CKE从逻辑低电平转换成逻辑高电平之后，即进入刷新操作之后的每个预定时段内被激活。此外，刷新命令REF在时钟使能信号CKE从逻辑高电平转换成逻辑低电平之后，即在退出刷新操作之后不被激活。正常刷新命令N_REF以及第一智能刷新命令S_REF1和第二智能刷新命令S_REF2响应于刷新命令REF而被激活。

参见图2，与正常刷新操作相对应的正常刷新命令N_REF响应于刷新命令REF而被激活(见①、②、③)。现在将响应于一个刷新命令REF而将正常刷新命令N_REF激活两次的情况作为一个实例来解释。与智能刷新操作相对应的第一智能刷新命令S_REF1和第二智能刷新命令S_REF2响应于刷新命令REF而被激活(见④)。现在，将响应于一个刷新命令REF而将第一智能刷新命令S_REF1和第二智能刷新命令S_REF2顺序激活的情况被作为一个实例来解释。

供作参考，智能刷新操作响应于第一智能刷新命令S_REF1和第二智能刷新命令S_REF2而被执行。第一智能刷新命令S_REF1和第二智能刷新命令S_REF2对应于与频繁激活的字线相邻的字线。换言之，当频繁激活的字线与第N地址相对应时，第一智能刷新命令S_REF1与第(N+1)地址的字线相对应，而第二智能刷新命令S_REF2与第(N-1)地址的字线相对应。

图3示出在智能刷新操作未完成的状态下退出刷新操作的情况。在简化的描述中，刷新操作被划分成第一刷新操作部分(①)和第二刷新操作部分(②)，在第一刷新操作部分中，在智能刷新操作未完成的状态下执行从刷新操作的退出(“310”)，在第二刷新操作部分中，在智能刷新操作被全部完成的状态下执行从刷新操作的退出(“320”)。如在图3中所示，从刷新操作退出存在于第一刷新操作部分(①)和第二刷新操作部分(②)之间。

参见图3，在第一刷新操作部分(①)和第二刷新操作部分(②)的智能刷新操作期间，第一智能刷新命令S_REF1在第二智能刷新命令S_REF2之前被激活。在下文中，详细解释了第一智能刷新命令S_REF1在第二智能刷新命令S_REF2之前被激活的情况。

再次参见图1，智能命令发生单元120响应于时钟使能信号CKE而将第一智能刷新命令S_REF1和第二智能刷新命令S_REF2复位。即，智能命令发生单元120对刷新命令REF计数，并且在每个预定的时段将第一智能刷新命令S_REF1和第二智能刷新命令S_REF2顺序激活。这时，智能命令发生单元120响应于与刷新操作相对应的时钟使能信号CKE而将对刷新命令REF的计数操作复位。因此，智能命令发生单元120可以在智能刷新操作期间产生在第二智能刷新命令S_REF2之前被激活的第一智能刷新命令S_REF1。

如上所述，根据本发明的示例性实施例的半导体存储器件可以通过在刷新操作期间将对刷新命令REF的计数操作复位来控制第一智能刷新命令S_REF1在第二智能刷新命令S_REF2之前被激活。

图4是说明图1中所示的智能命令发生单元120的详细框图。

参见图4，智能命令发生单元120包括命令计数单元410和复位控制单元420。

命令计数单元410对刷新命令REF计数，并且在每个预定的时段产生第一智能刷新命令S_REF1和第二智能刷新命令S_REF2。命令计数单元410包括移位部411和输出部412。移位部411每当刷新命令REF被激活时执行移位操作，并且可以由多个触发器组成，触发器的数目与预定时段相对应。输出部412接收移位部411的输出信号并且控制输出信号的脉冲以输出第一智能刷新命令S_REF1和第二智能刷新命令S_REF2。

复位控制单元420响应于时钟使能信号CKE而产生复位信号RST。复位信号RST用于将命令计数单元410的计数操作复位。具体地，复位信号RST被输入至命令计数单元410的移位部411，并且移位部411响应于复位信号RST将储存的数据复位。结果，由于复位信号RST在进入刷新操作时被激活，并且命令计数单元410的计数操作响应于复位信号RST而被复位，所以智能命令发生单元120可以在智能刷新操作期间产生在第二智能刷新命令S_REF2之前被激活的第一智能刷新命令S_REF1。

图5是说明根据本发明的另一个示例性实施例的半导体存储器件的框图。

参见图5，半导体存储器件包括：正常命令发生单元510、智能命令发生单元520以及刷新操作单元530。

正常命令发生单元510在刷新操作期间响应于刷新命令REF而产生正常刷新命令N_REF。智能命令发生单元520在刷新操作期间产生多个智能刷新命令S_REF1、S_REF2、…、S_REFN(N是自然数)，并且响应于优先权信息INF_123而确定多个智能刷新命令S_REF1、S_REF2、…、S_REFN的输出顺序。刷新操作单元530响应于正常刷新命令N_REF和多个智能刷新命令S_REF1、S_REF2、…、S_REFN而执行刷新操作。

在解释图5中所示的半导体存储器件的操作之前，将参照图6来解释根据本发明的示例性实施例的半导体存储器件的多个字线。尽管在图5中未示出，但刷新操作单元530可以包括图1的存储体140，存储体140包括多个字线。

图6是描述多个字线的框图。为了简化的描述，将解释存储体140包括256个字线的情况。

参见图6，示出第一字线至第256字线WL1、WL2、…、WL256。在正常刷新操作期间，从第一字线WL1至第256字线WL256来顺序激活第一字线至第256字线WL1、WL2、…、WL256。根据本发明的示例性实施例的半导体存储器件通过将字线分组成给定的数目来执行智能刷新操作。当频繁激活的字线是第四字线WL4时，对与频繁激活的字线相邻的字线组610执行智能刷新操作。字线组610包括4个字线作为一个组，例如，第二字线WL2、第三字线WL3、第五字线WL5和第六字线WL6。

参见图5和图6，当频繁激活的字线与第N地址相对应时，刷新操作单元530控制与在智能刷新操作期间要被激活的字线组610相对应的地址，即第(N-2)地址，第(N-1)地址，第(N+1)地址和第(N+2)地址。智能命令发生单元520响应于优先权信息INF_123而将与字线组610的地址(即，第(N-2)地址、第(N-1)地址、第(N+1)地址和第(N+2)地址)相对应的第一智能刷新命令至第四智能刷新命令S_REF1、S_REF2、S_REF3和S_REF4顺序输出。供作参考，智能命令发生单元520在智能刷新操作之前被复位，并且这样的复位操作提供了智能命令发生单元520稳定地产生第一智能刷新命令至第四智能刷新命令S_REF1、S_REF2、S_REF3和S_REF4的条件。

根据本发明的一个示例性实施例的半导体存储器件可以在智能刷新操作期间根据预设的优先权来输出智能刷新命令。这意味着可以响应于优先权来确定在智能刷新操作期间要被激活的字线。

图7A至图7D是解释图5中所示的半导体存储器件的操作的波形图。在简化的描述中，对形成一个组的4个字线执行智能刷新操作。在图7A至图7D中，仅示出执行智能刷新操作的部分。

参见图7A至图7D，尽管存在响应于优先权信息INF_123而输出第一智能刷新命令至第四智能刷新命令S_REF1、S_REF2、S_REF3和S_REF4的各种情况，但仅将4种情况作为一个实例来解释。

在图7A中，确定优先权使得响应于刷新命令REF而从第一智能刷新命令S_REF1至第四智能刷新命令S_REF4中顺序激活第一智能刷新命令至第四智能刷新命令S_REF1、S_REF2、S_REF3和S_REF4。在图7B中，给出设置在频繁激活的字线之下的字线的优先权。第一智能刷新命令S_REF1和第二智能刷新命令S_REF2未被激活。在图7C中，给出被设置远离频繁激活的字线的字线的优先权。在图7D中，给出被设置靠近频繁激活的字线的字线的优先权。

根据本发明的示例性实施例的半导体存储器件可以通过将字线分组成给定的数目来控制智能刷新操作，以及可以确定在一个字线组中要被激活的字线的优先权。尽管参照4种情况描述了图7A至图7D的示例性实施例，但是存在第一智能刷新命令至第四智能刷新命令S_REF1、S_REF2、S_REF3和S_REF4可以被输出的各种其他的方式。

根据本发明的示例性实施例的半导体存储器件可以在刷新操作期间选择性地使用图7A至图7D(或其他)中所示的任何情况。例如，如果半导体存储器件在第一刷新操作期间使用图7A中所示的优先权，则半导体存储器件可以在第二刷新操作期间使用除了图7A之外的图7B至图7D中所示的任何优先权。

图8是说明根据本发明的另一个示例性实施例的刷新控制系统的框图。

参见图8，刷新控制系统包括存储器控制器810和半导体存储器件820。

存储器控制器810产生用于控制半导体存储器件820的命令CMD，并且将命令CMD提供至半导体存储器件820。命令CMD可以包括用于将数据DAT储存在半导体存储器件820中的写入命令，用于读出储存在半导体存储器件820中的数据DAT的读取命令等。此外，命令CMD可以包括刷新命令REF。为了简单的描述，将刷新命令REF与命令CMD分别解释。

存储器控制器810包括优先权确定单元811和刷新时段设定单元812。

优先权确定单元811从半导体存储器件820中接收字线组信息INF_WL，并且产生优先权信息INF_123。字线组信息INF_WL包括关于在半导体存储器件820的智能刷新操作期间分组的多个字线的信息，例如，在智能刷新操作期间分组的字线的数目。也就是说优先权确定单元811可以基于分组字线的数目，例如2或4来改变优先权信息INF_123。尽管根据本发明的示例性实施例的优先权确定单元811响应于字线组信息INF_WL而产生优先权信息INF_123，但是优先权确定单元811可以响应于诸如储存的数据的类型、系统速度等的其他信息而产生优先权信息INF_123。

刷新时段设定单元812响应于优先权信息INF_123而设定刷新命令REF的激活时段。供作参考，优先权信息INF_123包括字线组信息INF_WL和关于字线组的激活字线的信息。因此，刷新时段设定单元812可以根据激活字线信息来改变刷新命令REF的激活时段。

半导体存储器件820响应于从存储器控制器810提供的刷新命令REF而执行刷新操作。半导体存储器件820通过考虑字线的安排和处理特性来计算在智能刷新操作期间分组的字线的数目，并且将与计算的分组的字线的数目相对应的字线组信息INF_WL提供至存储器控制器810。半导体存储器件820响应于从存储器控制器810提供的刷新命令REF而执行正常刷新操作，以及响应于刷新命令REF和优先权信息INF_123而执行智能刷新操作。

如上所述，根据本发明的示例性实施例的刷新控制系统可以确定在智能刷新操作期间要被激活的字线的优先权/顺序，并且可以响应于半导体存储器件820的字线组信息INF_WL而控制刷新操作的时段。

根据如上所述的本发明的示例性实施例，半导体存储器件可以有效地执行刷新操作，并且通过防止数据丢失来确保储存的数据的可靠性。

尽管已经参照特定的实施例来描述了本发明，但对于本领域中的技术人员将显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以作出各种改变和修改。

通过以上实施例可以看出，本申请提供了以下的技术方案。

技术方案1.一种半导体存储器件，包括：

正常命令发生单元，其适于响应于刷新命令而产生正常刷新命令；

智能命令发生单元，其适于对所述正常刷新命令执行计数操作以产生在预定的时段被激活的多个智能刷新命令；以及

刷新操作单元，其适于响应于所述正常刷新命令和所述多个智能刷新命令而执行刷新操作，

其中，所述智能命令发生单元当进入所述刷新操作时，将所述计数操作复位。

技术方案2.如技术方案1所述的半导体存储器件，其中，在每个预定的时段，所述多个智能刷新命令以给定的顺序被激活。

技术方案3.如技术方案1所述的半导体存储器件，其中，所述多个智能刷新命令包括第一智能刷新命令和第二智能刷新命令，并且在每个预定的时段，所述第一智能刷新命令在所述第二智能刷新命令之前被激活。

技术方案4.如技术方案1所述的半导体存储器件，其中，所述智能命令发生单元包括：

命令计数单元，其适于对所述刷新命令计数，并且产生所述多个智能刷新命令；以及

复位控制单元，其适于当进入所述刷新操作时将所述命令计数单元复位。

技术方案5.如技术方案1所述的半导体存储器件，其中，所述刷新操作单元响应于所述正常刷新命令而顺序地激活多个字线，同时响应于所述多个智能刷新命令而以给定的顺序激活在所述多个字线之中与频繁激活的字线相邻的字线。

技术方案6.一种半导体存储器件，包括：

正常命令发生单元，其适于在刷新操作期间产生正常刷新命令；

智能命令发生单元，其适于在所述刷新操作期间产生多个智能刷新命令，并且响应于预设的优先权而将所述多个智能刷新命令输出；以及

刷新操作单元，其适于响应于所述正常刷新命令和所述多个智能刷新命令而执行所述刷新操作。

技术方案7.如技术方案6所述的半导体存储器件，其中，所述刷新操作单元包括：

存储体，其包括多个字线；以及

地址控制单元，其适于响应于所述正常刷新命令和所述多个智能刷新命令而产生与所述多个字线相对应的地址并且驱动所述多个字线。

技术方案8.如技术方案7所述的半导体存储器件，其中，所述地址控制单元响应于所述正常刷新命令而顺序地驱动所述多个字线，同时响应于所述多个智能刷新命令而使用所述预设的优先权来驱动基于字线激活频率被分组的字线。

技术方案9.如技术方案6所述的半导体存储器件，其中，所述多个智能刷新命令被激活以与所述多个字线之中的至少一个字线相对应。

技术方案10.如技术方案6所述的半导体存储器件，其中，所述智能命令发生单元在产生所述多个智能刷新命令之前复位。

技术方案11.如技术方案6所述的半导体存储器件，其中，所述刷新操作单元响应于所述正常刷新命令而顺序地激活多个字线，同时响应于所述多个智能刷新命令而激活所述多个字线之中基于分组信息被分组的字线。

技术方案12.如技术方案6所述的半导体存储器件，其中，所述刷新命令的激活时段基于所述优先权来设定，而所述优先权基于所述分组信息来设定。

技术方案13.一种刷新控制系统，包括：

半导体存储器件，其包括在智能刷新操作期间基于分组信息被分组的多个字线；以及

存储器控制器，其适于响应于关于所述多个字线的所述分组信息而改变所述半导体存储器件的所述刷新操作的时段，

其中，所述半导体存储器件基于所述刷新操作来执行所述智能刷新操作。

技术方案14.如技术方案13所述的刷新控制系统，其中，所述多个字线在所述智能刷新操作期间响应于优先权信息而被激活。

技术方案15.如技术方案14所述的刷新控制系统，其中，所述存储器控制器包括：

优先权确定单元，其适于响应于所述分组信息而产生用于确定所述多个字线的激活顺序的所述优先权信息；以及

刷新时段设定单元，其适于响应于所述优先权信息而设定所述刷新操作的所述时段。

技术方案16.如技术方案15所述的刷新控制系统，其中，所述半导体存储器件响应于所述刷新操作和所述优先权信息而执行所述智能刷新操作。

技术方案17.如技术方案13所述的刷新控制系统，其中，所述半导体存储器件响应于所述刷新操作而对所述多个字线执行正常刷新操作。

Claims (10)

1.一种半导体存储器件，包括：

正常命令发生单元，其适于响应于刷新命令而产生正常刷新命令；

智能命令发生单元，其适于对所述正常刷新命令执行计数操作以产生在预定的时段被激活的多个智能刷新命令；以及

刷新操作单元，其适于响应于所述正常刷新命令和所述多个智能刷新命令而执行刷新操作，

其中，所述智能命令发生单元当进入所述刷新操作时，将所述计数操作复位。

2.如权利要求1所述的半导体存储器件，其中，在每个预定的时段，所述多个智能刷新命令以给定的顺序被激活。

3.如权利要求1所述的半导体存储器件，其中，所述多个智能刷新命令包括第一智能刷新命令和第二智能刷新命令，并且在每个预定的时段，所述第一智能刷新命令在所述第二智能刷新命令之前被激活。

4.如权利要求1所述的半导体存储器件，其中，所述智能命令发生单元包括：

命令计数单元，其适于对所述刷新命令计数，并且产生所述多个智能刷新命令；以及

复位控制单元，其适于当进入所述刷新操作时将所述命令计数单元复位。

5.如权利要求1所述的半导体存储器件，其中，所述刷新操作单元响应于所述正常刷新命令而顺序地激活多个字线，同时响应于所述多个智能刷新命令而以给定的顺序激活在所述多个字线之中与频繁激活的字线相邻的字线。

6.一种半导体存储器件，包括：

正常命令发生单元，其适于在刷新操作期间产生正常刷新命令；

智能命令发生单元，其适于在所述刷新操作期间产生多个智能刷新命令，并且响应于预设的优先权而将所述多个智能刷新命令输出；以及

刷新操作单元，其适于响应于所述正常刷新命令和所述多个智能刷新命令而执行所述刷新操作。

7.如权利要求6所述的半导体存储器件，其中，所述刷新操作单元包括：

存储体，其包括多个字线；以及

地址控制单元，其适于响应于所述正常刷新命令和所述多个智能刷新命令而产生与所述多个字线相对应的地址并且驱动所述多个字线。

8.如权利要求7所述的半导体存储器件，其中，所述地址控制单元响应于所述正常刷新命令而顺序地驱动所述多个字线，同时响应于所述多个智能刷新命令而使用所述预设的优先权来驱动基于字线激活频率被分组的字线。

9.如权利要求6所述的半导体存储器件，其中，所述多个智能刷新命令被激活以与所述多个字线之中的至少一个字线相对应。

10.一种刷新控制系统，包括：

半导体存储器件，其包括在智能刷新操作期间基于分组信息被分组的多个字线；以及

存储器控制器，其适于响应于关于所述多个字线的所述分组信息而改变所述半导体存储器件的所述刷新操作的时段，

其中，所述半导体存储器件基于所述刷新操作来执行所述智能刷新操作。