CN109979511A - 操作非易失性存储器装置的方法以及擦除数据的方法 - Google Patents

操作非易失性存储器装置的方法以及擦除数据的方法 Download PDF

Info

Publication number
CN109979511A
CN109979511A CN201811609370.XA CN201811609370A CN109979511A CN 109979511 A CN109979511 A CN 109979511A CN 201811609370 A CN201811609370 A CN 201811609370A CN 109979511 A CN109979511 A CN 109979511A
Authority
CN
China
Prior art keywords
block
sub
sacrifice
memory
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811609370.XA
Other languages
English (en)
Other versions
CN109979511B (zh
Inventor
沈元補
南尚完
赵志虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109979511A publication Critical patent/CN109979511A/zh
Application granted granted Critical
Publication of CN109979511B publication Critical patent/CN109979511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/16—Flash programming of all the cells in an array, sector or block simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

公开了一种操作非易失性存储器装置的方法以及擦除数据的方法。一种操作存储器装置的方法包括：响应于指向多个子块内的选择的子块的擦除命令，对其中包括所述多个子块的存储器块内的至少一个牺牲子块执行数据读取操作。然后，对所述至少一个牺牲子块执行软编程操作。该软编程操作之后跟随着擦除所述多个子块内的选择的子块的操作。该擦除选择的子块的操作可包括：向存储器块在其上延伸的基底的体区域提供擦除电压，所述至少一个牺牲子块可被设置在选择的子块与基底之间。

Description

操作非易失性存储器装置的方法以及擦除数据的方法
本申请要求于2017年12月27日提交的第10-2017-0181410号韩国专利申请的优先权，所述韩国专利申请的公开通过整体引用包含于此。
技术领域
本发明的示例实施例涉及一种半导体装置，更具体地，涉及一种非易失性存储器装置和操作非易失性存储器装置的方法。
背景技术
半导体存储器装置通常能够根据在与电源断开时它们是否保持存储的数据而被划分为两个类别。这些类别包括：当与电源断开时丢失存储的数据的易失性存储器装置以及当与电源断开时保持存储的数据的非易失性存储器装置。易失性存储器装置可高速地执行读取操作和写入操作，然而存储在其中的内容会在断电时丢失。非易失性存储器装置即使在断电时也可保持存储在其中的内容，这表示它们可用于存储无论它们是否被供电都必须保持的数据。近来，具有“垂直”(即，以三维(3D))堆叠的存储器单元的半导体存储器装置已经被研究，以提高半导体存储器装置的容量和集成密度。
发明内容
擦除诸如三维非易失性存储器装置的非易失性存储器装置中的数据的方法能够支持更高的擦除的稳定性，并且在非擦除单元中具有提高的和更准确的数据保持特性。
在本发明的一些实施例中，提供了一种擦除包括包含沿着与基底相交的方向堆叠的存储器单元的存储器块的非易失性存储器装置中的数据的方法。存储器块被划分为可被独立地擦除的多个子块。响应于针对所述多个子块之中的选择的子块接收和指定的数据擦除命令，首先对所述多个子块之中的至少一个牺牲子块执行数据读取操作；然后，基于数据读取操作的结果，对所述至少一个牺牲子块选择性地执行软编程操作。在执行软编程操作之后，对选择的子块执行数据擦除操作。基于这一系列的操作，针对选择的子块的数据擦除操作可被有效地执行，对存储在所述至少一个牺牲子块中的数据的损坏可被防止，从而支持更高的存储器稳定性。
所述至少一个牺牲子块被设置为比选择的子块更靠近在数据擦除操作中使用的擦除源。
在数据擦除操作中，擦除电压被提供给在其上形成存储器块的基底中的体区域，所述至少一个牺牲子块被设置为低于选择的子块，使得所述至少一个牺牲子块比选择的子块更靠近基底。
所述至少一个牺牲子块被设置为比选择的子块更靠近共源线。
对所述至少一个牺牲子块执行数据读取操作的步骤包括：基于第一读取电压，读取包括在所述至少一个牺牲子块中的多个牺牲存储器单元之中的多个第一牺牲存储器单元，其中，多个第一牺牲存储器单元连接到一条字线。对所述至少一个牺牲子块选择性地执行软编程操作的步骤包括；当第一牺牲存储器单元之中的第一存储器单元的数量大于参考数量时，对所述多个牺牲存储器单元执行软编程操作，其中，每个第一存储器单元具有低于第一读取电压的阈值电压。
软编程操作是对所有的所述多个存储器单元同时进行编程的一次性编程操作。
第一读取电压是用于确定每个第一牺牲存储器单元的擦除状态的电压。
在对所述多个牺牲存储器单元执行软编程操作之后，所述多个牺牲存储器单元之中的所有的擦除存储器单元的阈值电压增大，每个擦除存储器单元是具有擦除状态的存储器单元。
当第一牺牲存储器单元之中的第一存储器单元的数量小于或等于参考数量时，省略对所述多个牺牲存储器单元的软编程操作。
对所述至少一个牺牲子块执行数据读取操作的步骤包括：基于第一读取电压，读取包括在所述至少一个牺牲子块中的多个牺牲存储器单元之中的多个第一牺牲存储器单元，其中，所述多个第一牺牲存储器单元连接到两条或更多条字线。
对所述至少一个牺牲子块执行数据读取操作的步骤包括：基于第一读取电压，顺序地读取包括在所述至少一个牺牲子块中的多个牺牲存储器单元之中的第一牺牲存储器单元至第N牺牲存储器单元，其中，N是大于或等于2的自然数，第一牺牲存储器单元至第N牺牲存储器单元分别连接到第一字线到第N字线。
对所述至少一个牺牲子块选择性地执行软编程操作的步骤包括：当第K牺牲存储器单元之中的第一存储器单元的数量大于参考数量时，对第K牺牲存储器单元选择性地执行软编程操作，其中，K是大于或等于1并且小于或等于N的自然数，每个第一存储器单元具有低于第一读取电压的阈值电压。
在对所有的第一牺牲存储器单元至第N牺牲存储器单元选择性地执行软编程操作之后，擦除存储器单元之中的第一擦除存储器单元的阈值电压增大，每个擦除存储器单元是所述多个牺牲存储器单元之中的存储器单元，并具有擦除状态，在执行软编程操作之前，每个第一擦除存储器单元具有低于第一读取电压的阈值电压。
根据本发明的另外的实施例，提供一种存储器装置，所述存储器装置包括：存储器块、行解码器和控制电路。存储器块包括沿着与基底相交的方向堆叠的存储器单元。存储器块被划分为可被独立地擦除的多个子块。行解码器可以以子块为单位选择存储器块。控制电路接收针对所述多个子块之中的选择的子块的数据擦除命令，然后对所述多个子块之中的至少一个牺牲子块执行数据读取操。然后，基于数据读取操作的结果，对所述至少一个牺牲子块选择性地执行软编程操作。然后，在执行数据读取操作和选择性地执行软编程操作之后，对选择的子块执行数据擦除操作。
根据本发明的另外的实施例，一种存储器系统包括：存储器控制器和由存储器控制器控制的非易失性存储器装置。非易失性存储器装置包括：存储器块、行解码器和控制电路。存储器块包括沿着与基底相交的方向堆叠的存储器单元。存储器块被划分为被配置为被独立地擦除的多个子块。行解码器以子块为单位选择存储器块。控制电路接收针对所述多个子块之中的选择的子块的数据擦除命令，对所述多个子块之中的至少一个牺牲子块执行数据读取操，基于数据读取操作的结果，对所述至少一个牺牲子块选择性地执行软编程操作，并在执行数据读取操作和选择性地执行软编程操作之后，对选择的子块执行数据擦除操作。
根据本发明的另外的实施例，一种操作非易失性存储器装置的方法可包括：响应于指向多个子块内的选择的子块的擦除命令，对包括所述多个子块的存储器块内的至少一个牺牲子块执行数据读取操作。然后，在对所述多个子块内的选择的子块执行数据擦除操作之前，基于数据读取操作，可对所述至少一个牺牲子块执行软编程操作。根据本发明的这些实施例中的一些，执行数据擦除操作的操作可包括：向存储器块在其上延伸的基底的体区域提供擦除电压。所述至少一个牺牲子块还可被设置在选择的子块与基底之间。特别地，存储器块可包括共源线，所述至少一个牺牲子块相对于选择的子块可延伸得更靠近共源线。
根据本发明的另外的实施例，用于对所述至少一个牺牲子块执行数据读取操作的操作可包括：使用第一读取电压来读取包括在所述至少一个牺牲子块中的多个牺牲存储器单元之中的第一牺牲存储器单元。这些第一牺牲存储器单元可共同连接到存储器块内的第一字线。
根据本发明的另外的实施例，软编程操作可被执行为“一次性”编程操作，其中，在“一次性”编程操作期间，对至少多个第一牺牲存储器单元同时进行编程，从而增大它们的各自的阈值电压。如本领域技术人员将理解的，“一次性”编程经常被称为全序列编程(fullsequence programming)。
本发明的另外的实施例还可包括：其中具有非易失性存储器装置的集成电路装置，其中，该非易失性存储器装置可在其中包括多个子块。该非易失性存储器装置被配置为：响应于指向选择的子块的擦除命令，对所述多个子块内的选择的子块执行数据擦除操作。该数据擦除操作包括：对所述多个子块内的至少一个未选择的子块执行数据读取操作，然后在擦除选择的子块前，对所述至少一个未选择的子块执行软编程操作(例如，一次性编程)。
附图说明
从以下结合附图的具体实施方式，将更加清楚地理解说明性和非限制性的示例实施例。
图1是示出根据示例实施例的擦除非易失性存储器装置中的数据的方法的流程图。
图2是示出根据示例实施例的非易失性存储器装置的框图。
图3是包括在图2的非易失性存储器装置的存储器单元阵列中的存储器块的立体图。
图4是示出参照图3描述的存储器块的等效电路的电路图。
图5是示出根据示例实施例的擦除非易失性存储器装置中的数据的方法的流程图。
图6、图7A和图7B是示出图5的擦除非易失性存储器装置中的数据的方法的示图。
图8是示出根据示例实施例的擦除非易失性存储器装置中的数据的方法的流程图。
图9是示出图8的擦除非易失性存储器装置中的数据的方法的示图。
图10是示出根据示例实施例的擦除非易失性存储器装置中的数据的方法的流程图。
图11和图12是示出图10的擦除非易失性存储器装置中的数据的方法的示图。
图13是示出图1、图5、图8和10中的对选择的子块执行数据擦除操作的操作/步骤的流程图。
图14是用于描述图13的数据擦除操作的示图。
图15是示出根据示例实施例的存储器系统的框图。
图16是示出根据示例实施例的包括非易失性存储器装置的存储装置的框图。
具体实施方式
将参照示出实施例的附图更全面地描述各种示例实施例。然而，本公开可以以许多不同的形式实现，并且不应被解释为局限于在此阐述的实施例。贯穿本申请，相同的参考标记表示相同的元件。
图1是示出根据示例实施例的擦除非易失性存储器装置中的数据的方法的流程图。参照图1，根据示例实施例的非易失性存储器装置包括至少一个存储器块。存储器块包括沿着与基底相交(例如，基本与基底垂直)的方向堆叠的多个存储器单元，并存储器块被划分为被独立地擦除的多个子块。将参照图2到图4详细描述非易失性存储器装置的配置和存储器块的配置。
在根据示例实施例的擦除非易失性存储器装置中的数据的方法中，针对多个子块之中的选择的子块接收数据擦除命令(步骤S100)。非易失性存储器装置以子块为单位而不是以存储器块为单位执行数据擦除操作。当要对选择的子块执行数据擦除操作时，首先从外部存储器控制器接收针对选择的子块的数据擦除命令。
对多个子块之中的至少一个牺牲子块(victim sub-block)执行数据读取操作(步骤S200)。至少一个牺牲子块和选择的子块包括在同一存储器块中。至少一个牺牲子块不是用于数据擦除操作的目标，然而，当对选择的子块执行数据擦除操作时，存储在至少一个牺牲子块中的数据可被损坏或丢失。例如，至少一个牺牲子块可被设置为与选择的子块邻近，但本发明构思不限于此。
在本发明的一些实施例中，至少一个牺牲子块可被设置为比选择的子块更靠近在数据擦除操作中使用的擦除源(erase source)。将参照图6和本说明书中的其他地方详细描述选择的子块的位置与至少一个牺牲子块的位置之间的关系。
基于数据读取操作的结果对至少一个牺牲子块选择性地执行软编程操作(S300)。例如，软编程操作表示对包括在至少一个牺牲子块中的存储器单元中的至少一些进行编程的编程操作。作为软编程操作的目标的存储器单元可以是均具有擦除状态并被相对深度地擦除的深度擦除存储器单元。将参照图7A、图7B和本说明书中的其他地方详细描述软编程操作。
在执行数据读取操作和选择性地执行软编程操作之后，对选择的子块执行数据擦除操作(S400)。例如，可基于延迟浮置方案执行对选择的子块的数据擦除操作，这将参照图13和图14进行详细描述。
图2是示出根据示例实施例的非易失性存储器装置的框图。参照图2，非易失性存储器装置100包括存储器单元阵列110、行解码器120、页缓冲器电路130、数据输入/输出(I/O)电路140、电压发生器150以及控制电路160。存储器单元阵列110经由至少一条串选择线SSL、多条字线WL和至少一条地选择线GSL连接到行解码器120。存储器单元阵列110还经由多条位线BL连接到页缓冲器电路130。
存储器单元阵列110可包括与多条字线WL和多条位线BL连接的多个存储器单元(例如，多个非易失性存储器单元)。存储器单元阵列110可被划分为多个存储器块BLK1、BLK2、…、BLKz，每个存储器块包括多个存储器单元。如将参照图4所述，每个存储器块可被划分为多个子块。非易失性存储器装置100以子块为单位执行数据擦除操作。
在一些示例实施例中，如将参照图3和图4所述，存储器单元阵列110可以是以三维结构(或垂直结构)形成在基底上的三维存储器单元阵列。在本示例中，存储器单元阵列110可包括垂直定向使得至少一个存储器单元位于另一存储器单元上的多个NAND串。在其他的示例实施例中，存储器单元阵列110可以是以二维结构(或水平结构/平面结构)形成在基底上的二维存储器单元阵列。
控制电路160从存储器控制器(例如，图15中的存储器控制器600)接收命令CMD和地址ADDR，并基于命令CMD和地址ADDR来控制行解码器120、页缓冲器电路130、数据I/O电路140和电压发生器150执行针对存储器单元阵列110的数据擦除/写入(或编程)/读取操作。例如，控制电路160可基于命令CMD来生成用于控制电压发生器150的控制信号CON，并可基于地址ADDR来生成行地址R_ADDR和列地址C_ADDR。控制电路160可向行解码器120提供行地址R_ADDR，并向数据I/O电路140提供列地址C_ADDR。
此外，控制电路160基于命令CMD和地址ADDR来控制行解码器120、页缓冲器电路130、数据I/O电路140和电压发生器150执行参照图1描述的根据示例实施例的擦除数据的方法。行解码器120经由至少一条串选择线SSL、多条字线WL和至少一条地选择线GSL连接到存储器单元阵列110。
在数据擦除/写入/读取操作期间，行解码器120可基于行地址R_ADDR将多条字线WL中的至少一条确定为选择的字线，并将多条字线WL中的除了选择的字线之外的其余的或剩余的部分确定为未选择的字线。此外，在数据擦除操作期间，行解码器120可基于块地址来选择多个存储器块BLK1、BLK2、…、BLKz中的一个，并且可选择包括在选择的存储器块中并被独立地擦除的多个子块之中的至少一个子块。
电压发生器150可基于控制信号CON生成非易失性存储器装置100的操作所需要的字线电压VWL。可经由行解码器120将字线电压VWL施加到多条字线WL。此外，电压发生器150可基于控制信号CON生成用于数据擦除操作的擦除电压VERS。擦除电压VERS可被直接施加到存储器单元阵列110。例如，在数据擦除操作期间，电压发生器150可将擦除电压VERS施加到在其上形成存储器块BLK1、BLK2、…、BLKz的基底中的体区域(bulk region)(或阱(well))，可经由行解码器120将擦除字线电压(例如，地电压)施加到一个子块(例如，选择的子块)的选择的字线，并可经由行解码器120将擦除通过电压施加到未选择的字线，以浮置未选择的字线。在擦除验证操作期间，电压发生器150可将擦除验证电压施加到一个子块的所有字线，或在逐字线的基础上顺序地施加擦除验证电压。特别地，在数据编程操作(或数据写入操作)期间，电压发生器150可经由行解码器120将编程电压施加到选择的字线，并可经由行解码器120将编程通过电压施加到未选择的字线。然后，在编程验证操作期间，电压发生器150可经由行解码器120将编程验证电压施加到选择的字线，并可经由行解码器120将验证通过电压施加到未选择的字线。此外，在数据读取操作期间，电压发生器150可经由行解码器120将读取电压施加到选择的字线，并可经由行解码器120将读取通过电压施加到未选择的字线。
页缓冲器电路130可经由多条位线BL连接到存储器单元阵列110。页缓冲器电路130可包括多个页缓冲器。在一些示例实施例中，每个页缓冲器可连接到一条位线。在其他的示例实施例中，每个页缓冲器可连接到两条或更多条位线。页缓冲器电路130可存储要被编程到存储器单元阵列110中的数据DAT，或可读取从存储器单元阵列110感测的数据DAT。换言之，页缓冲器电路130可根据非易失性存储器装置100的操作模式，作为写驱动器或感测放大器进行操作。
数据I/O电路140可经由数据线DL连接到页缓冲器电路130。数据I/O电路140基于列地址C_ADDR，可经由页缓冲器电路130将数据DAT从非易失性存储器装置100的外部(例如，图15中的存储器控制器600)提供到存储器单元阵列110，或可将数据DAT从存储器单元阵列110提供到非易失性存储器装置100的外部。
图3是包括在图2的非易失性存储器装置的存储器单元阵列中的存储器块的立体图。参照图3，存储器块BLKi包括以三维结构(或垂直结构)形成在基底上的NAND串。存储器块BLKi包括沿着第一方向D1、第二方向D2和第三方向D3延伸的结构。可具有第一类型(例如，第一导电类型)的阱的基底111被设置。例如，基底111可具有通过注入第3族元素(例如，硼(B)形成的p阱。并且，基底111可具有设置在n阱中的袋状p阱。在一个实施例中，基底111具有p型阱(或p型袋状阱)。然而，基底111的导电类型不限于p型。
沿着第二方向D2延伸的多个掺杂区(doping region)311、312、313和314被设置在基底111中或设置在基底111上。例如，多个掺杂区311到314可具有与基底111的第一类型不同的第二类型(例如，第二导电类型)。在一个实施例中，第一掺杂区311至第四掺杂区314具有n型。然而，第一掺杂区311至第四掺杂区314的导电类型不限于n型。
沿着第二方向D2延伸的多个绝缘材料112沿着第三方向D3顺序地设置在第一掺杂区311与第二掺杂区312之间的基底111的区域上。例如，间隔特定距离的多个绝缘材料112沿着第三方向D3被设置。例如，绝缘材料112可包括绝缘材料(例如，氧化层)。
沿着第三方向D3穿透绝缘材料的多个柱113沿着第二方向D2顺序地设置在第一掺杂区311与第二掺杂区312之间的基底111的区域上。例如，多个柱113穿透绝缘材料112以接触基底111。
在一些示例实施例中，每个柱113可包括多种材料。例如，每个柱113的沟道层114可包括具有第一类型的硅材料，该沟道层114可包括与基底111具有相同的类型的硅材料。在一个实施例中，每个柱113的沟道层114包括P型硅，但在本发明的其他实施例中不限于p型硅。
每个柱113的内部材料115包括绝缘材料(例如，氧化硅)。并且，每个柱113的内部材料115可包括气隙。绝缘层116沿着绝缘材料112的暴露表面、柱113的暴露表面和基底111的暴露表面，设置在第一掺杂区311与第二掺杂区312之间的区域上。例如，设置在绝缘材料112的表面上的绝缘层116可被插入在柱113与多个第一导电材料211、221、231、241、251、261、271、281和291之间。在一些示例中，绝缘层116不需要被设置在与地选择线GSL(例如，211)和串选择线SSL(例如，291)对应的第一导电材料211至291之间。如本实施例中示出的那样，地选择线GSL是第一导电材料211至291的堆叠中的最下面的第一导电材料，串选择线SSL是第一导电材料211至291的堆叠中的最上面的第一导电材料。
多个第一导电材料211至291被设置在第一掺杂区311与第二掺杂区312之间的区域中的绝缘层116的表面上。例如，沿着第二方向D2延伸的第一导电材料211被设置在邻近基底111的绝缘材料112与基底111之间。更详细的，沿着第二方向D2延伸的第一导电材料211被设置在邻近基底111的绝缘材料112的底部处的绝缘层116与基底111之间。
沿着第二方向D2延伸的第一导电材料被设置在绝缘材料112之中的特定绝缘材料的顶部处的绝缘层116与绝缘材料112之中的特定绝缘材料的底部处的绝缘层116之间。例如，沿着第二方向D2延伸的多个第一导电材料221至281被设置在绝缘材料112之间，可理解，绝缘层116被设置在绝缘材料112与第一导电材料211至281之间。第一导电材料211至291可由导电金属形成。在本发明的一些实施例中，第一导电材料211至291可包括诸如多晶硅的导电材料。
与第一掺杂区311和第二掺杂区312之间的区域上的结构相同的结构可被设置在第二掺杂区312与第三掺杂区313之间的区域中。在第二掺杂区312与第三掺杂区313之间的区域中，沿着第二方向D2延伸的多个绝缘材料112、沿着第二方向D2顺序地设置并沿着第三方向D3穿透多个绝缘材料112的多个柱113、设置在多个绝缘材料112的暴露表面和多个柱113的暴露表面上的绝缘层116、以及沿着第二方向D2延伸的多个第一导电材料211至291被设置。此外，与第一掺杂区311和第二掺杂区312之间的区域上的结构相同的结构可被设置在第三掺杂区313与第四掺杂区314之间的区域中。在第三掺杂区313与第四掺杂区314之间的区域中，沿着第二方向D2延伸的多个绝缘材料112、沿着第二方向D2顺序地设置并沿着第三方向D3穿透多个绝缘材料112的多个柱113、设置在多个绝缘材料112的暴露表面和多个柱113的暴露表面上的绝缘层116、以及沿着第二方向D2延伸的多个第一导电材料211至291被设置。
多个漏极320分别被设置在多个柱113上。漏极320可包括掺杂第二类型的硅材料。例如，漏极320可包括掺杂n型的硅材料。在一个实施例中，漏极320包括n型硅材料。然而，漏极320不限于n型硅材料。
在漏极上，沿着第一方向D1延伸的多个第二导电材料331、332和333被设置。间隔特定距离的第二导电材料331至333沿着第二方向D2被设置。第二导电材料331至333分别在相应的区域连接到的漏极320。漏极320和沿着第一方向D1延伸的第二导电材料333可通过每个接触塞(contact plug)连接。第二导电材料331至333可包括金属材料。第二导电材料331至333可包括诸如多晶硅的导电材料。
在图3的示例中，第一导电材料211至291可用于形成字线WL、串选择线SSL和地选择线GSL。例如，第一导电材料221至281可用于作为字线WL，其中，属于同一层的导电材料可互连。当第一导电材料211至291全部被选择时，存储器块BLKi可被选择。相反，当仅第一导电材料211至291的部分被选择时，子块可被选择。可根据处理技术和控制技术对第一导电材料211至291的层的数量进行各种改变。
图4是示出参照图3描述的存储器块的等效电路的电路图。图4的存储器块BLKi可以以三维结构(即，垂直结构)形成在基底上。例如，包括在存储器块BLKi中的多个NAND串可沿着与基底垂直的方向来形成。参照图4，存储器块BLKi可包括连接在位线BL1、BL2和BL3与共源线CSL之间的多个NAND串NS11、NS12、NS13、NS21、NS22、NS23、NS31、NS32和NS33。NAND串NS11至NS33中的每个可包括串选择晶体管SST、多个存储器单元MC1、MC2、…、MC8以及地选择晶体管GST。例如，位线BL1至位线BL3可与图3中的第二导电材料331至333对应，可通过互连图3中的第一掺杂区域311至第四掺杂区域314来形成共源线CSL。
每个串选择晶体管SST可连接到相应的串选择线(SSL1、SSL2和SSL3中的一个)。多个存储器单元MC1至MC8可分别连接到相应的字线WL1、WL2、…、WL8。每个地选择晶体管GST可连接到相应的地选择线(GSL1、GSL2和GSL3中的一个)。每个串选择晶体管SST可连接到相应的位线(例如，BL1、BL2和BL3中的一个)，每个地选择晶体管GST可连接到共源线CSL。在图4的示例中，串选择晶体管SST中的一些连接到同一位线(例如，BL1、BL2和BL3中的一个)，以经由施加到适当的串选择线SSL1至SSL3和地选择线GSL1至GSL3的选择电压，将相应的NAND串连接到同一位线上。
共同连接到一条位线的单元串可形成一列，连接到一条串选择线的单元串可形成一行。例如，连接到第一位线BL1的单元串NS11、NS21和NS31可与第一列对应，连接到第一串选择线SSL1的单元串NS11、NS12和NS13可形成第一行。
具有相同的高度的字线(例如，WL1)可被共同连接，地选择线GSL1至GSL3和串选择线SSL1至SSL3可被分开。位于同一半导体层的存储器单元可共享共同的字线。同一行中的单元串共享串选择线。共源线CSL共同连接到所有单元串。
在图4的示例中，存储器块BLKi被划分为由代表性的子块SB1和SB2指示的多个子块，每个子块在尺寸上小于存储器块BLKi。如图4中所示，可基于字线划分出子块SB1和子块SB2。例如，子块SB1可包括连接到字线WL1至字线WL4的存储器单元MC1至存储器单元MC4，子块SB2可包括连接到字线WL5至字线WL8的存储器单元MC5至存储器单元MC8。可选地，可基于位线或串选择线来划分出子块SB1和子块SB2。无论用于将存储器块划分为子块的参考是什么，存储器块BLKi中的子块SB1和子块SB2都可被独立地擦除。
在图4中，存储器块BLKi被示出为连接到八条字线WL1至WL8和三条位线BL1至BL3，NAND串NS11至NS33中的每个被示出为包括8个存储器单元MC1至MC8，每个子块被示出为连接到四条字线。然而，本发明构思不限于此。在一些示例实施例中，存储器单元阵列110中的每个存储器块可连接到任意数量的字线和位线，每个NAND串可包括任意数量的存储器单元，和/或每个子块可连接到任意数量的字线。
三维垂直阵列结构可包括垂直定向使得至少一个存储器单元位于另一个存储器单元上的垂直NAND串。至少一个存储器单元可包括电荷捕获层。通过整体引用包含于此的以下专利文档描述了对于包括3D垂直阵列结构的存储器单元阵列的适当的配置，其中，三维存储器阵列被配置为多个层级，在多个层级之间共享字线和/或位线：第7,679,133、8,553,466、8,654,587和8,559,235号美国专利，以及公开号为2011/0233648的美国专利。
虽然基于NAND闪存装置描述了包括在根据示例实施例的非易失性存储器装置中的存储器单元阵列，但是根据示例实施例的非易失性存储器装置可以是任意非易失性存储器装置，例如，相位随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、晶闸管随机存取存储器(TRAM)等。
图5是示出根据示例实施例的擦除非易失性存储器装置中的数据的方法的流程图。图6、图7A和图7B是用于描述图5的擦除非易失性存储器装置中的数据的方法的示图。图6是示出以三维结构形成在基底上的存储器块的等效电路的电路图。图7A和图7B是分别示出在执行软编程操作之前和在执行软编程操作之后，包括在牺牲子块中的牺牲存储器单元的阈值电压VTH的分布(或阈值电压分布)的曲线图。
参照图5、图6、图7A和图7B，在根据示例实施例的擦除非易失性存储器装置中的数据的方法中，针对包括在存储器块BLKA中的多个子块SBLK0、SBLK1、SBLK2和SBLK3之中的选择的子块SELSBLK接收数据擦除命令(步骤S100)。选择的子块SELSBLK可以是用于数据擦除操作的目标子块。
如图6中所示，存储器块BLKA可包括彼此顺序地堆叠的多个子块SBLK0至SBLK3。子块SBLK0可包括连接到字线WL00、WL01、…、WL(x-1)的存储器单元，子块SBLK1可包括连接到字线WLx、WL(x+1)、…、WL(2x-1)的存储器单元，子块SBLK2可包括连接到字线WL2x、WL(2x+1)、…、WL(3x-1)的存储器单元，子块SBLK3可包括连接到字线WL3x、WL(3x+1)、…、WL(4x-1)的存储器单元。子块SBLK0至SBLK3可连接到与地选择线GS00、GS01连接的地选择晶体管，并可连接到与串选择线SSL00、SSL01、SSL02和SSL03连接的串选择晶体管。
在图6中，子块SBLK2可被确定为选择的子块SELSBLK。当选择的子块SELSBLK被确定时，除了被确定为选择的子块SELSBLK的子块SBLK2之外的剩余的子块SBLK0、SBLK1、SBLK3中的至少一个可基于选择的子块SELSBLK的位置和数据擦除操作的特性，被确定为牺牲子块VSBLK。
在一些示例实施例中，牺牲子块VSBLK可被设置或被布置为比选择的子块SELSBLK更靠近在数据擦除操作中使用的擦除源。例如，在数据擦除操作中，擦除电压VERS可被施加到在其上形成存储器块BLKA的基底SUB(例如，图3中的基底111)中的体区域(例如，阱)，基底SUB和/或基底SUB中的体区域可对应于擦除源。因此，牺牲子块VSBLK可被设置或被布置为比选择的子块SELSBLK更靠近基底SUB(或共源线CSL)。例如，如图6中所示，设置为低于确定为选择的子块SELSBLK的子块SBLK2的子块SBLK0和子块SBLK1可被确定为牺牲子块VSBLK。换言之，设置在子块SBLK2与擦除源(例如，基底SUB)之间的子块SBLK0和子块SBLK1可被确定为牺牲子块VSBLK。
将详细描述数据擦除操作的示例。在一些示例实施例中，数据擦除操作可以是用于释放存储在包括在选择的子块SELSBLK中的存储器单元中的电荷(例如，电子)的操作。当擦除电压VERS被提供给基底SUB中的体区域时，基于擦除电压VERS，具有相反极性的电荷(例如，空穴)经由基底SUB和垂直沟道(例如，图3中的柱113)可转移到选择的子块SELSBLK，从而数据擦除操作可被执行。换言之，可沿着从较低的部分向较高的部分的方向转移具有相反极性的电荷。
虽然图6示出了牺牲子块VSBLK被设置为低于选择的子块SELSBLK(例如，被设置为比选择的子块SELSBLK更靠近基底SUB)的示例，但是本发明构思不限于此。例如，当擦除电压VERS没有被提供给设置在存储器块BLKA下方的基底SUB，但被提供给被设置在存储器块BLKA上方的任意元件或结构时(例如，当可沿着从较高的部分向较低的部分的方向转移具有相反极性的电荷时)，牺牲子块可被设置为高于选择的子块SELSBLK。
虽然基于通过转移具有相反极性的电荷(例如，空穴)以释放存储在选择的子块SELSBLK中的存储器单元中的电荷(例如，电子)执行数据擦除操作的示例，来描述示例实施例，但是本发明构思不限于此。例如，当基于各种方案中的一个来执行数据擦除操作时，可基于选择的子块SELSBLK的位置和数据擦除操作的特性来确定牺牲子块。
在根据示例实施例的擦除数据的方法中，可在接收到针对选择的子块SELSBLK的数据擦除命令之后，不立即执行数据擦除操作。对至少一个牺牲子块VSBLK执行数据读取操作，基于数据读取操作的结果对至少一个牺牲子块VSBLK选择性地执行软编程操作，之后，可执行数据擦除操作。
例如，在对至少一个牺牲子块VSBLK执行数据读取操作(例如，图1中的步骤S200)的情况下，可基于第一读取电压VRDE来读取包括在至少一个牺牲子块VSBLK中的多个牺牲存储器单元之中的第一牺牲存储器单元(步骤S210)。第一牺牲存储器单元可连接到至少一个牺牲子块VSBLK的一条字线。例如，如图6中所示，第一读取电压VRDE可被施加到字线WL01，以读取连接到字线WL01的存储器单元。换言之，可以以单条字线为单位(例如，RDU1)执行数据读取操作。
在一些示例实施例中，如图7A中所示，第一读取电压VRDE可以是用于确定每个第一牺牲存储器单元的擦除状态P0的电压。例如，可在连接到字线WL01的存储器单元之中检测均具有擦除状态P0和低于第一读取电压VRDE的阈值电压的存储器单元(例如，导通单元(on cell))。具有低于第一读取电压VRDE的阈值电压的每个存储器单元可被相对深度地擦除，通过针对选择的子块SELSBLK的数据擦除操作，相对深度地擦除的存储器单元的特性可被退化，因此，可需要针对相对深度地擦除的存储器单元采取适当的措施。
在对至少一个牺牲子块VSBLK执行软编程操作(例如，图1中的步骤S300)的情况下，当第一牺牲存储器单元之中的第一存储器单元的数量N1(例如，导通单元的数量)大于参考数量R1(步骤S310：是)时，可对多个牺牲存储器单元执行软编程操作(步骤S320)。每个第一存储器单元可具有低于第一读取电压VRDE的阈值电压。例如，如图6中所示，可对包括在至少一个牺牲子块VSBLK中的所有存储器单元执行软编程操作。
在一些示例实施例中，与以字线为单位执行的正常编程操作不同，软编程操作可以是对至少一个牺牲子块VSBLK中的所有的多个牺牲存储器单元基本同步或同时进行编程的一次性编程操作。换言之，可以以一个或多个子块为单位(例如，PGMU1)基本同步或同时执行软编程操作。
在一些示例实施例中，与正常编程操作不同，在对多个牺牲存储器单元执行软编程操作之后，仅多个牺牲存储器单元之中的擦除存储器单元的阈值电压可增大。每个擦除存储器单元可以是具有擦除状态的存储器单元。为了仅增大擦除存储器单元的阈值电压，可在软编程操作中使用低于用于正常编程操作的正常编程电压的软编程电压。
例如，将在执行软编程操作之前的图7A中的擦除状态P0(例如，擦除存储器单元的阈值电压分布)与在执行软编程操作之后的图7B中的擦除状态P0’进行比较，所有的擦除存储器单元的阈值电压可在执行软编程操作之后增大。特别地，在执行软编程操作之后，擦除存储器单元的阈值电压分布可整体变动，使得具有擦除状态P0’和低于第一读取电压VRDE的阈值电压的存储器单元不存在。
在一些示例实施例中，当将在执行软编程操作之前的图7A中的擦除状态P0与在执行软编程操作之后的图7B中的擦除状态P0’进行比较时，在阈值电压分布的下限电平和上限电平，阈值电压分布的变化可彼此不同。例如，如图7B中所示，当阈值电压分布从擦除状态P0改变为擦除状态P0’时，在阈值电压分布的下限电平的增量SA可大于在阈值电压分布的上限电平的增量SB。
如上所述，由于基于具有相对低电平的软编程电压来执行软编程操作，所以即使对所有的多个牺牲存储器单元的基本同步或同时进行编程(例如，软编程)，除了擦除状态P0’之外的编程状态P1、P2、P3、P4、P5、P6和P7的阈值电压分布也不会改变。换言之，仅擦除存储器单元的阈值电压可增大，具有编程状态P1至编程状态P7的编程存储器单元的阈值电压可不增大。
当第一牺牲存储器单元之中的第一存储器单元的数量N1小于或等于参考数量R1时(步骤S310：否)，可省略对多个牺牲存储器单元的软编程操作。
在执行数据读取操作和选择性地执行软编程操作之后，对选择的子块SELSBLK执行数据擦除操作(步骤S400)。
在根据示例实施例的擦除非易失性存储器装置中的数据的方法中，非易失性存储器装置可包括具有三维结构的存储器块BLKA，并且可以以子块为单位，而不是以存储器块为单位，来执行数据擦除操作。在对选择的子块SELSBLK执行数据擦除操作之前，可对至少一个牺牲子块VSBLK执行数据读取操作，并可对至少一个牺牲子块VSBLK选择性地执行软编程操作。因此，针对选择的子块SELSBLK的数据擦除操作可被有效地执行，对存储在至少一个牺牲子块VSBLK中的数据的损坏可被防止，存储在至少一个牺牲子块VSBLK中的数据可具有相对高的稳定性。
虽然没有详细描述，但是可利用多堆叠结构实现图6的存储器块BLKA。例如，存储器块BLKA可包括连接到虚设字线(dummy wordline)DUM0、DUM1、DUM2、DUM3、DUM4和DUM5的虚设存储器单元，在虚设字线DUM1与DUM2之间的子块SBLK0和SBLK1可形成第一堆叠结构，在虚设字线DUM3与DUM4之间的子块SBLK2和SBLK3可形成第二堆叠结构。应针对存储器块BLKA中的垂直沟道(例如，图3中的柱113)形成沟道孔，然而，随着沟道孔的深度增大，可能难以形成沟道孔。为了解决该问题，可通过穿透第一堆叠结构来形成第一沟道孔，第二堆叠结构可形成在第一堆叠结构上，可通过穿透第二堆叠结构来形成第二沟道孔，使得第一沟道孔和第二沟道孔完全重叠(例如，第一沟道孔的布置和第二沟道孔的布置完全地匹配)，因此，可通过将第一沟道孔和第二沟道孔彼此连接来形成单个沟道孔。可根据工艺特性来形成虚设字线DUM2和虚设字线DUM3。在图6中，存储器块BLKA被示出为包括两个堆叠结构，但本发明构思不限于此。
虽然图7A和图7B示出每个存储器单元是存储3位数据的3位存储器单元并且每个存储器单元具有擦除状态P0和编程状态P1至编程状态P7中的一个的示例，但是本发明构思不限于此。例如，每个存储器单元可以是将两位或更多位存储在每个存储器单元中的多层存储器单元(MLC)，或者是仅将一位存储在每个存储器单元的单层存储器单元(SLC)。
图8是示出根据示例实施例的擦除非易失性存储器装置中的数据的方法的流程图。图9是用于描述图8的擦除非易失性存储器装置中的数据的方法的示图。
图8的示例可与图5的示例基本相同，除了图5中的步骤S210和步骤S310分别被图8中的步骤S215和步骤S315代替。图9的存储器块BLKB可与图6的存储器块BLKA基本相同，除了图6中的数据读取操作的单位RDU1被改变为图9中的数据读取操作的单位RDU2。因此，将省略重复的解释。
参照图8和图9，在对至少一个牺牲子块VSBLK执行数据读取操作(例如，图1中的步骤S200)的情况下，可基于第一读取电压VRDE来读取包括在至少一个牺牲子块VSBLK中的多个牺牲存储器单元之中的第二牺牲存储器单元(步骤S215)。第二牺牲存储器单元可连接到至少一个牺牲子块VSBLK的两条或更多条字线。例如，如图9中所示，第一读取电压VRDE可被施加到字线WL00和字线WL01，以读取连接到字线WL00和字线WL01的存储器单元。换言之，可以以两条字线为单位(例如，RDU2)执行数据读取操作。可基本同时或顺序地读取连接到字线WL00和字线WL01的存储器单元。
在对至少一个牺牲子块VSBLK执行软编程操作(例如，图1中的步骤S300)的情况下，当第二牺牲存储器单元之中的第二存储器单元的数量N2(例如，导通单元的数量)大于参考数量R2时(步骤S315：是)，可对多个牺牲存储器单元执行软编程操作(步骤S320)。每个第二存储器单元可具有低于第一读取电压VRDE的阈值电压。例如，图8中的参考数量R2可不同于图5中的参考数量R1。
在一些示例实施例中，如图9中所示，软编程操作可以是对至少一个牺牲子块VSBLK中的所有的多个牺牲存储器单元基本同步或同时进行编程的一次性编程操作。换言之，可以以一个或多个子块为单位(例如，PGMU2)基本同步或同时执行软编程操作。此外，可基于具有相对低电平的软编程电压来执行软编程操作，使得在对多个牺牲存储器单元执行软编程操作之后，仅多个牺牲存储器单元之中的擦除存储器单元的阈值电压增大。
当第二牺牲存储器单元之中的第二存储器单元的数量N2小于或等于参考数量R2(步骤S315：否)时，可省略对多个牺牲存储器单元的软编程操作。
图10是示出根据示例实施例的擦除非易失性存储器装置中的数据的方法的流程图。图11和图12是用于描述图10的擦除非易失性存储器装置中的数据的方法的示图。
图10中的步骤S100和步骤S400可分别与图5中的步骤S100和步骤S400基本相同。图11的存储器块BLKC可与图6的存储器块BLKA基本相同，除了图6中的软编程操作的单位PGMU1改变为图11的软编程操作的单位PGMU3。图12的示例可与图7B的示例基本相同，除了图7B中的擦除状态P0’改变为图12中的擦除状态P0”。因此，将省略重复的解释。
参照图7A、图10、图11、图12，在对至少一个牺牲子块VSBLK执行数据读取操作(例如，图1中的步骤S200)的情况下，可基于第一读取电压VRDE来顺序地读取包括在至少一个牺牲子块VSBLK中的多个牺牲存储器单元之中的第一牺牲存储器单元至第N牺牲存储器单元，其中，N是大于或等于2的自然数。第一牺牲存储器单元至第N牺牲存储器单元可分别连接到第一字线至第N字线。
例如，K可被设置为开始值，其中，K是大于或等于1并小于等于N的自然数(步骤S220)。可基于第一读取电压VRDE读取连接到第K字线的第K牺牲存储器单元(步骤230)。例如，如图11中所示，由于至少一个牺牲子块VSBLK连接到第一字线WL00至第2x字线WL(2x-1)(其中，x是大于或等于2的自然数)，所以开始值可以是“1”。因此，在步骤S220中，K可被设置为“1”，在步骤S230中，第一读取电压VRDE可被施加到第一字线WL00，以读取连接到第一字线WL00的第一牺牲存储器单元。
在对至少一个牺牲子块VSBLK执行软编程操作(例如，图1中的步骤S300)的情况下，当第K牺牲存储器单元之中的存储器单元的数量N3(例如，导通单元的数量)大于参考数量R3时(步骤S330：是)，可对第K牺牲存储器单元执行软编程操作(步骤S340)。每个导通单元可具有低于第一读取电压VRDE的阈值电压。例如，当第一牺牲存储器单元之中的导通单元的数量大于参考数量R3时，可对第一牺牲存储器单元执行软编程操作。例如，图11中的参考数量R3可与图5中的参考数量R1基本相同或不同。
在一些示例实施例中，如图11中所示，软编程操作可以是以字线为单位(例如，PGMU3)对至少一个牺牲子块VSBLK中的多个牺牲存储器单元进行编程的编程操作。换言之，与图6和图9的示例不同，在图11的示例中，数据读取操作的单位RDU3和软编程操作的单位PGMU3可彼此基本相同。此外，可基于具有相对低电平的软编程电压来执行软编程操作，使得在执行软编程操作之后，仅擦除存储器单元的阈值电压增大。
当第K牺牲存储器单元之中的存储器单元的数量N3(例如，导通单元的数量)小于或等于参考数量R3时(步骤S330：否)，可省略对第K牺牲存储器单元的软编程操作。
当K不是终止值(步骤S350：否)时，K可增大(步骤S360)，并且可基于增大的K来重复步骤S230、步骤S330和步骤S340。例如，如图11中所示，由于至少一个牺牲子块VSBLK连接到第一字线WL00至第2x字线WL(2x-1)，所以终止值可以是“2x”。因此，在针对第一牺牲存储器单元执行步骤S230、步骤S330和步骤S340之后，可针对连接到第二字线WL01至第2x字线WL(2x-1)的第二牺牲存储器单元至第2x牺牲存储器单元，顺序地执行步骤S230、步骤S330和步骤S340。
在一些示例实施例中，将在执行软编程操作之前的图7A中的擦除状态P0与在执行软编程操作之后的图12中的擦除状态P0”进行比较，擦除存储器单元中的一些擦除存储器单元的阈值电压可在执行软编程操作之后增大。特别地，在执行软编程操作之后，擦除存储器单元的阈值电压分布可部分变动，使得具有擦除状态P0”和低于第一读取电压VRDE的阈值电压的存储器单元不存在。例如，在执行软编程操作之后，仅在执行软编程操作之前具有低于第一读取电压的阈值电压的擦除存储器单元的阈值电压(例如，图12的阴影部分)可增大。
在一些示例实施例中，将在执行软编程操作之前的图7A中的擦除状态P0与在执行软编程操作之后的图12中的擦除状态P0”进行比较，在阈值电压分布的下限电平和上限电平，阈值电压分布的变化可彼此不同。例如，如图12中所示，当阈值电压分布从擦除状态P0改变为擦除状态P0”时，阈值电压分布的下限电平可增大为高于第一读取电压VRDE，阈值电压分布的上限电平可维持在几乎相同的电平。
图13是示出图1、图5、图8和图10中的对选择的子块执行数据擦除操作的示例的流程图。图14是用于描述图13的数据擦除操作的示图。参照图6、图13和图14，在对选择的子块SELSBLK执行数据擦除操作(例如，图1、图5、图8和图10中的步骤S400)中，在表示在其中执行数据擦除操作的数据擦除间隔tBERS的开始时刻的t1时刻，擦除电压VERS可被提供给存储器块(例如，BLKA、BLKB、BLKC)(步骤S410)。例如，擦除电压VERS可以是高电压。例如，擦除电压VERS可被提供给基底SUB中的(例如，图3中的基底111)的体区域(例如，阱)。
此外，与数据擦除操作的开始并行，擦除字线电压可在t1时刻施加到连接到选择的子块SELSBLK的选择的字线WL2x至选择的字线WL(3x-1)(步骤S420)。例如，擦除字线电压可以是地电压(例如，大约0V)。在图14中，“VWL@SELSBLK”表示选择的字线WL2x至选择的字线WL(3x-1)上的电压。
擦除通过电压可施加到除了选择的字线WL2x至选择的字线WL(3x-1)之外的未选择的字线WL00至未选择的字线WL(2x-1)以及未选择的字线WL3x至未选择的字线WL(4x-1)，以浮置未选择的字线WL00至未选择的字线WL(2x-1)以及未选择的字线WL3x至未选择的字线WL(4x-1)。延时浮置方案可被使用，其中，在延时浮置方案，连接到牺牲子块VSBLK的未选择的字线WL00至未选择的字线WL(2x-1)的浮置时序(floating timing)被设置为不同于连接到剩余子块RSBLK的未选择的字线WL3x至未选择的字线WL(4x-1)的浮置时序。剩余子块RSBLK可以是除了选择的子块SELSBLK和牺牲子块VSBLK之外的子块。
例如，在从t1时刻经过预定的第一延迟时间的t2时刻，第一擦除通过电压可施加到连接到剩余子块RSBLK(例如，子块SBLK3)的未选择的字线WL3x至未选择的字线WL(4x-1)，以浮置连接到剩余子块RSBLK的未选择的字线WL3x至未选择的字线WL(4x-1)(步骤S430)。例如，第一擦除通过电压可以是与擦除电压VERS基本相同或相似的高电压。在图14中，“VWL@RSBLK”表示未选择的字线WL3x至未选择的字线WL(4x-1)上的电压，可观察到“VWL@RSBLK”的稳定电平可与擦除电压VERS的稳定电平相似。根据示例实施例第一延迟时间可非常短(例如，大于0的预定值)或可为0。
在从t1时刻经过预定的第二延迟时间的t3时刻，第二擦除通过电压可施加到连接到牺牲子块VSBLK(例如，子块SBLK0和子块SBLK1)的未选择的字线WL00至未选择的字线WL(2x-1)，以浮置连接到牺牲子块VSBLK的未选择的字线WL00至未选择的字线WL(2x-1)(步骤S440)。第二延迟时间可比第一延迟时间长。例如，第二擦除通过电压可以是低于擦除电压VERS的电压。在图14中，“VWL@VSBLK”表示未选择的字线WL00至未选择的字线WL(2x-1)上的电压。
在一些示例实施例中，可基于表示擦除电压VERS与连接到牺牲子块VSBLK的未选择的字线WL00至未选择的字线WL(2x-1)上的电压之间的电平差的检测电平VD，来确定第二延迟时间。例如，随着检测电平VD变小，第二延迟时间可减小，随着检测电平VD变大，第二延迟时间可增大。此外，在整个数据擦除间隔tBERS期间，擦除电压VERS与连接到牺牲子块VSBLK的未选择的字线WL00至未选择的字线WL(2x-1)上的电压之间的电平差可一直固定。
在t4时刻，可停止所有电压的增加，在预定时间间隔期间，在t4时刻的电压电平可被维持，以对选择的子块SELSBLK执行数据擦除操作。在表示数据擦除间隔tBERS的终止时刻的t5时刻，可停止所有电压的提供。
如参照图6所述，可通过转移具有相反极性的电荷(例如，空穴)以释放存储在选择的子块SELSBLK中的存储器单元中的电荷(例如，电子)，来执行数据擦除操作。在本示例中，如果擦除字线电压施加到连接到选择的子块SELSBLK的选择的字线WL2x至选择的字线WL(3x-1)，同时浮置连接到牺牲子块VSBLK的未选择的字线WL00至未选择的字线WL(2x-1)，则不会将具有相反极性的电荷充分转移至选择的子块SELSBLK，因此，可通过设置t1时刻与t3时刻之间的第二延迟时间，并通过在第二延迟时间期间经由基底SUB(例如，擦除源)和垂直沟道将具有相反极性的电荷转移至选择的子块SELSBLK，基于延迟浮置方案来执行数据擦除操作。然而，随着第二延迟时间增大，存储在牺牲子块VSBLK中的数据可被损坏(例如，软擦除)，因此，可需要减小第二延迟时间。
由图14中的虚线示出的“VWL’@RSBLK”表示连接到传统的牺牲子块的未选择的字线上的电压。在传统的技术中，可基于相对大的检测电平VD’来设置t1时刻与t3’时刻之间的相对长的延迟时间。然而，存储在牺牲子块VSBLK中的数据可由于相对较长的延迟时间被损坏，因此可需要减小延迟时间。
在根据示例实施例的擦除数据的方法中，可基于相对小的检测电平VD来设置t1时刻与t3时刻之间的相对短的第二延迟时间。此外，对至少一个牺牲子块VSBLK执行数据读取操作，基于数据读取操作的结果对至少一个牺牲子块VSBLK选择性地执行软编程操作，因此，即使第二延迟时间变短，具有相反极性的电荷也不会不充分转移至选择的子块SELSBLK。因此，针对选择的子块SELSBLK的数据擦除操作可被有效地执行，存储在至少一个牺牲子块VSBLK中的数据的损坏可被防止，存储在至少一个牺牲子块VSBLK中的数据可具有相对高的稳定性。
此外，剩余子块RSBLK不会影响将具有相反极性的电荷转移至选择的子块SELSBLK的操作，因此，第一延迟时间可被设置为非常短(例如，大于0的预定值)或为0。
如本领域技术人员将理解的，本公开可被实现为系统、方法、计算机编程产品，和/或以具有实现在其上的计算机可读编程代码的一个或多个计算机可读介质实现的计算机编程产品。计算机可读编程代码可被提供给通用计算机、专用计算机或其他可编程数据处理设备的处理器。计算机可读介质可以是计算机可读信号介质或计算机可读存储介质。计算机可读存储介质可以是能够包含或存储由指令执行系统、设备或装置使用的程序，或与指令执行系统、设备或装置有关的程序的有形介质。例如，计算机可读介质可以是非暂时性计算机可读介质。
图15是示出根据示例实施例的存储器系统的框图。参照图15，存储器系统500包括存储器控制器600和至少一个非易失性存储器装置700。非易失性存储器装置700可对应于根据示例实施例的非易失性存储器装置，并可在存储器控制器600的控制下执行数据擦除操作、编程(或写入)操作和/或读取操作。非易失性存储器装置700可通过I/O线从用于控制这样的操作的存储器控制器600接收命令CMD和地址ADDR，并可与用于控制这样的编程操作或读取操作的存储器控制器600交换数据DAT。此外，非易失性存储器装置700可通过控制线从存储器控制器600接收控制信号CTRL。此外，非易失性存储器装置700通过电源线从存储器控制器600接收电力PWR。
图16是示出包括根据示例实施例的非易失性存储器装置的存储装置的框图。参照图16，存储装置1000包括多个非易失性存储器(NVM)装置1100和控制器1200。例如，存储装置1000可以是诸如嵌入式多媒体卡(eMMC)、通用闪存(UFS)、固态盘或固态驱动器(SSD)等的任意存储装置。控制器1200可经由多个通道CH1、CH2、CH3、…、CHi连接到非易失性存储器装置1100。控制器1200可包括一个或多个处理器1210、缓冲器存储器1220、纠错码(ECC)电路1230、主机接口1250和非易失性存储器接口1260。
缓冲器存储器1220可存储用于驱动控制器1200的数据。ECC电路1230可在编程操作期间计算要被编程的数据的纠错码值，并在读取操作期间使用纠错码值来校正读取数据的错误。在数据恢复操作中，ECC电路1230可校正从非易失性存储器装置1100恢复的数据的错误。主机接口1250可提供与外部装置交互的接口。非易失性存储器接口1260可提供与非易失性存储器装置1100交互的接口。非易失性存储器装置1100中的每个可对应于根据示例实施例的非易失性存储器装置，并可被选择性地提供外部高压VPP。
本发明构思可应用于包括非易失性装置的各种装置和系统。例如，本发明构思可应用于诸如移动电话、智能电话、平板电脑、笔记本计算机、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、便携式游戏机、音乐播放器、便携式摄像机、视频播放器、导航装置、可穿戴装置、物联网(IoT)装置、万物联网(IoE)装置、电子书阅读器、虚拟现实(VR)装置、增强现实(AR)装置、机器人装置等的系统。
前述内容是示例实施例的说明，并不被解释为对其进行限制。虽然已经描述了一些示例实施例，但本领域的技术人员将容易地理解，在实质上不脱离本公开的新颖教导和优点的情况下，示例实施例中的许多修改是可行的。因此，所有这样的修改意图包括在权利要求中定义的本公开的范围内。因此，将理解前述内容是各种示例实施例的说明，并不被解释为局限于公开的具体示例实施例，对公开的示例实施例和其他示例实施例的修改意图包括在所附权利要求的范围内。

Claims (20)

1.一种操作非易失性存储器装置的方法，包括：
响应于指向多个子块内的选择的子块的擦除命令，对包括所述多个子块的存储器块内的至少一个牺牲子块执行数据读取操作；然后，
对所述至少一个牺牲子块执行软编程操作；然后，
对所述多个子块内的选择的子块执行数据擦除操作。
2.根据权利要求1所述的方法，其中，所述执行数据擦除操作的步骤包括：向存储器块在其上形成的基底的体区域提供擦除电压；其中，所述至少一个牺牲子块设置在选择的子块与基底之间。
3.根据权利要求1所述的方法，其中，存储器块包括：共源线；其中，所述至少一个牺牲子块相对于选择的子块更靠近共源线。
4.根据权利要求1所述的方法，其中，对所述至少一个牺牲子块执行数据读取操作的步骤包括：使用第一读取电压来读取包括在所述至少一个牺牲子块中的多个牺牲存储器单元之中的多个第一牺牲存储器单元；其中，所述多个第一牺牲存储器单元共同连接到存储器块内的第一字线。
5.根据权利要求4所述的方法，其中，软编程操作是一次性编程操作，其中，在一次性编程操作期间，对至少多个第一牺牲存储器单元同时进行编程。
6.根据权利要求1所述的方法，其中，软编程操作是一次性编程操作，其中，在一次性编程操作期间，对所述至少一个牺牲子块内的至少多个存储器单元同时进行编程，从而增大所述至少多个存储器单元的各自的阈值电压。
7.一种擦除包括存储器块的非易失性存储器装置中的数据方法，存储块包括沿着与基底相交的方向堆叠的存储器单元，存储器块被划分为被配置为被独立地擦除的多个子块，所述方法包括：
接收针对所述多个子块之中的选择的子块的数据擦除命令；
对所述多个子块之中的至少一个牺牲子块执行数据读取操作；
基于数据读取操作的结果，对所述至少一个牺牲子块选择性地执行软编程操作；
在执行数据读取操作和选择性地执行软编程操作之后，对选择的子块执行数据擦除操作。
8.根据权利要求7所述的方法，其中，所述至少一个牺牲子块被设置为比选择的子块更靠近在数据擦除操作中使用的擦除源。
9.根据权利要求8所述的方法，其中：
在数据擦除操作中，擦除电压被提供给在其上形成存储器块的基底中的体区域，
所述至少一个牺牲子块被设置为低于选择的子块，使得所述至少一个牺牲子块比选择的子块更靠近基底。
10.根据权利要求8所述的方法，其中，所述至少一个牺牲子块被设置为比选择的子块更靠近共源线。
11.根据权利要求7所述的方法，其中：对所述至少一个牺牲子块执行数据读取操作的步骤包括：
基于第一读取电压，读取包括在所述至少一个牺牲子块中的多个牺牲存储器单元之中的多个第一牺牲存储器单元，其中，多个第一牺牲存储器单元连接到一条字线。
12.根据权利要求11所述的方法，其中，对所述至少一个牺牲子块选择性地执行软编程操作的步骤包括；
当第一牺牲存储器单元之中的第一存储器单元的数量大于参考数量时，对所述多个牺牲存储器单元执行软编程操作，其中，每个第一存储器单元具有低于第一读取电压的阈值电压。
13.根据权利要求12所述的方法，其中，软编程操作是对所有的所述多个存储器单元同时进行编程的一次性编程操作。
14.根据权利要求12所述的方法，其中，第一读取电压是用于确定每个第一牺牲存储器单元的擦除状态的电压。
15.根据权利要求12所述的方法，其中：
在对所述多个牺牲存储器单元执行软编程操作之后，所述多个牺牲存储器单元之中的所有的擦除存储器单元的阈值电压增大，
每个擦除存储器单元是具有擦除状态的存储器单元。
16.根据权利要求12所述的方法，其中，当第一牺牲存储器单元之中的第一存储器单元的数量小于或等于参考数量时，省略对所述多个牺牲存储器单元的软编程操作。
17.根据权利要求7所述的方法，其中，对所述至少一个牺牲子块执行数据读取操作的步骤包括：
基于第一读取电压，读取包括在所述至少一个牺牲子块中的多个牺牲存储器单元之中的多个第一牺牲存储器单元，其中，所述多个第一牺牲存储器单元连接到两条或更多条字线。
18.根据权利要求7所述的方法，其中，对所述至少一个牺牲子块执行数据读取操作的步骤包括：
基于第一读取电压，顺序地读取包括在所述至少一个牺牲子块中的多个牺牲存储器单元之中的第一牺牲存储器单元至第N牺牲存储器单元，其中，N是大于或等于2的自然数，第一牺牲存储器单元至第N牺牲存储器单元分别连接到第一字线到第N字线。
19.根据权利要求18所述的方法，其中，对所述至少一个牺牲子块选择性地执行软编程操作的步骤包括：
当第K牺牲存储器单元之中的第一存储器单元的数量大于参考数量时，对第K牺牲存储器单元执行软编程操作，其中，K是大于或等于1并且小于或等于N的自然数，每个第一存储器单元具有低于第一读取电压的阈值电压。
20.根据权利要求19所述的方法，其中：
在对所有的第一牺牲存储器单元至第N牺牲存储器单元执行软编程操作之后，擦除存储器单元之中的第一擦除存储器单元的阈值电压增大，
每个擦除存储器单元是所述多个牺牲存储器单元之中的存储器单元，并具有擦除状态，
在执行软编程操作之前，每个第一擦除存储器单元具有低于第一读取电压的阈值电压。
CN201811609370.XA 2017-12-27 2018-12-27 操作非易失性存储器装置的方法以及擦除数据的方法 Active CN109979511B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170181410A KR102369391B1 (ko) 2017-12-27 2017-12-27 비휘발성 메모리 장치의 데이터 소거 방법 및 이를 수행하는 비휘발성 메모리 장치
KR10-2017-0181410 2017-12-27

Publications (2)

Publication Number Publication Date
CN109979511A true CN109979511A (zh) 2019-07-05
CN109979511B CN109979511B (zh) 2024-01-19

Family

ID=66951403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811609370.XA Active CN109979511B (zh) 2017-12-27 2018-12-27 操作非易失性存储器装置的方法以及擦除数据的方法

Country Status (3)

Country Link
US (3) US10658043B2 (zh)
KR (1) KR102369391B1 (zh)
CN (1) CN109979511B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539341A (zh) * 2020-04-21 2021-10-22 爱思开海力士有限公司 存储器装置及其操作方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102336659B1 (ko) 2017-09-05 2021-12-07 삼성전자 주식회사 데이터 신뢰성을 향상시키기 위한 메모리 동작을 수행하는 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 장치의 동작 방법
US11232841B2 (en) * 2017-09-05 2022-01-25 Samsung Electronics Co., Ltd. Methods of operating memory devices based on sub-block positions and related memory system
US11289170B2 (en) 2018-06-01 2022-03-29 Samsung Electronics Co., Ltd. Nonvolatile memory device with capability of determing degradation of data erase characteristics
US10878907B1 (en) 2019-06-05 2020-12-29 Sandisk Technologies Llc Sub-block size reduction for 3D non-volatile memory
KR20200141304A (ko) * 2019-06-10 2020-12-18 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 동작 방법
US11295788B2 (en) * 2019-08-13 2022-04-05 Ememory Technology Inc. Offset cancellation voltage latch sense amplifier for non-volatile memory
US11201139B2 (en) * 2020-03-20 2021-12-14 Sandisk Technologies Llc Semiconductor structure containing reentrant shaped bonding pads and methods of forming the same
US11527500B2 (en) 2020-03-20 2022-12-13 Sandisk Technologies Llc Semiconductor structure containing multilayer bonding pads and methods of forming the same
US11145628B1 (en) 2020-03-20 2021-10-12 Sandisk Technologies Llc Semiconductor structure containing reentrant shaped bonding pads and methods of forming the same
US11355199B2 (en) * 2020-07-23 2022-06-07 Intel Corporation Method and apparatus to mitigate hot electron read disturbs in 3D NAND devices
CN114138170B (zh) * 2020-09-04 2024-02-27 兆易创新科技集团股份有限公司 非易失性存储器及其操作方法以及电子装置
CN112639978B (zh) * 2020-12-04 2023-07-21 长江存储科技有限责任公司 用于三维nand闪存中的擦除和复位的方法
CN114063916B (zh) * 2021-11-10 2024-04-19 长江存储科技有限责任公司 一种nand存储器及其数据转存和读取方法
US20230418491A1 (en) * 2022-06-22 2023-12-28 Micron Technology, Inc. Memory block utilization in memory systems
US20240072028A1 (en) * 2022-08-25 2024-02-29 Sandisk Technologies Llc Bonded assembly containing conductive via structures extending through word lines in a staircase region and methods for making the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080307167A1 (en) * 2007-06-05 2008-12-11 Ramesh Gunna Converting Victim Writeback to a Fill
US20140063938A1 (en) * 2012-08-31 2014-03-06 Eun Chu Oh Nonvolatile memory device and sub-block managing method thereof
US20140173183A1 (en) * 2012-12-18 2014-06-19 SK Hynix Inc. Data storage device and method of operating the same
US20160188208A1 (en) * 2014-12-24 2016-06-30 Samsung Electronics Co., Ltd. Nonvolatile memory system and operation method of the same
US20160267004A1 (en) * 2015-03-09 2016-09-15 Amitai Perlstein Storage device including nonvolatile memory device and garbage collection method thereof
CN106486166A (zh) * 2015-08-25 2017-03-08 三星电子株式会社 存储器设备、存储器系统及其操作方法
US20170123974A1 (en) * 2015-11-02 2017-05-04 SK Hynix Inc. Memory system and operation method thereof
CN106681655A (zh) * 2015-11-06 2017-05-17 爱思开海力士有限公司 非易失性存储器中的选择性数据再循环
US20170330629A1 (en) * 2010-08-17 2017-11-16 Toshiba Memory Corporation Nonvolatile semiconductor memory device which performs improved erase operation

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496417B1 (en) * 1999-06-08 2002-12-17 Macronix International Co., Ltd. Method and integrated circuit for bit line soft programming (BLISP)
US6684173B2 (en) * 2001-10-09 2004-01-27 Micron Technology, Inc. System and method of testing non-volatile memory cells
US7064978B2 (en) 2002-07-05 2006-06-20 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout
KR20130037555A (ko) * 2011-10-06 2013-04-16 삼성전자주식회사 불휘발성 메모리 장치의 제어 방법
US8351276B2 (en) * 2010-07-13 2013-01-08 Freescale Semiconductor, Inc. Soft program of a non-volatile memory block
JP4902002B1 (ja) * 2011-04-20 2012-03-21 株式会社東芝 不揮発性半導体記憶装置
US8897070B2 (en) 2011-11-02 2014-11-25 Sandisk Technologies Inc. Selective word line erase in 3D non-volatile memory
US8670285B2 (en) 2012-02-02 2014-03-11 Sandisk Technologies Inc. Reducing weak-erase type read disturb in 3D non-volatile memory
US8797802B2 (en) * 2012-03-15 2014-08-05 Macronix International Co., Ltd. Method and apparatus for shortened erase operation
US8982640B2 (en) 2012-03-22 2015-03-17 Macronix International Co., Ltd. Method and apparatus for reducing erase disturb of memory by using recovery bias
US9171620B2 (en) 2012-11-29 2015-10-27 Sandisk Technologies Inc. Weighted read scrub for nonvolatile memory
KR102148389B1 (ko) * 2014-06-11 2020-08-27 삼성전자주식회사 오버 라이트 동작을 갖는 메모리 시스템 및 그에 따른 동작 제어방법
US9652381B2 (en) * 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US10825529B2 (en) * 2014-08-08 2020-11-03 Macronix International Co., Ltd. Low latency memory erase suspend operation
US9286982B2 (en) 2014-08-08 2016-03-15 Silicon Storage Technology, Inc. Flash memory system with EEPROM functionality
US9543023B2 (en) 2015-01-23 2017-01-10 Sandisk Technologies Llc Partial block erase for block programming in non-volatile memory
US9230676B1 (en) 2015-02-03 2016-01-05 Sandisk Technologies Inc. Weak erase of a dummy memory cell to counteract inadvertent programming
US9490017B2 (en) 2015-03-10 2016-11-08 Macronix International Co., Ltd. Forced-bias method in sub-block erase
KR20160139991A (ko) 2015-05-29 2016-12-07 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR102251815B1 (ko) 2015-07-02 2021-05-13 삼성전자주식회사 메모리 장치 및 메모리 시스템

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080307167A1 (en) * 2007-06-05 2008-12-11 Ramesh Gunna Converting Victim Writeback to a Fill
US20170330629A1 (en) * 2010-08-17 2017-11-16 Toshiba Memory Corporation Nonvolatile semiconductor memory device which performs improved erase operation
US20140063938A1 (en) * 2012-08-31 2014-03-06 Eun Chu Oh Nonvolatile memory device and sub-block managing method thereof
US20140173183A1 (en) * 2012-12-18 2014-06-19 SK Hynix Inc. Data storage device and method of operating the same
US20160188208A1 (en) * 2014-12-24 2016-06-30 Samsung Electronics Co., Ltd. Nonvolatile memory system and operation method of the same
US20160267004A1 (en) * 2015-03-09 2016-09-15 Amitai Perlstein Storage device including nonvolatile memory device and garbage collection method thereof
CN106486166A (zh) * 2015-08-25 2017-03-08 三星电子株式会社 存储器设备、存储器系统及其操作方法
US20170123974A1 (en) * 2015-11-02 2017-05-04 SK Hynix Inc. Memory system and operation method thereof
CN106648452A (zh) * 2015-11-02 2017-05-10 爱思开海力士有限公司 存储器系统及其操作方法
CN106681655A (zh) * 2015-11-06 2017-05-17 爱思开海力士有限公司 非易失性存储器中的选择性数据再循环

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113539341A (zh) * 2020-04-21 2021-10-22 爱思开海力士有限公司 存储器装置及其操作方法

Also Published As

Publication number Publication date
US11056194B2 (en) 2021-07-06
US20200243144A1 (en) 2020-07-30
US10825532B2 (en) 2020-11-03
CN109979511B (zh) 2024-01-19
US10658043B2 (en) 2020-05-19
US20210012840A1 (en) 2021-01-14
US20190198118A1 (en) 2019-06-27
KR102369391B1 (ko) 2022-03-02
KR20190079305A (ko) 2019-07-05

Similar Documents

Publication Publication Date Title
CN109979511A (zh) 操作非易失性存储器装置的方法以及擦除数据的方法
CN108364667B (zh) 非易失性存储器器件及其编程方法
US9361991B1 (en) Efficient scanning of nonvolatile memory blocks
US9147492B2 (en) Control method of nonvolatile memory device
CN108475529B (zh) 带有选择栅极晶体管的nand结构
US8923053B2 (en) Nonvolatile memory device, operating method thereof, and memory system including the same
KR102083506B1 (ko) 더미 워드 라인을 갖는 3차원 플래시 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US9053794B2 (en) Nonvolatile memory device and related method of operation
US9514828B2 (en) Nonvolatile memory device, erase method thereof and memory system including the same
CN110390971A (zh) 非易失性存储器装置及其中的编程方法
CN107871522B (zh) 在存储设备中读取数据的方法及非易失性存储设备
CN105810249B (zh) 用于非易失性存储器装置的操作参数的快速适应性整理
US10896728B2 (en) Method of writing data in nonvolatile memory device, with divided subpages or subblocks, and method of erasing data in nonvolatile memory device with divided subpages or subblocks
CN109817266A (zh) 非易失性存储设备及其擦除方法
CN108122566B (zh) 用于执行部分读操作的非易失性存储器件及其读取方法
CN110265079A (zh) 擦除非易失性存储器件中的数据的方法
US11688478B2 (en) Nonvolatile memory device with capability of determining degradation of data erase characteristics
US10825530B2 (en) Method of erasing data in nonvolatile memory device by changing level of voltage and duration of time to apply the voltage for target erase block
CN110322916A (zh) 具有提高的数据可靠性的存储设备及其操作方法
CN106373608B (zh) 用以降低位线复原时间的非易失性存储器装置及编程方法
CN116129965A (zh) 用于改善保留性能的半导体器件及其操作方法
CN114758691A (zh) 沟道预充电方法、编程方法、装置及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant