CN107871522B - 在存储设备中读取数据的方法及非易失性存储设备 - Google Patents

在存储设备中读取数据的方法及非易失性存储设备 Download PDF

Info

Publication number
CN107871522B
CN107871522B CN201710872278.1A CN201710872278A CN107871522B CN 107871522 B CN107871522 B CN 107871522B CN 201710872278 A CN201710872278 A CN 201710872278A CN 107871522 B CN107871522 B CN 107871522B
Authority
CN
China
Prior art keywords
word line
read
memory cells
data
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710872278.1A
Other languages
English (en)
Other versions
CN107871522A (zh
Inventor
韩煜基
李知尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107871522A publication Critical patent/CN107871522A/zh
Application granted granted Critical
Publication of CN107871522B publication Critical patent/CN107871522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

在非易失性存储设备中读取数据的方法中，所述非易失性存储设备包括被布置在多个字线和多个位线的交叉点处的多个存储单元，接收对所述多个字线中的第一字线的读取请求；对与所述第一字线相邻的第二字线执行读取操作；以及基于从所述第二字线的存储单元读取的数据对所述第一字线执行读取操作。通过基于从所述第二字线的存储单元读取的数据的编程状态和所述非易失性存储设备的操作参数中的至少一个来调整被在所述第一字线的读取操作期间施加到所述第一字线的恢复读取电压的电平，而执行对所述第一字线的读取操作。

Description

在存储设备中读取数据的方法及非易失性存储设备
对相关申请的交叉引用
该申请要求于2016年9月23日向韩国专利局(KIPO)提交的韩国专利申请No.10-2016-0121862的优先权，其公开内容通过引用全部合并于此。
技术领域
示例性实施例一般地涉及半导体存储设备，更具体地涉及在非易失性存储设备中读取数据的方法及非易失性存储设备。
背景技术
典型地，可以将半导体存储设备分类为易失性半导体存储设备和非易失性半导体存储设备。易失性半导体存储设备可以高速执行读取操作和写入操作，而当设备断电时存储在其中的内容可能丢失。非易失性半导体存储设备即使在断电时也可以保留存储在其中的内容。为此，非易失性半导体存储设备可以用于存储无论设备通电或断电时都要保留的内容。
非易失性半导体存储设备可以包括掩膜只读存储器(MROM)、可编程ROM(PROM)、可擦可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)等。
闪速存储设备可以是典型的非易失性存储设备。闪速存储设备可以被广泛地用作电子装置的语音和图像存储介质，所述电子装置诸如是计算机、蜂窝电话、PDA、数字相机、摄像录像机、语音记录仪、MP3播放器、手持PC、游戏机、传真机、扫描仪、打印机等。
在闪速存储设备的读取操作中，连接到特定字线的存储单元的阈值电压分布可能由于来自该特定字线的相邻字线的耦合而偏移。因而，期望降低闪速存储设备的读取操作中的相邻字线耦合。
发明内容
一些示例性实施例涉及提供能够提高性能的在非易失性存储设备中读取数据的方法。
一些示例性实施例涉及提供能够提高性能的非易失性存储设备。
根据示例性实施例，在一种在非易失性存储设备中读取数据的方法中，所述非易失性存储设备包括被布置在多个字线和多个位线的交叉点处的多个存储单元，接收对所述多个字线中的第一字线的读取请求，对与所述第一字线相邻的第二字线执行读取操作，以及基于从所述第二字线的存储单元读取的数据对所述第一字线执行读取操作。通过基于从所述第二字线的存储单元读取的数据的编程状态和非易失性存储设备的操作参数中的至少一个来调整在所述第一字线的读取操作期间被施加到所述第一字线的恢复读取电压的电平，而执行对所述第一字线的读取操作。
根据示例性实施例，在一种在非易失性存储设备中读取数据的方法中，所述非易失性存储设备包括被布置在多个字线和多个位线的交叉点处的多个存储单元，接收对所述多个字线中的第一字线的读取请求，对与所述第一字线相邻的第二字线执行读取操作，以及基于从所述第二字线的存储单元读取的数据对所述第一字线执行读取操作。在保持施加到所述第一字线的恢复读取电压的电平的同时，通过基于从所述第二字线的存储单元读取的数据的编程状态和非易失性存储设备的操作参数中的至少一个来将与每个位线相对应的每个读出节点的电压锁存至少两次作为第一数据和第二数据，而执行对所述第一字线的读取操作。
根据示例性实施例，一种非易失性存储设备包括存储单元阵列、电压生成器、地址译码器、页缓冲器电路和控制电路。所述存储单元阵列包括被布置在多个字线和多个位线的交叉点处的多个存储单元。所述电压生成器响应于控制信号而生成字线电压。所述地址译码器响应于地址信号而将字线电压施加到所述存储单元阵列。所述页缓冲器电路通过位线耦接到所述存储单元阵列。所述控制电路基于从所述非易失性存储设备的外部接收的地址和命令来生成用于控制所述电压生成器的控制信号并控制所述页缓冲器电路，并且被配置为基于所述地址生成地址信号。当所述控制电路接收对所述多个字线中的第一字线的读取请求时，所述控制电路对与所述第一字线相邻的第二字线执行读取操作，通过基于从所述第二字线的存储单元读取的数据的编程状态和所述非易失性存储设备的操作参数中的至少一个来调整在所述第一字线的读取操作期间被施加到所述第一字线的恢复读取电压的电平，而执行对所述第一字线的读取操作。
根据示例性实施例，提供了一种在非易失性存储设备中读取数据的方法。所述非易失性存储设备包括被布置在多个字线和多个位线的交叉点处的多个存储单元，每个存储单元存储m位数据并且被编程为具有擦除状态和第一至第2m-1编程状态中的一个，m是等于或大于1的自然数。所述读取数据的方法包括：接收对所述多个字线中的第一字线的读取请求；对与所述第一字线相邻的第二字线执行读取操作；以及基于从所述第二字线的存储单元读取的数据来对所述第一字线执行读取操作。所述第二字线的存储单元的数据包括包含2m-1个编程状态中最低编程状态的第一组编程状态和包含2m-1个编程状态中的最高编程状态的第二组编程状态中的一个。对所述第一字线执行读取操作包括：基于所述第二字线的存储单元的所述第一组编程状态和第二组编程状态来选择用于在所述第一字线的读取操作期间施加到所述第一字线的恢复读取电压的电平。
因此，根据示例性实施例，通过基于从至少一个相邻字线读取的数据的编程状态和操作参数来调整被施加到所选择的字线的恢复读取电压的电平或调整读出节点的进展时间(develop time)，从经历来自相邻字线的字线耦合的存储单元读取数据，由此提高性能。
附图说明
根据下面结合附图的详细描述，将更清楚地理解说明性、非限制的示例性实施例。
图1是图示根据示例性实施例的存储系统的框图。
图2是图示图1的存储系统中的控制信号的表。
图3是图示根据示例性实施例的图1的存储系统中的非易失性存储设备的框图。
图4是图示根据示例性实施例的图3中的存储单元的框图。
图5是图示根据示例性实施例的图的存储块中的一个的透视图。
图6是图示根据示例性实施例的参考图5描述的存储块的等效电路的电路图。
图7是图示根据示例性实施例的图3的非易失性存储设备中的电压生成器的框图。
图8是根据示例性实施例的图3的非易失性存储设备中的页缓冲器电路中的页缓冲器中的一个的电路图。
图9和图10是图示用于降低字线耦合的编程方法的图。
图11是图示与在当对第n+1个字线进行编程时导致的字线耦合之前和之后的第n个字线的存储单元相关联的阈值电压分布的图。
图12是图示根据示例性实施例的包括耦合和解耦合的图11中的所有阈值电压分布的图。
图13是图示根据示例性实施例的读取非易失性存储设备中的数据的方法的流程图。
图14图示了根据示例性实施例的在图13的方法中执行对第二字线的读取操作。
图15图示了根据示例性实施例的在图13的方法中执行对第一字线的读取操作。
图16是图示根据示例性实施例的读取非易失性存储设备中的数据的方法的流程图。
图17图示了根据示例性实施例的在图16的方法中执行对第一字线的读取操作。
图18图示了用于解释根据示例性实施例的对第一字线的读取操作的图。
图19是用于描述根据示例性实施例的读取非易失性存储设备中的数据的方法的时序图。
图20是图示根据示例性实施例的读取非易失性存储设备中的数据的方法的流程图。
图21是图示根据示例性实施例的固态盘或固态驱动(SSD)的框图。
具体实施方式
下面将参考示出一些示例性实施例的附图更全面地描述各种示例性实施例。
将理解，尽管在此可能使用了词语第一、第二、第三等来描述各种元件，但是这些元件不应被这些词语限制。除非另外指示，这些词语通常用来将一个元件与另一个元件相区分。因此，下面在说明书的一个部分中讨论的第一元件可以在说明书的不同部分中被称为第二元件，而不背离本公开的教导。而且，诸如“第一”和“第二”的词语可以在权利要求中用来命名权利要求的元件，但是特定命名不用于结合说明书中的元件进行描述。如在此所使用的，词语“和/或”包括相关联列出的项中的一个或多个的任何和所有组合。诸如此的表达，尽管词语第一、第二、第三等在此可以用来描述各种元件，但是这些元件应是列表中的元件。
图1是图示根据示例性实施例的存储系统的框图。
参考图1，存储系统(或者非易失性存储系统)可以包括存储控制器20和至少一个非易失性存储设备30。
存储系统10可以包括基于闪速存储器的数据存储媒体，诸如存储卡、通用串行总线(USB)存储器和固态驱动(SSD)。
非易失性存储设备30可以在存储控制器20的控制下执行读取操作、擦除操作以及编程操作或写入操作。非易失性存储设备30通过输入/输出线从存储控制器20接收命令CMD、地址ADDR和数据DATA，用于执行这样的操作。此外，非易失性存储设备30通过控制线从存储控制器20接收控制信号CTRL。此外，非易失性存储设备30通过电力线从存储控制器20接收电力PWR。
图2是图示图1的存储系统中的控制信号的表。
参考图1和图2，存储控制器20施加到非易失性存储设备30的控制信号CTRL可以包括命令锁存使能信号CLE、地址锁存使能信号ALE、芯片使能信号nCE、读取使能信号nRE以及写入使能信号nWE。
存储控制器20可以向非易失性存储设备30传送命令锁存使能信号CLE。例如，存储控制器20可以经由单独分配的控制引脚向非易失性存储设备30传送命令锁存使能信号CLE。命令锁存使能信号CLE可以是指示经由输入/输出线传递的信息是命令的信号。
存储控制器20可以向非易失性存储设备30传送地址锁存使能信号ALE。存储控制器20可以经由单独分配的控制引脚向非易失性存储设备30传送地址锁存使能信号ALE。地址锁存使能信号ALE可以是指示经由输入/输出线传递的信息是地址的信号。
存储控制器20可以向非易失性存储设备30传送芯片使能信号nCE。存储控制器20可以经由单独分配的控制引脚向非易失性存储设备30传送芯片使能信号nCE。芯片使能信号nCE可以指示当非易失性存储设备包括多个存储器芯片时从多个存储器芯片选择的芯片。例如，芯片使能信号nCE可以包括一个或多个芯片使能信号nCE。
存储控制器20可以向非易失性存储设备30传送读取使能信号nRE。存储控制器20可以经由单独分配的控制引脚向非易失性存储设备30传送读取使能信号nRE。非易失性存储设备30可以基于读取使能信号nRE向存储控制器20传送读取数据。
存储控制器20可以向非易失性存储设备30传送写入使能信号nWE。存储控制器20可以经由单独分配的控制引脚向非易失性存储设备30传送写入使能信号nWE。当写入使能信号nWE被激活时，非易失性存储设备30可以向非易失性存储设备30存储从存储控制器20提供的数据输入信号。
图3是图示根据示例性实施例的图1的存储系统中的非易失性存储设备的框图。
参考图3，非易失性存储设备30包括存储单元阵列100、地址译码器430、页缓冲器电路410、数据输入/输出电路420、控制电路450和电压生成器700。控制电路500可以包括查找表460。
存储单元阵列100可以通过串选择线SSL、多个字线WL以及地选择线GSL耦接到地址译码器430。此外，存储单元阵列100可以通过多个位线BL耦接到页缓冲器电路410。
存储单元阵列100可以包括耦接到多个字线WL和多个位线BL的多个存储单元。
在一些示例性实施例中，存储单元阵列100可以是三维存储单元阵列，其是以三维结构(或垂直结构)形成在基底上。在该情况下，存储单元阵列100可以包括被垂直定向使得至少一个存储单元位于另一个存储单元上的垂直单元串。通过引用合并于此的下面的专利文件描述了用于三维存储单元阵列的适当配置：美国专利No.7,679,133；No.8,553,466；No.8,654,587；以及美国专利公开No.2011/0233648。
在其他示例性实施例中，存储单元阵列100可以是二维存储单元阵列，其以二维结构(或水平结构)形成在基底上。
仍然参见图3，地址译码器430可以响应于来自存储控制器20的地址ADDR而选择单元阵列100的多个垫(mat)的多个存储块中的至少一个。例如，地址译码器430可以选择在所选择的一个或多个存储块中的多个字线中的至少一个。地址译码器430可以将电压生成器700生成的电压(例如字线电压)传递到所选择的字线。在编程操作，地址译码器430可以将编程电压或验证电压传递到所选择的字线，以及将通过电压传递到未选择的字线。在读取操作，地址译码器430可以将选择读取电压传递到所选择的字线，以及将非选择读取电压(或通过电压)传递到未选择的字线。
页缓冲器410可以在编程操作时作为写入驱动来操作以及在读取操作时作为读出放大器来操作。在编程操作，页缓冲器电路410可以向单元阵列100的位线提供与要编程的数据相对应的位线电压。在读取或验证读取操作，页缓冲器410可以经由位线读出在所选择的存储单元中存储的数据。页缓冲器电路410可以包括每个与一个位线或两个位线相连接的多个页缓冲器PB1至PBn。
控制电路450可以基于命令信号CMD来生成多个控制信号CTL和页缓冲器控制信号PBC。控制电路450也可以基于地址信号ADDR来生成行地址R_ADDR和列地址C_ADDR。随后将描述控制电路450的详细描述。
在示例实施例中，非易失性存储设备30可以进一步包括电压生成器(未示出)，用于通过页缓冲器电路410向存储单元阵列100的所选择的位线供应可变电压。在其他示例实施例中，页缓冲器电路410可以包括电压生成器(未示出)，用于向存储器阵列100的所选择的位线施加可变电压。
图4是图示根据示例性实施例的图3中的存储单元阵列的框图。
参考图4，存储单元阵列100可以包括多个存储块BLK1至BLKz。在实施例中，存储块BLK1至BLKz由图3中的地址译码器430选择。例如，地址译码器430可以选择存储块BLK1至BLKz中的与块地址相对应的特定存储块。
图5是图示根据示例性实施例的图4的存储块中的一个的透视图。
参考图5，存储块BLKi包括以三维结构(或垂直结构)形成在基底上的单元串。存储块BLKi包括沿着第一至第三方向D1～D3延伸的结构。
提供基底111。例如，基底111可以具有第一类型(第一导电类型)的井。例如，基底111可以具有通过植入诸如硼(B)的3族元素形成的p井。例如，基底111可以具有在n井中提供的凹(pocket)p井。在实施例中，基底111具有p型井(或p型凹井)。然而，基底111的导电类型不限于p型。
沿着第一方向D1延伸的多个掺杂区域311至314被提供在基底111中/上。例如，多个掺杂区域311至314可以具有与基底111的第一类型不同的第二类型(例如第二导电类型)。在实施例中，第一至第四掺杂区域311至314具有n型。然而，第一至第四掺杂区域311至314的导电类型不限于n型。
在第一和第二掺杂区域311至312之间的基底111的区域上沿着第二方向依序提供沿着第一方向D1延伸的多个绝缘材料。例如，多个绝缘材料112被沿着第二方向D2间隔特定距离提供。示例性地，绝缘材料112可以包括诸如氧化层的绝缘材料。
在第一和第二掺杂区域311和312之间的基底111的区域上沿着第一方向D1依序布置沿着第二方向穿过绝缘材料的多个柱113。例如，多个柱113穿过绝缘材料112以接触基底111。
例如，每个柱113可以包括多个材料。例如，每个柱113的沟道层114可以包括具有第一类型的硅材料。例如，每个柱113的沟道层114可以包括具有与基底111相同类型的硅材料。在实施例中，每个柱113的沟道层114包括p型硅。然而，每个柱113的沟道层114不限于p型硅。
每个柱113的内部材料包括绝缘材料。例如，每个柱113的内部材料115可以包括诸如硅氧化物的绝缘材料。例如，每个柱113的内部材料包括空气间隙。
在第一和第二掺杂区域311和312之间的区域上沿着绝缘材料112、柱113和基底111的暴露表面提供绝缘层116。示例性地，可以去除在沿最后的绝缘材料112的第二方向的暴露表面上提供的绝缘层。
在第一和第二掺杂区域311和312之间的区域中在绝缘层116的暴露表面上提供多个第一导电材料211至291。例如，在与基底111相邻的绝缘材料112和基底111之间提供沿着第一方向D1延伸的第一导电材料211。更详细地，在与基底111相邻的绝缘材料112的底部的绝缘层116和基底111之间提供沿着第一方向D1延伸的第一导电材料211。
在绝缘材料112中的特定绝缘材料的顶部的绝缘层116和绝缘材料112中的特定绝缘材料的底部的绝缘层116之间提供沿着第三方向D3延伸的第一导电材料。例如，在绝缘材料112之间提供沿着第一方向D1延伸的多个第一导电材料221至281，并且可以理解在绝缘材料112和第一导电材料221至281之间提供绝缘层116。第一导电材料211至291可以包括金属材料。第一导电材料211至291可以包括诸如多晶硅的导电材料。
可以在第二和第三掺杂区域312和313之间的区域中提供与第一和第二掺杂区域311和312上的结构相同的结构。在第二和第三掺杂区域312和313之间的区域中，提供沿着第一方向D1延伸的多个绝缘材料112、沿着第一方向D1依序布置并且沿着第三方向D3穿过多个绝缘材料112的多个柱113、在多个绝缘材料112和多个柱113的暴露表面上提供的绝缘层116、以及沿着第三方向D3延伸的多个导电材料213至293。
在第三和第四掺杂区域313和314之间的区域中，可以提供与第一和第二掺杂区域311和312上的结构相同的结构。在第三和第四掺杂区域313和314之间的区域中，提供沿着第三方向D3延伸的多个绝缘材料112、沿着第三方向D3依序布置并且沿着第二方向D2穿过多个绝缘材料112的多个柱113、在多个绝缘材料112和多个柱113的暴露表面上提供的绝缘层116、以及沿着第三方向D3延伸的多个第一导电材料213至293。
在多个柱113上分别提供漏极320。漏极320可以包括掺杂有第二类型的硅材料。例如，漏极320可以包括掺杂有n型的硅材料。在实施例中，漏极320包括n型硅材料。然而，漏极320不限于n型硅材料。
在漏极上，提供沿着第三方向D3延伸的第二导电材料331至333。沿着第一方向D1间隔特定距离布置第二导电材料331至333。第二导电材料分别连接到相应区域中的漏极320。漏极320和沿着第三方向D3延伸的第二导电材料333可以通过每个接触插头来连接。第二导电材料331至333可以包括金属材料。第二导电材料331至333可以包括诸如多晶硅的导电材料。
在示例实施例中，第一导电材料211至291中的每个可以形成字线或选择线SSL/GSL。第一导电材料221至281可以用作字线，并且形成在同一层处的第一导电材料可以互连。当第一导电材料211至291都被选择时可以选择存储块BLKi。另一方面，可以通过选择第一导电材料211至291的一部分来选择子块。
第一导电材料211至291所形成于的层的数目可以不限于本公开。将很好地理解可以根据工艺技术和控制技术来改变第一导电材料211至291所形成于的层的数目。
在示例实施例中，第二导电材料331至333中的每个可以形成位线，并且掺杂区域311至314中的每个可以形成单元串的公共源极线。
图6是图示根据示范性实施例的参考图5描述的存储块的等效电路的电路图。
图6的存储块可以以三维结构(或垂直结构)形成在基底上。例如，可以沿与基底垂直的方向形成包括在存储块BLKi中的多个存储单元串。
参考图6，存储块BLKi可以包括耦接在位线BL1、BL2和BL3以及公共源极线CSL之间的存储单元串NS11至NS33。存储单元串NS11至NS33中的每个可以包括串选择晶体管SST、多个存储单元MC1至MC8以及地选择晶体管GST。在图6中，存储单元串NS11至NS33中的每个被图示为包括八个存储单元MC1至MC8。然而，示例性实施例不限于此。在一些示例性实施例中，存储单元串NS11至NS33中的每个可以包括任何数目的存储单元。
串选择晶体管SST可以连接到对应的串选择线SSL1至SSL3。多个存储单元MC1至MC8可以分别连接到对应的字线WL1至WL8。地选择晶体管GST可以连接到对应的地选择线GSL1至GSL3。串选择晶体管SST可以连接到对应的位线BL1、BL2和BL3，以及地选择晶体管GST可以连接到公共源极线CSL。
具有相同高度的字线(例如WL1)可以被共同地连接，并且地选择线GSL1至GSL3以及串选择线SSL1至SSL3可以是分离的。在图6中，存储块BLKi被图示为耦接到八个字线WL1至WL8以及三个位线BL1至BL3。然而，示例性实施例不限于此。在一些示例性实施例中，存储单元阵列100可以被耦接到任何数目的字线和位线。
返回参考图3，控制电路450可以从存储控制器20接收命令(信号)CMD和地址(信号)ADDR，并且基于命令信号CMD和地址信号ADDR来控制非易失性存储设备30的擦除循环、编程循环和读取操作。编程循环可以包括编程操作和编程验证操作。擦除循环可以包括擦除操作和擦除验证操作。读取操作可以包括正常读取操作和数据恢复读取操作。
在示例实施例中，控制电路450可以生成用于控制电压生成器700的控制信号CTL，并且可以基于命令信号CMD生成用于控制页缓冲器电路410的页缓冲器控制信号PBC，并且基于地址信号ADDR生成行地址R_ADDR和列地址C_ADDR。控制电路450可以向地址译码器提供行地址R_ADDR以及向数据输入/输出电路提供列地址C_ADDR。
控制电路450可以包括查找表460。查找表460可以存储基于与第一字线相邻的第二字线的存储单元的编程状态被施加到第一字线的恢复读取电压的电平以及在完成对存储单元执行的编程之后的时间(保持时间)，控制电路450在非易失性存储设备30执行数据恢复读取操作时使用该时间。此外，查找表460可以存储基于第二字线的存储单元的编程状态和非易失性存储设备30的操作温度的恢复读取电压的电平。当非易失性存储设备30执行数据恢复读取操作时，控制电路450可以通过参考查找表460来调整恢复读取电压的电平。编程状态(例如2个编程状态、4个编程状态、8个编程状态、16个编程状态等)可以分别存储每单元的整数个位。
地址译码器430可以通过串选择线SSL、多个字线WL以及地选择线GSL耦接到存储单元阵列100。在编程操作或读取操作期间，地址译码器430可以基于行地址R_ADDR将多个字线WL中的一个确定为所选择的字线，并且将多个字线WL中除了所选择的字线以为的剩余字线确定为未选择的字线。
电压生成器700可以基于控制信号CTL来生成非易失性存储设备30的存储单元阵列100的操作所需要的字线电压VWL。电压生成器700可以从存储控制器20接收电力PWR。字线电压VWL可以通过地址译码器430被施加到多个字线WL。
例如，在擦除操作期间，电压生成器700可以向存储块的井施加擦除电压，并且可以向存储块的全部字线施加地电压。在擦除验证操作期间，电压生成器700可以向存储块的全部字线施加擦除验证电压，或以字线为基础向字线依序施加擦除验证电压。
例如，在编程操作期间，电压生成器700可以向所选择的字线施加编程电压，以及可以向未选择的字线施加编程擦除电压。此外，在编程验证操作期间，电压生成器700可以向第一字线施加编程验证电压，以及可以向未选择的字线施加验证通过电压。
此外，在正常读取操作期间，电压生成器700可以向所选择的字线施加读取电压，以及可以向未选择的字线施加读取通过电压。在数据恢复读取操作期间，电压生成器700可以向与所选择的字线相邻的字线施加读取电压，以及可以向所选择的字线施加恢复读取电压。
页缓冲器电路410可以通过多个位线BL耦接到存储单元阵列100。页缓冲器电路410可以包括多个页缓冲器。在一些示例性实施例中，一个页缓冲器可以连接到一个位线。在其他示例性实施例中，一个页缓冲器可以连接到两个或更多个位线。
页缓冲器电路410可以临时存储将要被编程在所选择的页中的数据，或从存储单元阵列100的所选择的页读出的数据。
数据输入/输出电路420可以通过数据线DL耦接到页缓冲器电路410。在编程操作期间，数据输入/输出电路410可以基于从控制电路450接收的列地址C_ADDR来从存储控制器20接收编程数据DATA以及将编程数据DATA提供给页缓冲器电路410。在读取操作期间，数据输入/输出电路420可以基于从控制电路450接收的列地址C_ADDR向存储控制器20提供读取数据DATA，其被存储在页缓冲器电路410中。
此外，页缓冲器电路410和数据输入/输出电路420从存储单元阵列100的第一区域读取数据以及将读取数据写入到存储单元阵列100的第二区域。即，页缓冲器电路410和数据输入/输出电路420可以执行回拷(copy-back)操作。
图7是图示根据示例性实施例的图3的非易失性存储设备中的电压生成器的框图。
参考图7，电压生成器700可以包括高压生成器710和低压生成器730。电压生成器700可以进一步包括负电压生成器750。
高压生成器700可以响应于控制信号CTL中的第一控制信号CTL1，根据由控制电路450通过解码后命令指引的操作来生成编程电压VPGM、编程通过电压VPPASS、验证通过电压VVPASS、读取通过电压VRPASS和擦除电压VERS。编程电压VPGM被施加到所选择的字线，编程通过电压VPPASS、验证通过电压VVPASS、读取通过电压VRPASS可以被施加到未选择的字线，以及擦除电压VERS可以被施加到存储块的井。第一控制信号CTL1可以包括指示通过解码后命令指引的操作的多个位。
低压生成器730可以响应于控制信号CTL中的第二控制信号CTL2，根据由控制电路450通过解码后命令指引的操作来生成编程验证电压VPV、读取电压VRD、擦除验证电压VEV和恢复读取电压VDR。编程验证电压VPV、读取电压VRD和擦除验证电压VEV可以根据非易失性存储设备30的操作被施加到所选择的字线。第二控制信号CTL2可以包括指示通过解码后命令指引的操作的多个位。
负电压生成器750可以响应于控制信号CTL中的第三控制信号CTL3，根据由控制电路450通过解码后命令指引的操作来生成具有负电平的编程验证电压VPV’、读取电压VRD’、擦除验证电压VEV’和恢复读取电压VDR’。第三控制信号CTL3可以包括指示通过解码后命令指引的操作的多个位。
图8是图示根据示例性实施例的图3的非易失性存储设备中的页缓冲器电路的页缓冲器之一的电路图。
参考图8，页缓冲器PB包括预充电电路411、开关电路412以及读出和锁存电路413。
页缓冲器PB的预充电电路411、开关电路412以及读出和锁存电路413可以响应于控制电路450的控制信号PBC而操作。控制信号PBC可以包括负载信号LOAD、位线电压控制信号BLSHF、位线选择信号BLSLT、遮蔽信号SHLD等。
预充电电路411可以向读出节点SO施加预充电电压Vdd。预充电电路411可以包括根据负载信号LOAD而导通或截止的预充电晶体管TPR。
开关电路412可以包括晶体管M1、M2和M3。晶体管M1可以响应于位线电压控制信号BLSHF而将位线BL1充电到预定电压电平。晶体管M2可以响应于位线选择信号BLSLT而选择位线BL1。晶体管M3可以响应于遮蔽信号SHLD而对位线BL1进行放电。
读出和锁存电路413可以检测读出节点SO的电压电平。数据可以根据所检测的读出节点SO的电压电平被锁存。读出和锁存电路413可以包括锁存器414和晶体管T1至T4。锁存电路414包括逆变器INV1和INV2。晶体管T1包括接收设置信号SET的栅极，晶体管T2包括接收重置信号RST的栅极，晶体管T3包括接收刷新信号REF的栅极，以及晶体管T4包括耦接到读出节点SO的栅极。读出和锁存电路413可以响应于控制信号PBC中包括的控制信号SET、RST和REF而操作。
图9和图10是图示用于减少字线耦合的编程方法的图。
图9图示将在每个存储单元存储3位数据的假设下执行的用于减少字线耦合的编程方法。
在图9中，曲线510至513图示在低2页编程过程之后的存储单元的阈值电压分布，表示例如“00”、“01”、“10”和“11”的逻辑状态，以及曲线520至527图示在高1页编程过程之后的存储单元的阈值电压分布，表示例如“000”、“001”、“010”、“011”、“100”、“101”、“110”和“111”的逻辑状态。
例如2个编程状态、4个编程状态、8个编程状态、16个编程状态等的编程状态可以分别存储每单元的整数个位。
在对低页和高页进行编程之后，如图9中所示，存储单元可以具有八个数据状态E(擦除)和P1至P7中的任何一个。
在图9中所图示的方法的情况中，在低2页编程之后，阈值电压分布510中的存储单元被编程为阈值电压分布520或阈值电压分布511，以及在低2页编程之后，阈值电压分布511中的存储单元被编程为阈值电压分布522或阈值电压分布523。在低2页编程之后，阈值电压分布512中的存储单元被编程为阈值电压分布524或阈值电压分布515，以及在低2页编程之后，阈值电压分布513中的存储单元被编程为阈值电压分布526或阈值电压分布527。
图10图示将在每个存储单元存储3位数据的假设下执行的用于减少字线耦合的编程方法。
在图10中，曲线530至533图示在低2页编程过程之后的存储单元的阈值电压分布，以及曲线540至547图示在高1页编程过程之后的存储单元的阈值电压分布。在对低页和高页进行编程之后，如图10中所示，存储单元可以具有八个数据状态E和P1至P7中的任何一个。
在图10中所图示的方法的情况中，在低2页编程之后，阈值电压分布530中的存储单元被编程为阈值电压分布540或阈值电压分布541，以及在低2页编程之后，阈值电压分布531中的存储单元被编程为阈值电压分布542或阈值电压分布543。在低2页编程之后，阈值电压分布532中的存储单元被编程为阈值电压分布544或阈值电压分布545，以及在低2页编程之后，阈值电压分布533中的存储单元被编程为阈值电压分布546或阈值电压分布547。
图10中描述的编程方法与图9中的编程方法的不同之处在于使用了负验证电压。即，在图9中描述的编程方法的情况中，每个对应于编程状态P0至P7的验证电压可以分别被设置为正电压(例如0.1V、1.0V、1.9V、2.8V、3.7V、4.6V、5.5V)。换句话说，可以利用施加到所选择的字线的正电压来判断编程状态P1至P7中的每一个。另一方面，在图10中描述的编程方法的情况中，每个对应于编程状态P1和P2的验证电压可以被设置为负电压(例如-1.5V、-0.6V)，以及每个对应于编程状态P3至P7的验证电压可以被设置为正电压(例如0.3V、1.2V、2.1V、3.0V、3.9V)。换句话说，可以利用施加到所选择的字线的负电压来判断编程状态P1至P7中的一个或多个。将很好地理解通过负电压判断的编程状态(或数据状态)的数目不限于本公开。
图11是图示在当对第n+1字线的存储单元进行编程时导致的字线耦合之前和之后与第n个字线的存储单元相关联的阈值电压分布的图。
图11中的示例图示在对第n+1字线的存储单元的编程之前、即在字线耦合之前与第n字线的存储单元相关联的两个相邻阈值电压分布610和620。第n+1字线可以是第n字线的上字线或下字线。例如，第n+1字线是与第n字线在位置上物理地相邻的字线中的一个。
在图11中，图示了两个阈值电压分布。但是，将很好地理解根据每单元的位数目可以提供更多阈值电压分布。可以根据在存储单元中存储的数据位的数目来确定阈值电压分布的数目。例如，当在存储单元中存储了m位数据(m是2或更大的整数)时，可以提供2m个阈值电压分布。例如，当在存储单元中存储3位数据时，阈值电压分布的数目是8(例如8个编程状态、或者擦除状态以及P1至P7编程状态)，以及当在存储单元中存储4位数据时，阈值电压分布的数目是16(例如16个编程状态、或者擦除状态以及P1至P15个编程状态)。可以使用阈值电压分布610和620之间的读取电压VRD来判断阈值电压分布610和620。尽管图11中未图示，但是可以使用相邻阈值电压分布之间的读取电压来判断其余阈值电压分布。该读取操作被命名为正常读取电压，以及在正常读取操作使用的读取电压VRD被命名为正常读取电压。
图11中图示的阈值电压分布611和621图示了与在经历当对第n+1字线的存储单元进行编程时导致的字线耦合之后的第n字线的存储单元相关联的阈值电压分布。阈值电压分布611和621可以包括当对第n+1字线的存储单元进行编程时与经历字线耦合的存储单元和与未经历字线耦合的存储单元相关联的阈值电压分布。
图12是图示根据示例性实施例的图11中的包括耦合和未耦合的存储单元的所有阈值电压分布的图。
在图12的示例中，阈值电压分布613和623图示没有经历由于字线耦合的阈值电压偏移的存储单元(或未耦合的存储单元)的阈值电压分布。阈值电压分布615和625图示经历由于字线耦合的阈值电压偏移的存储单元(或耦合的存储单元)的阈值电压分布。即，阈值电压分布615和625指示被编程到数据状态613和623的存储单元的阈值电压偏移。
基于由第n+1字线的存储单元的编程导致的阈值电压偏移，第n字线的被编程的存储单元可以属于未耦合的阈值电压分布613和623或耦合的阈值电压分布615和625。如图12中所图示的，第一恢复读取电压VDR1可以用于读取未耦合的存储单元，即区分阈值电压分布613和623内的存储单元。第二恢复读取电压VDR2可以用于读取耦合的存储单元，即区分阈值电压分布615和625内的存储单元。
可以使用第一和第二恢复读取电压VDR1和VDR2关于一个阈值电压分布(或数据状态)(由耦合的和未耦合的分布形成)来执行两个读取操作，以减少由于字线耦合导致的读取错误。可以根据由侵略单元(或导致耦合的编程状态)形成的组的数目来确定关于一个数据状态执行的读取操作的数目。例如，侵略单元构成一个组(或一个集合)或两个或更多个组(或两个或更多个集合)。如果侵略单元构成一个组，则可以执行读取操作两次，一次用于未耦合的第n字线，以及一次用于耦合的第n字线。如果侵略单元构成两个组，则可以执行读取操作三次，一次用于未耦合的第n字线，以及两次用于耦合的第n字线的两个组。作为示例，当在存储单元中存储3位数据并且侵略单元组成一个组时，一个组可以被确定为P1～P7。作为另一个示例，当在存储单元中存储3位数据并且侵略单元组成两个组时，两个组可以被确定为P1～P3和P4～P7。作为又一个示例，当在存储单元中存储3位数据并且侵略单元组成七个组时，七个组可以被确定为P1～P7的每个编程状态。
参考图示当侵略单元组成一个组时执行的读取操作的图12，执行使用第一恢复读取电压VDR1的读取操作，以区分未耦合的分布613和623内的存储单元，执行使用第二恢复读取电压VDR2的读取操作，以区分耦合的分布615和625内的存储单元。
可以基于从上(或下)字线(例如第n+1字线)的存储单元读取的数据来划分要使用第一恢复读取电压VDR1读取的存储单元和要使用第二恢复读取电压VDR2读取的存储单元。
在示例性实施例中，在3位数据的情况中，如果侵略单元构成一个组，则它们可以是被编程为具有如图9中所图示的编程状态P1、P3、P5和P7的存储单元。在另一个示例性实施例中，在3位数据的情况中，如果侵略单元构成一个组，则它们可以是被编程为具有如图9和图10中所图示的编程状态P1、P3、P5和P7中的至少三个编程状态的存储单元。在又一个示例性实施例中，在3位数据的情况中，如果侵略单元构成一个组，则它们可以是被编程为具有如图9和图10中所图示的至少四个编程状态P4、P5、P6和P7的存储单元。
如果侵略单元构成两个组，则它们可以是被编程为具有图9中的编程状态P1以及其中的剩余编程状态的存储单元。但是，定义侵略单元的组的编程状态不限于此。例如，可以根据编程方式和耦合电平来不同地确定定义侵略单元的组的编程状态。替选地，可以考虑编程-擦除周期来确定侵略单元组的数目(或每个组中的编程状态)。例如，在流逝预定的编程-擦除周期之后，可以基于错误率来重新配置侵入单元的编程状态。可以将在一个侵略单元组内的编程状态(P1、P3、P5、P7)、(P2至P7)或(P4至P7)重新配置为两个或更多组。
在示例性实施例中，用于读取阈值电压分布611的存储单元的第二恢复读取电压VDR2的电平可以是变化的。作为示例，当相邻字线第n+1字线的存储单元具有P7编程状态时施加到第n字线的第二恢复读取电压VDR2的电压电平可以大于当相邻字线第n+1字线的存储单元具有P1编程状态时的第二恢复读取电压VDR2的电压电平。作为另一示例，当相邻字线第n+1字线的存储单元具有包括最高编程状态的第一组编程状态中的一个时的第二恢复读取电压VDR2的电压电平可以大于当相邻字线第n+1字线的存储单元具有包括最低编程状态的第二组编程状态中的一个时的第二恢复读取电压VDR2的电压电平。
在示例性实施例中，电压生成器700的低电压生成器730可以生成数据恢复电压VDR的多个电压电平。低电压生成器730可以响应于第二控制信号CTL2而选择VDR的多个电压电平中的一个。
在图12中，此外，当与第n字线的存储单元相关联的阈值电压分布611和621是表示低编程状态(例如P1和P2)的阈值电压分布时，随着在对存储单元执行的编程操作完成之后的时间(保持时间)增加，阈值电压分布611和621趋向于向阈值电压Vt的正方向(即增加方向)加宽。当阈值电压分布611和621是表示高编程状态(例如P6和P7)时，随着保持时间增加，阈值电压分布611和621趋向于向沿阈值电压Vt的负方向(即降低方向)加宽。
在示例性实施例中，用于读取阈值电压分布(例如低编程状态，诸如P1或P2)的存储单元的第二恢复读取电压VDR2的电平可以是变化的。作为示例，当第n字线的存储单元的保持时间是10,000毫秒时施加到第n字线的第二恢复读取电压VDR2的电压电平可以大于当存储单元的保持时间是10毫秒时的第二恢复读取电压VDR2的电压电平。
在示例性实施例中，可以将完成存储单元的编程操作时的时间存储在存储单元的页的元区域中作为时间戳。控制电路450可以包括计算保持时间的计时器。可以利用软件或固件来实现计时器。控制电路450可以基于存储在元区域中的时间戳和由计时器提供的当前时间来计算存储单元的保持时间。
此外，与第n字线的存储单元相关联的阈值电压分布611和621的加宽量可以取决于第n+1字线的存储单元的编程状态。例如，当第n+1字线的存储单元中的每个具有图9和图10中的第七编程状态P7时，具有第一编程状态P1的第n字线的存储单元的阈值电压分布的加宽量可以大于具有第七编程状态的第n字线的存储单元的阈值电压分布。
例如，可以基于第n字线的存储单元的保持时间和/或第n+1字线的存储单元的编程状态及第n字线的存储单元的编程状态之间的差异来调整第一和第二恢复读取电压VDR1和VDR2的电平。
图13是图示根据示例性实施例的读取非易失性存储设备中的数据的方法的流程图。
参考图1至图13，在包括被布置在多个字线和多个位线的交叉点处的多个存储单元的非易失性存储设备30中读取数据的方法中，非易失性存储设备30从存储控制器接收对多个字线的第一字线的读取操作(S110)。读取请求可以是从存储控制器20提供的读取命令CMD。非易失性存储设备30使用正常读取电压VRD对与第一字线相邻的第二字线(相对于第一字线的上字线或下字线)执行读取操作(S120)。可以与页缓冲器电路410中的页缓冲器相对应地锁存从第二字线的存储单元读取的数据。
非易失性存储设备30基于从第二字线读取的数据对第一字线执行读取操作(S130)。非易失性存储设备30通过基于从第二字线的存储单元读取的数据的编程状态和非易失性存储设备30的操作参数中的至少一个来调整施加到第一字线的恢复读取电压VRD的电平而对第一字线执行读取操作。操作参数可以是非易失性存储设备30的保持时间和操作温度。
操作温度可以从包括在非易失性存储设备30中的温度传感器来提供。控制电路450可以通过参考如上所述的查找表来调整施加到第一字线的恢复读取电压VDR的电平。
非易失性存储设备30可以向存储控制器20提供读取数据(S140)。
如参考图9至图12所描述的，作为示例，每个存储单元存储3位数据并且被编程为具有第一至第七编程状态P1至P7中的一个。作为另一示例，每个存储单元可以存储3位数据并且可以被编程为具有擦除状态E和第一至第七编程状态P1至P7中的一个。
当第二字线的存储单元中的每个具有第一编程状态P1时的恢复读取电压的电平可以小于当第二字线的存储单元中的每个具有第七编程状态P7时的恢复读取电压的电平。
当第二字线的存储单元中的每个具有第一编程状态P1时，恢复读取电压的电平可以随着第一字线的存储单元的保持时间增加而增加。此外，当第二字线的存储单元中的每个具有第一编程状态P1时，恢复读取电压的电平可以随着非易失性存储设备30的操作温度增加而增加。
图14图示了根据示例性实施例的在图13的方法中执行对第二字线的读取操作。
参考图14，非易失性存储设备30通过使用正常读取电压VRD从第二字线的存储单元读取数据(S121)并且确定第二字线的存储单元的编程状态(S122)来对第二字线执行读取操作(S120)。
图15图示根据示例性实施例的在图13的方法中执行对第一字线的读取操作。
参考图15，非易失性存储设备30通过使用至少两个恢复读取电压VDR1和VDR2，同时基于第二字线的存储单元的编程状态和操作参数调整恢复读取电压VDR1和VDR2的电平，从第二字线的存储单元读取数据，来对第一字线执行读取操作(S130)。操作参数可以是第一字线的存储单元的保持时间和非易失性存储设备30的操作参数中的至少一个。
图16是图示根据示例性实施例的在非易失性存储设备中读取数据的方法。
参考图1至图12以及图16，在包括被布置在多个字线和多个位线的交叉点处的多个存储单元的非易失性存储设备30中读取数据的方法中，非易失性存储设备30从存储控制器接收对多个字线的第一字线的读取操作(S210)。读取请求可以是从存储控制器20提供的读取命令CMD。非易失性存储设备30使用正常读取电压VRD对与第一字线相邻的第二字线(相对于第一字线的上字线或下字线)执行读取操作(S220)。可以与页缓冲器电路410中的页缓冲器相对应地锁存从第二字线的存储单元读取的数据。
非易失性存储设备30基于从第二字线的存储单元读取的数据对第一字线执行读取操作(S230)。非易失性存储设备30通过基于从第二字线的存储单元读取的数据的编程状态和非易失性存储设备30的操作参数中的至少一个来锁存与位线中的每个相对应的每个读出节点的电压至少两次作为第一数据和第二数据，同时保持施加到第一字线的恢复读取电压的电平，而对第一字线执行读取操作。操作参数可以是非易失性存储设备30的保持时间和操作温度中的至少一个。非易失性存储设备30可以向存储控制器20提供读取数据(S240)。
图17图示根据示例性实施例的在图16的方法中执行对第一字线的读取操作。
参考图17，非易失性存储设备30在基于第二字线的存储单元的编程状态和操作参数中的至少一个调整读出节点的进展时间的同时，通过使用恢复读取电压VDR2从第二字线的存储单元读取数据(S231)，来对第一字线执行读取操作(S230)。
图18是用于解释根据示例性实施例的对第一字线的读取操作的图。
参考图8和图18，对第一字线的读取操作可以包括位线预充电时段631、读出节点进展时段632、锁存时段633、读出节点预充电时段634、读出节点进展时段635和锁存时段636。对第一字线的读取操作可以进一步包括在锁存时段之后的位线恢复时段。
在位线预充电时段631之前，将第二字线的存储单元的数据锁存在读出和锁存电路413中。在位线预充电时段631期间，利用预定电压电平对位线预充电，并且利用电源电压Vdd对读出节点SO预充电。
在读出节点进展时段632期间，可以阻止从预充电电路411向读出节点SO供应电流，并且晶体管M1和M2可以导通。利用该条件，在进展t1期间根据第二字线的存储单元的锁存的编程状态，读出节点SO可以沿不同的斜率进展。
在读出节点进展时段632之后的锁存时段633处，可以经由锁存414执行锁存操作，并且可以锁存第一字线的存储单元的数据。可以在锁存时段633之后的读出节点预充电时段634对读出节点SO预充电。在读出节点进展时段635期间，可以阻止从预充电电路411向读出节点SO供应电流，并且晶体管M1和M2可以导通。利用该条件，在进展t2根据第二字线的存储单元的锁存的编程状态，读出节点SO可以沿不同的斜率进展。在读出节点进展时段635之后的锁存时段636处，可以经由锁存414执行锁存操作，并且锁存第一字线的存储单元的数据。
可以将与在读出节点预充电时段634之前的读出节点进展时段632相对应的进展时间t1设置为小于与在读出节点预充电时段634之后的读出节点进展时段635相对应的进展时间t2。在该情况中，可以将进展时间t2判定为使得每个具有比恢复读取电压VDR2低的阈值电压的存储单元被确定为接通单元(或者每个具有比恢复读取电压VDR2高的阈值电压的存储单元被确定为断开单元)。作为示例，可以将进展时间t1判定为使得与阈值电压分布613相对应的存储单元被确定为接通单元，并且可以将进展时间t2判定为使得与阈值电压分布615相对应的存储单元被确定为接通单元。
作为示例，当从具有第一编程状态P1的第二字线的存储单元读取数据时的进展时间t1和t2中的每个可以比当从具有第七编程状态的第二字线的存储单元读取数据时的进展时间t1和t2中的每个短。
作为示例，当从具有第一编程状态P1的第二字线的存储单元读取数据时，进展时间t1和t2中的每个可以随着第一字线的存储单元的保持时间增加而增加。作为另一示例，当第一字线的存储单元具有第一编程状态P1时，进展时间t1和t2中的每个可以随着第一字线的存储单元的保持时间增加而增加。
图19是用于描述根据示例性实施例的在非易失性存储设备中读取数据的方法的时序图。
在下文中，将参考图19全面地描述非易失性存储设备的数据恢复读取操作。
基于正常读取电压RD1～RD7，可以从连接到与所选择的第一字线(例如第n字线)相邻的第二字线(例如第n+1字线)的存储单元读取出数据。可以将所读取的数据存储在页缓冲器电路410中。可以基于从第二字线的存储单元读取的数据的编程状态和操作参数中的至少一个来从连接到第一字线的存储单元读取出数据。如参考图18所描述的，可以利用施加到第一字线的恢复读取电压VDR2来执行连续的读出操作(或锁存操作)。
可以使用参考图18描述的进展时间控制方案连续地执行用于区分阈值电压分布613和615以及用于区分阈值电压分布623和625的读出操作。利用上面的描述，在没有施加到第一字线的恢复读取电压的变化的情况下，能够区分具有不同的阈值电压的存储单元。这可以意味着用于变化字线电压所需的设置时间是不必要的。此外，在执行连续的读出操作后，可以将位线的电压保持恒定(或利用预充电电压)。也就是说，能够降低对位线预充电所花费的时间。
图20是图示根据示例性实施例的在非易失性存储设备中读取数据的方法的流程图。
参考图1至图12以及图20，在包括被布置在多个字线和多个位线的交叉点处的多个存储单元的非易失性存储设备30中读取数据的方法中，非易失性存储设备30从存储控制器接收对多个字线的第一字线的读取操作(S310)。读取请求可以是从存储控制器20提供的读取命令CMD。非易失性存储设备30使用正常读取电压VRD对与第一字线相邻的第二字线(相对于第一字线的上字线)执行读取操作(S320)。可以与页缓冲器电路410中的页缓冲器相对应地锁存从第二字线的存储单元读取的数据。
非易失性存储设备30使用正常读取电压VRD对与第一字线相邻的第三字线(相对于第一字线的下字线)执行读取操作(S330)。可以与页缓冲器电路410中的页缓冲器相对应地锁存从第二字线的存储单元读取的数据。
非易失性存储设备30基于从第二字线的存储单元读取的数据和从第三字线的存储单元读取的数据来对第一字线执行读取操作(S340)。非易失性存储设备30通过基于从第二字线的存储单元读取的数据的编程状态、从第三字线的存储单元读取的数据的编程状态和非易失性存储设备的操作参数中的至少一个来调整施加到第一字线的恢复读取电压VDR的电平，而对第一字线执行读取操作。操作参数可以是非易失性存储设备30的保持时间和操作温度中的至少一个。非易失性存储设备30可以向存储控制器20提供读取数据(S350)。
如上所述，在根据示例性实施例的在非易失性存储设备30中读取数据的方法中，通过基于从至少一个相邻字线读取的数据的编程状态和操作参数中的至少一个来调整施加到所选择的字线的恢复读取电压的电平或调整读出节点的进展时间，而从经历来自相邻字线的字线耦合的存储单元读取数据，由此提高性能。
图21是图示根据示例性实施例的固态盘或固态驱动(SSD)的框图。
参考图21，SSD 1000包括多个非易失性存储设备1100和SSD控制器1200。
非易失性存储设备1100可以可选地被供应外部高电压VPP。非易失性存储设备1100中的每个可以包括图3的非易失性存储设备30。例如，非易失性存储设备1100中的每一个基于从至少一个相邻字线读取的数据的编程状态和操作参数通过调整被施加到所选择的字线的恢复读取电压的电平或通过调整读出节点的进展时间来从经历来自相邻字线的字线耦合的存储单元读取数据，由此提高性能。
SSD控制器1200通过多个信道CH1至Chi连接到非易失性存储设备1100。SSD控制器1200包括一个或多个处理器1210、缓冲器存储器1220、ECC块1230、主机接口1250以及非易失性存储器接口1260。
缓冲器存储器1220存储用于驱动SSD控制器1200的数据。缓冲器存储器1220包括多个存储器线，每个存储数据或命令。
ECC块1230在写入操作计算要被编程的数据的错误校正代码值，并且在读取操作使用错误校正代码值来校正所读取的数据的错误。在数据恢复操作中，ECC块1230校正从非易失性存储设备1100恢复的数据的错误。
主机接口1250向外部设备提供接口。非易失性存储器接口1260向非易失性存储设备1100提供接口。
本公开可以被应用于包括非易失性存储设备的各种电子设备。例如，本公开可以被应用于诸如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字相机、摄像录像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏控制台、导航系统等。
上述是示例性实施例的说明，并且不应认为是限制。尽管已描述了几个示例性实施例，本领域技术人员将理解在示例性实施例中可以存在许多修改，而不实际地背离本公开的新颖教导和优点。因此，所有这样的修改旨在包括在如权利要求所限定的本公开的范围内。

Claims (19)

1.一种在非易失性存储设备中读取数据的方法，所述非易失性存储设备包括被布置在多个字线和多个位线的交叉点处的多个存储单元，所述方法包括：
接收对所述多个字线中的第一字线的读取请求；
对与所述第一字线相邻的第二字线执行读取操作；以及
基于从所述第二字线的存储单元读取的数据对所述第一字线执行读取操作，
其中，对所述第一字线执行读取操作包括：基于从所述第二字线的存储单元读取的数据的编程状态和非易失性存储设备的操作参数中的至少一个来调整在所述第一字线的读取操作期间被施加到所述第一字线的恢复读取电压的电平，
其中，所述存储单元中的每个存储3位数据，并且被编程为具有擦除状态和第一至第七编程状态中的一个，以及
其中，所述第一至第七编程状态分别具有逐渐变大的第一至第七阈值电压，
其中，当从所述第二字线的存储单元读取的数据具有所述第一编程状态时所述第一字线的恢复读取电压的电平比当从所述第二字线的存储单元读取的数据具有第七编程状态时所述第一字线的恢复读取电压的电平低。
2.根据权利要求1所述的方法，其中，在所述第二字线的存储单元中具有第一、第三、第五和第七编程状态的存储单元构成迫使字线耦合到所述第一字线的存储单元的侵略单元组。
3.根据权利要求1所述的方法，其中，所述操作参数是与在对所述存储单元执行的编程操作完成之后的时间相对应的保持时间，以及
其中，当所述第一字线的存储单元的数据具有所述第一编程状态时，所述恢复读取电压的电平随着所述第一字线的存储单元的保持时间增加而增加。
4.根据权利要求1所述的方法，其中，所述操作参数是所述非易失性存储设备的操作温度，以及
其中，当所述第一字线的存储单元的数据具有所述第一编程状态时，所述恢复读取电压的电平随着操作温度增加而增加。
5.根据权利要求1所述的方法，其中，从所述第二字线的存储单元读取的数据用于确定所述第一字线的存储单元是否经历字线耦合。
6.根据权利要求1所述的方法，其中，对所述第一字线执行读取操作包括：
通过基于从所述第二字线的存储单元读取的数据的编程状态和所述操作参数来调整至少两个恢复读取电压的电平，而从所述第一字线的存储单元读取数据。
7.根据权利要求1所述的方法，进一步包括：
在对所述第一字线执行读取操作之前，对与所述第一字线相邻的第三字线执行读取操作。
8.根据权利要求7所述的方法，其中，对所述第一字线的读取操作进一步基于从所述第三字线的存储单元读取的数据来执行。
9.根据权利要求7所述的方法，其中，所述第二字线是相对于所述第一字线的上字线，以及所述第三字线是相对于所述第一字线的下字线。
10.一种在非易失性存储设备中读取数据的方法，所述非易失性存储设备包括被布置在多个字线和多个位线的交叉点处的多个存储单元，所述方法包括：
接收对所述多个字线中的第一字线的读取请求；
对与所述第一字线相邻的第二字线执行读取操作；以及
基于从所述第二字线的存储单元读取的数据对所述第一字线执行读取操作，
其中，对所述第一字线执行读取操作包括：在保持施加到所述第一字线的恢复读取电压的电平的同时，基于从所述第二字线的存储单元读取的数据的编程状态和所述非易失性存储设备的操作参数中的至少一个，将与每个位线相对应的每个读出节点的电压锁存至少两次作为第一数据和第二数据，
其中，所述存储单元中的每个存储3位数据并且被编程为具有擦除状态以及第一至第七编程状态中的一个，
其中，所述第一至第七编程状态分别具有逐渐变大的第一至第七阈值电压，并且
其中，当从所述第二字线的存储单元读取的数据具有所述第一编程状态时所述第一字线的恢复读取电压的电平比当从所述第二字线的存储单元读取的数据具有第七编程状态时所述第一字线的恢复读取电压的电平低。
11.根据权利要求10所述的方法，其中，将每个读出节点的电压锁存至少两次作为第一数据和第二数据包括：
在第一时间间隔期间，根据所述第二字线的存储单元的编程状态和所述非易失性存储设备的操作参数中的至少一个来改变所述读出节点的电压；
将所述读出节点的电压锁存为所述第一数据；
对所述读出节点进行预充电；
在与所述第一时间间隔不同的第二时间间隔期间，根据所述第二字线的存储单元的编程状态和所述非易失性存储设备的操作参数中的至少一个来改变所述读出节点的电压；以及
将所述读出节点的电压锁存为所述第二数据。
12.根据权利要求11所述的方法，其中，所述第一时间间隔小于所述第二时间间隔。
13.根据权利要求11所述的方法，其中，当从所述第二字线的存储单元读取的数据具有所述第一编程状态时所述第一时间间隔和所述第二时间间隔中的每一个比当从所述第二字线的存储单元读取的数据具有第七编程状态时所述第一时间间隔和所述第二时间间隔中的每一个小。
14.根据权利要求11所述的方法，其中，所述非易失性存储设备的操作参数对应于与在对所述第二字线的存储单元执行的编程操作完成之后的时间相对应的保持时间，以及
其中，当所述第一字线的存储单元的数据具有所述第一编程状态时，所述第一时间间隔和所述第二时间间隔中的每一个随着所述保持时间增加而增加。
15.一种非易失性存储设备，包括：
存储单元阵列，包括被布置在多个字线和多个位线的交叉点处的多个存储单元；
电压生成器，被配置为响应于控制信号而生成字线电压；
地址译码器，被配置为响应于地址信号而将所述字线电压施加到所述存储单元阵列；
页缓冲器电路，通过所述位线耦接到所述存储单元阵列；以及
控制电路，被配置为生成控制信号以控制所述电压生成器，被配置为基于从所述非易失性存储设备的外部接收的命令和地址来控制所述页缓冲器电路，并且被配置为基于所述地址来生成所述地址信号，
其中，当所述控制电路接收对所述多个字线中的第一字线的读取请求时，所述控制电路被配置为：
对与所述第一字线相邻的第二字线执行读取操作；
通过基于从所述第二字线的存储单元读取的数据的编程状态和所述非易失性存储设备的操作参数中的至少一个来调整在所述第一字线的读取操作期间被施加到所述第一字线的恢复读取电压的电平，而基于从所述第二字线的存储单元读取的数据执行对所述第一字线的读取操作，
其中，所述存储单元中的每个存储3位数据并且被编程为具有擦除状态以及第一至第七编程状态中的一个，以及
其中，所述第一至第七编程状态分别具有逐渐变大的第一至第七阈值电压，并且
其中，所述控制电路被配置为控制所述电压生成器，使得当从所述第二字线的存储单元读取的数据具有所述第一编程状态时所述恢复读取电压的电平比当从所述第二字线的存储单元读取的数据具有第七编程状态时所述恢复读取电压的电平低。
16.一种在非易失性存储设备中读取数据的方法，所述非易失性存储设备包括被布置在多个字线和多个位线的交叉点处的多个存储单元，每个存储单元存储m位数据并且被编程为具有擦除状态和第一至第2m-1编程状态中的一个，m是等于或大于1的自然数，所述方法包括：
接收对所述多个字线中的第一字线的读取请求；
对与所述第一字线相邻的第二字线执行读取操作；以及
基于从所述第二字线的存储单元读取的数据来对所述第一字线执行读取操作，
其中，所述第二字线的存储单元的数据包括包含2m-1个编程状态中的最低编程状态的第一组编程状态和包含2m-1个编程状态中的最高编程状态的第二组编程状态中的一个；以及
其中，对所述第一字线执行读取操作包括：基于所述第二字线的存储单元的所述第一组编程状态和第二组编程状态来选择用于在所述第一字线的读取操作期间施加到所述第一字线的恢复读取电压的电平，
其中，选择施加到所述第一字线的恢复读取电压的电平包括：
当所述第二字线的存储单元具有所述第一组编程状态中的一个时，选择所述恢复读取电压的第一电平；以及
当所述第二字线的存储单元具有所述第二组编程状态中的一个时，选择所述恢复读取电压的比所述第一电平大的第二电平。
17.根据权利要求16所述的方法，其中，当所述第二字线的存储单元具有所述第二组编程状态中的一个时选择所述恢复读取电压的第二电平包括：
当所述第一字线的存储单元具有与对所述第一字线的存储单元执行的编程操作完成之后的时间相对应的第一保持时间时，选择所述恢复读取电压的第三电平；以及
当所述第一字线的存储单元具有与对所述第一字线的存储单元执行的编程操作完成之后的时间相对应的比所述第一保持时间大的第二时间时，选择所述恢复读取电压的比所述第三电平大的第四电平。
18.根据权利要求16所述的方法，其中，对所述第一字线执行读取操作包括：在所选择的恢复读取电压被施加到所述第一字线的同时，将与所述位线中的每一个相对应的每个读出节点的电压锁存至少两次。
19.根据权利要求18所述的方法，其中，所述两次包括：
与第一时间段相对应的第一次，在所述第一时间段期间对于所述第一字线的未耦合到所述第二字线的存储单元读出所述位线中的每个的读出节点；以及
与比所述第一时间段大的第二时间段相对应的第二次，在所述第二时间段期间对于所述第一字线的耦合到所述第二字线的存储单元读出所述位线中的每个的读出节点。
CN201710872278.1A 2016-09-23 2017-09-25 在存储设备中读取数据的方法及非易失性存储设备 Active CN107871522B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160121862A KR102620820B1 (ko) 2016-09-23 2016-09-23 비휘발성 메모리 장치의 데이터 독출 방법
KR10-2016-0121862 2016-09-23

Publications (2)

Publication Number Publication Date
CN107871522A CN107871522A (zh) 2018-04-03
CN107871522B true CN107871522B (zh) 2023-06-20

Family

ID=61685625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710872278.1A Active CN107871522B (zh) 2016-09-23 2017-09-25 在存储设备中读取数据的方法及非易失性存储设备

Country Status (3)

Country Link
US (1) US10056152B2 (zh)
KR (1) KR102620820B1 (zh)
CN (1) CN107871522B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276252B2 (en) * 2017-12-11 2019-04-30 Intel Corporation Data storage device with operation based on temperature difference
CN108492840B (zh) * 2018-03-12 2020-11-13 武汉新芯集成电路制造有限公司 灵敏放大器
JP2020035504A (ja) * 2018-08-30 2020-03-05 キオクシア株式会社 メモリシステム
CN109358984B (zh) * 2018-09-17 2020-12-11 至誉科技（武汉）有限公司 利用温度均衡数据恢复方法进行数据恢复的存储装置
KR102599123B1 (ko) * 2018-11-14 2023-11-06 삼성전자주식회사 인공 신경망 모델에 기초하여 읽기 레벨들을 추론하는 스토리지 장치 및 인공 신경망 모델의 학습 방법
EP4235672A3 (en) * 2019-11-28 2023-10-18 Yangtze Memory Technologies Co., Ltd. Methods of enhancing speed of reading data from memory device
KR20220010210A (ko) * 2020-07-17 2022-01-25 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 읽기 동작 방법
KR20220020451A (ko) 2020-08-11 2022-02-21 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 읽기 방법
KR20220054493A (ko) 2020-10-23 2022-05-03 삼성전자주식회사 비휘발성 메모리 장치, 그것을 갖는 저장 장치, 및 그것의 리드 방법
US11972810B2 (en) 2022-06-21 2024-04-30 Sandisk Technologies, Llc Read pass voltage dependent recovery voltage setting between program and program verify

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266838A (zh) * 2007-03-14 2008-09-17 海力士半导体有限公司 在非易失性存储器件中读取数据的方法
CN101361138A (zh) * 2005-12-16 2009-02-04 桑迪士克股份有限公司 以对非选定字线的高效控制来读取非易失性存储器
CN101416253A (zh) * 2006-04-12 2009-04-22 桑迪士克股份有限公司 减少编程干扰的影响
CN102479551A (zh) * 2010-11-25 2012-05-30 三星电子株式会社 非易失性存储器件及其读取方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830580B1 (ko) 2006-10-20 2008-05-21 삼성전자주식회사 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법
KR101468149B1 (ko) * 2008-09-19 2014-12-03 삼성전자주식회사 플래시 메모리 장치 및 시스템들 그리고 그것의 읽기 방법
KR101586046B1 (ko) 2009-05-26 2016-01-18 삼성전자주식회사 저장 장치 및 그것의 읽기 방법
US8370719B2 (en) * 2010-05-21 2013-02-05 Intel Corporation Persistent moving read reference
KR101818504B1 (ko) 2011-02-24 2018-01-15 삼성전자 주식회사 반도체 메모리 장치 및 반도체 메모리 시스템
KR101772951B1 (ko) * 2011-03-10 2017-09-13 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
KR101913291B1 (ko) 2011-09-09 2018-12-28 삼성전자주식회사 비휘발성 메모리 장치, 그 데이터 판독 방법 및 기록 매체
KR101775660B1 (ko) * 2011-09-29 2017-09-07 삼성전자주식회사 워드 라인 전압의 변화없이 상이한 문턱 전압들을 갖는 메모리 셀들을 읽는 방법 및 그것을 이용한 불 휘발성 메모리 장치
KR101830808B1 (ko) 2011-11-04 2018-02-22 삼성전자주식회사 메모리 시스템 및 그것의 데이터 저장 방법
KR20140065244A (ko) 2012-11-21 2014-05-29 서울대학교산학협력단 랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법
KR20160005264A (ko) 2014-07-04 2016-01-14 삼성전자주식회사 저장 장치 및 그것의 읽기 방법들
KR102293082B1 (ko) 2014-07-29 2021-08-26 삼성전자주식회사 저장 장치, 저장 장치의 동작 방법, 및 저장 장치를 액세스하는 액세스 방법
US9431121B2 (en) 2014-10-24 2016-08-30 Micron Technology, Inc. Read voltage adjustment
KR20160051328A (ko) 2014-11-03 2016-05-11 에스케이하이닉스 주식회사 데이터 복구 방법 및 이를 사용한 비휘발성 메모리 시스템
KR102277521B1 (ko) * 2015-01-23 2021-07-16 삼성전자주식회사 저장 장치 및 그것의 리드 리클레임 및 읽기 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101361138A (zh) * 2005-12-16 2009-02-04 桑迪士克股份有限公司 以对非选定字线的高效控制来读取非易失性存储器
CN101416253A (zh) * 2006-04-12 2009-04-22 桑迪士克股份有限公司 减少编程干扰的影响
CN101266838A (zh) * 2007-03-14 2008-09-17 海力士半导体有限公司 在非易失性存储器件中读取数据的方法
CN102479551A (zh) * 2010-11-25 2012-05-30 三星电子株式会社 非易失性存储器件及其读取方法

Also Published As

Publication number Publication date
US20180090216A1 (en) 2018-03-29
KR20180032788A (ko) 2018-04-02
KR102620820B1 (ko) 2024-01-03
CN107871522A (zh) 2018-04-03
US10056152B2 (en) 2018-08-21

Similar Documents

Publication Publication Date Title
CN109979511B (zh) 操作非易失性存储器装置的方法以及擦除数据的方法
CN107871522B (zh) 在存储设备中读取数据的方法及非易失性存储设备
US11594283B2 (en) Non-volatile memory device and memory system including the same and program method thereof
US10892015B2 (en) Nonvolatile memory device and method of programming in the same
US10847228B2 (en) Nonvolatile memory device and method of programming in the same
CN111667859B (zh) 非易失性存储器件和存储系统
CN109308929B (zh) 包括nand串的存储器设备及操作存储器设备的方法
CN107068186B (zh) 操作存储装置的方法
CN108089992B (zh) 操作非易失性存储器装置的方法
KR101734204B1 (ko) 프로그램 시퀀서를 포함하는 플래시 메모리 장치 및 시스템, 그리고 그것의 프로그램 방법
US10573378B2 (en) Methods of programming memory devices
CN109273028B (zh) 用于非易失性存储器设备的电压生成器及其操作方法
US10825530B2 (en) Method of erasing data in nonvolatile memory device by changing level of voltage and duration of time to apply the voltage for target erase block

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant