KR20140065244A - 랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법 - Google Patents

랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법 Download PDF

Info

Publication number
KR20140065244A
KR20140065244A KR1020120132532A KR20120132532A KR20140065244A KR 20140065244 A KR20140065244 A KR 20140065244A KR 1020120132532 A KR1020120132532 A KR 1020120132532A KR 20120132532 A KR20120132532 A KR 20120132532A KR 20140065244 A KR20140065244 A KR 20140065244A
Authority
KR
South Korea
Prior art keywords
voltage
read
control electrode
applying
nonvolatile memory
Prior art date
Application number
KR1020120132532A
Other languages
English (en)
Inventor
이종호
정민규
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020120132532A priority Critical patent/KR20140065244A/ko
Publication of KR20140065244A publication Critical patent/KR20140065244A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 소자에서의 읽기 방법에 관한 것이다. 상기 읽기 방법은,
읽기동작(Read Operation)에서 제어전극에 읽기전압(Read Pulse 또는 Read Voltage)을 인가하기 전의 대기상태에서 들어가고 있는 전압에 0 V가 아닌 전압을 제어전극에 인가하여 트랩에 전하를 채우거나 비우는 단계; 트랩에 전하를 채우거나 비운 상태에서 읽기 동작을 위한 읽기 전압을 인가하는 단계;를 구비하여, RTN 효과를 억제한다. 상기 대기전압 상태에서 제어 전극에 인가되는 전압은 통과 전압과 동일하거나, 0 V 보다 크거나 작은 전압인 것이 바람직하다.
본 발명에 따른 읽기 방법에 의하여, 읽기 동작을 위한 전압 인가전에 통과(pass) 전압을 유지하거나 0 Volt 보다 높거나 낮은 전압을 인가함으로써, RTN 에 의한 비트라인 전류의 랜덤한 특성을 줄일 수 있게 되고, 이로 인해 소자의 문턱 전압의 산포를 개선할 수 있게 된다.

Description

랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법{Read method in semiconductor device to suppress RTN effect }
본 발명은 비휘발성 메모리에서의 읽기 방법에 관한 것으로서, 더욱 구체적으로는 비휘발성 메모리 셀을 포함한 제반 반도체 소자에서 Random Telegraph Noise (RTN) 에 의해 발생하는 전류의 요동(fluctuation)을 억제하여 읽을 수 있게 하는 반도체 소자에서의 읽기 방법에 관한 것이다.
최근 플래시 메모리가 축소화됨에 따라, 채널에서의 캐리어 (n 형 FET의 경우 전자)가 트랩(trap)에 무작위로 capture되거나 emission됨에 발생되는 Random telegraph noise (RTN)가 문턱전압 산포에서 중요한 이슈가 되고 있다. 연구 결과에 따르면, RTN에 의한 문턱 전압 변화에 따른 산포가 NOR flash memory와 NAND flash memory에서 모두 관찰되고 있으며, 셀 크기가 감소함에 따라 이러한 셀 산포는 더욱 증가하고 있다. 특히, 최근 셀의 집적도를 높이기 위하여 하나의 셀에 2개 이상의 정보를 저장하는 낸드 플래시 메모리 기술 사용되고 있는데 여기에서는 이러한 문제는 더욱 심각하다. 예를 들어, 하나의 낸드 셀에 2자리의 2진수 정보(2 bit)를 저장하는 경우, 4가지 다른 문턱전압이 구현되어야 한다. 셀에서 이러한 문턱전압의 구현은 각기 다른 문턱전압에서 산포를 보이게 되며, 이 산포는 가능한 한 줄여야 셀의 내구성을 보장하면서 저장된 정보를 정확하게 읽을 수 있게 된다. 이러한 상황에서 상기 RTN은 문턱전압의 산포를 증가시키는 요인으로 작용하여, 인접한 문턱전압 사이의 구분을 어렵게 만든다. 그 동안 RTN에 대한 많은 연구가 수행되었지만, 누구도 RTN에 의한 영향을 줄일 수 있는 바이어스 인가 방법을 제시하지 못했다. 이와 같이, RTN은 축소화된 비휘발성 메모리 셀에서 산포를 증가시키는 주요 요인으로, 읽기 동작 (read operation)과 셀 소자의 안정성에 심각한 문제를 주고 있다.
도 1은 비휘발성 메모리에 있어서, RTN에 의해 발생되는 전류의 요동(fluctuation) 을 도시한 그래프이다. 도 1에 도시된 바와 같이, 비휘발성 메모리의 읽기동작 시 제어전극에 일정한 전압이 유지된 상태에서 전자(이하 n 형 FET라 가정하고 설명함)가 트랩에서 빠져나온 emission state에서는 높은 전류가, capture state에서는 낮은 전류가 관찰된다. 상기 전류의 변화는 문턱전압의 변화와 관계가 있으므로, 읽기 동작에서 전류변화의 크기에 따라 오류가 발생될 수 있다. 기존의 비휘발성 메모리 셀 읽기 동작에서 해당 셀 소자의 제어전극에 읽기전압이 인가되되, 0 V가 인가되거나 0 V에서 유한한 양의 전압이 인가된다. 이 경우, 해당 셀의 터널링 절연막에 RTN 을 일으키는 트랩이 있고, 이 트랩에 전자가 무작위로 capture되거나 emission되어 읽기 동작에서의 전류가 일정하지 않게 된다. 이는 바로 문턱전압의 산포로 이어져 문제가 된다.
하지만, RTN에 의한 전류의 요동 또는 문턱 전압의 산포는 일종의 자연현상으로 인위적으로 억제하는 데는 한계가 있다. 따라서, 대개 이러한 현상을 감안하여 문턱전압 여유(margin)을 크게 하여 읽기 동작을 수행한다. 인접한 문턱전압 사이에 상기 여유를 크게 한다는 것은 상대적으로 많은 저장된 전하의 차이를 구현해야, 즉, 더 많은 전하를 저장하거나 제거해야 한다. 이 과정에서 터널링 절연막은 열화되고, 또한 터널링 절연막의 깊은 에너지 트랩에 전하가 원치 않게 저장되어 문턱전압의 변화를 가져온다. 상기 터널링 절연막의 열화는 저장된 전하를 유지(retention)하는데도 영향을 주기 때문에 터널링 절연막이 가능한 한 열화되지 않도록 해야 한다. 만약, RTN을 억제할 수 있다면 이러한 문제를 크게 개선할 수 있기 때문에, RTN을 억제할 수 있는 다양한 방법이 요구되고 있다.
한국등록특허공보 제 10-769258호
Comprehensive Understanding of Random Telegraph Noise with Physics Based Simulation(저자 : Y. Higashi, N. Momo1, H. S. Momose, T. Ohguro, and K. Matsuzawa , 소속기관 : Toshiba, 발표논문 : Symposium on VLSI technology. 발표년도 : 2011년)
전술한 문제점을 해결하기 위한 본 발명의 목적은 비휘발성 메모리에서의 RTN 효과에 따른 전류의 요동(fluctuation) 을 줄이고 셀의 문턱 전압의 산포를 개선할 수 있는 읽기 방법을 제공하는 것이다. 또한 제반 반도체 소자 및 제어전극(Gate)을 포함하는 FET (Field Effect Transistor)나 MOS (Metal Oxide Semiconductor) 구조와 감지물질을 융합한 센서에서 정확한 신호를 읽고자 할 경우, 상기 전류의 요동을 줄이는 읽기 방법을 제공한다.
전술한 기술적 과제를 달성하기 위한 본 발명의 특징은, 반도체 소자에서의 읽기 방법에 관한 것으로서, 읽기동작(Read Operation)에서 제어전극에 읽기전압(Read Pulse 또는 Read Voltage)을 인가하기 전의 대기상태에서 들어가고 있는 전압에 0 V가 아닌 전압을 제어전극에 인가하여 트랩에 전하를 채우거나 비우는 단계; 트랩에 전하를 채우거나 비운 상태에서 읽기 동작을 위한 읽기 전압을 인가하는 단계;를 구비하여, RTN 효과를 억제한다.
전술한 특징에 따른 반도체 소자에서의 읽기방법에 있어서, 상기 대기전압 상태에서 제어 전극에 인가되는 전압은 통과 전압과 동일하거나, 0 V 보다 크거나 작은 전압인 것이 바람직하다.
전술한 특징에 따른 반도체 소자에서의 읽기 방법에 있어서, 상기 반도체 소자는 비휘발성 메모리 소자인 것이 바람직하다.
본 발명의 다른 특징에 따른 셀 스트링에서의 읽기 방법은, 반도체 바디에 일렬로 배치된 다수 개의 비휘발성 메모리 셀 소자들과 상기 다수 개의 비휘발성 메모리 셀 소자들의 양단에 배치된 1개 이상의 스위칭 소자를 구비하는 셀 스트링에서의 읽기 방법으로서, (a) 상기 다수 개의 비휘발성 메모리 셀 소자들의 제어전극에 통과(pass) 전압을 일정시간 인가하는 단계, 및 (b) 상기 (a) 단계에 이어서, 읽기 동작이 필요한 특정 비휘발성 메모리 셀 소자의 제어전극에 상기 통과전압보다 크기가 작은 읽기 전압을 바로 일정시간 인가한 후, 읽기 전압을 인가하여 읽기 동작을 수행하는 단계를 구비한다.
본 발명의 또 다른 특징에 따른 셀 스트링에서의 읽기 방법은, 반도체 바디에 일렬로 배치된 다수 개의 비휘발성 메모리 셀 소자들과 상기 다수 개의 비휘발성 메모리 셀 소자들의 양단에 배치된 1개 이상의 스위칭 소자를 구비하는 셀 스트링에서의 읽기 방법으로서,(a) 상기 다수 개의 비휘발성 메모리 셀 소자들의 제어전극에 통과(pass) 전압을 일정시간 인가하는 단계, (b) 상기 (a) 단계에 이어서, 상기 통과 전압보다는 크기가 작고 읽기 전압보다는 크기가 큰 임의의 전압을 바로 일정시간 인가한 후, 읽기 전압을 일정시간 인가하는 단계를 구비한다.
본 발명에 따른 읽기방법에 의하여, 읽기동작 시 제어전극에 읽기전압을 인가하기 전 대기상태에서 양(+) 또는 음(-)의 전압을 일정시간 인가한 상태에서 곧바로 읽기전압을 인가함으로써, RTN (Random Telegraph Noise)에 의한 전류의 요동(fluctuation)을 줄여 정확하게 전류를 읽을 수 있게 된다.
특히, 축소화된 셀 소자를 갖는 낸드 플래시 메모리에서 특정 셀 소자를 읽기 전에 이 셀의 제어전극에 통과(pass) 전압을 일정시간 인가하고 바로 읽기 전압을 인가함으로써, RTN 에 의한 셀 소자의 요동을 크게 억제할 수 있고, 결국 셀 소자의 문턱전압 산포를 크게 개선할 수 있다.
본 발명에 따른 방법은, 노어(NOR) 또는 낸드 (NAND) 플래시 메모리 뿐만 아니라 기존의 LSI 소자에서도 상기 RTN에 의한 전류 요동을 줄일 수 있게 된다.
또한 게이트 전극을 포함하는 FET (Field Effect Transistor)나 MOS (Metal Oxide Semiconductor) 구조와 감지물질을 융합한 센서에 상기 읽기 방법을 적용할 수 있다. 예를 들어, 상기 센서가 미세한 신호를 감지하여 읽어내는 경우, 상기 RTN에 의한 영향을 줄일 수 있는 읽기 방법은 매우 유용하게 된다.
도 1은 RTN에 의해서 발생하는 전류의 요동(fluctuation) 을 도시한 그래프이다.
도 2는 본 발명의 바람직한 실시예에 따른 제안된 읽기동작 시 선택된 소자의 제어전극에 인가되는 전압의 파형도이다.
도 3은 본 발명의 바람직한 실시예에 따른 읽기 방법에 있어서, 읽기동작에서 읽기전압이 들어가기 전의 대기상태에서의 전압을 (a) 0V, (b) -5V, (c) 5V로 각각 설정하고 펄스(Pulse) 형태의 전압을 제어전극에 인가하여 읽은 IBL-VCG 특성 그래프이다. 여기서 IBL은 비트라인 전류이고 VCG는 제어전극 전압이다.
도 4는 본 발명의 바람직한 실시예에 따른 읽기 방법에 있어서, 읽기동작에서 읽기전압이 들어가기 전의 대기전압을 각각 (a) 0V, (b) 5V 로 하고 읽기전압을 인가한 상태에서의 소자의 전류를 읽은 파형 그래프이다.
도 5는 본 발명의 바람직한 실시예에 따른 읽기 방법과 종래의 방법을 비교 설명하기 위하여 적용한 회로도이다.
도 6은 도 5의 회로를 이용하여, 본 발명의 바람직한 실시예에 따른 읽기 방법과 종래의 읽기 방법을 비교하기 위하여 각 라인에 인가된 전압 파형도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 RTN 효과를 억제시킬 수 있는 비휘발성 메모리에서의 읽기 방법을 구체적으로 설명한다.
비휘발성 메모리에서 데이터를 읽기위해 읽기 동작이 필요한 특정 비휘발성 메모리 셀 소자(이하 선택된 소자)에 전류를 이용해 문턱전압(Threshold Voltage : VTH)을 읽어야 한다. 하지만 선택된 소자에 RTN을 발생 시키는 트랩(trap)이 존재 한다면 이로 인해 전류의 요동(fluctuation)이 발생하여 문턱전압이 일정하게 읽히지 않게 되고, 이와 같은 현상으로 인해 문턱전압의 산포가 커지게 된다. 따라서 본 발명은 전술한 문제점을 해결하기 위해 읽기동작 시 선택된 소자의 제어전극에 인가되는 전압의 형태를 변화시켜 RTN에 의한 전류의 요동을 억제하는 방법을 제시한다. 기존의 비휘발성 메모리 셀 읽기동작에서 선택된 소자의 제어전극에 읽기전압이 인가되되, 0 V가 인가되거나 0 V에서 유한한 양의 전압이 인가된다. 이 때 제어전극에 읽기전압이 들어가기 전의 상태를 '대기상태'라 명명한다. 하지만 본 발명에서는 해당 셀 소자의 제어전극에 대기상태에서 0V가 아닌 다른 전압을 인가한 상태에서 곧바로 읽기전압을 인가하여 RTN에 의한 전류의 요동을 없애는 방법을 제공하는 것을 특징으로 한다.
도 2는 본 발명의 바람직한 실시예에 따른 제안된 읽기동작 시 인가되는 전압의 파형도들이다. 도 2에 나타난 파형들은 읽기동작에서 선택된 소자의 제어전극에 인가되는 전압을 나타내었으며, 읽기전압이 들어가기 전과 읽기전압이 인가된 후의 전압을 나타내고 있다. 비휘발성 메모리의 읽기동작 시 제어전극에 대기상태에서 전 도 2를 참조하면, 본 발명에 따른 읽기 방법은 제어전극에 (a) 읽기전압 인가 전의 대기상태에서 통과전압을 인가한 상태로 유지하거나, (b) 읽기전압 인가 전의 대기상태에서 0V 보다 적게 유지하거나, (c) 읽기전압 인가 전의 대기상태에서 읽기전압보다는 크고 통과전압 보다는 작은 전압인 인가한 상태를 유지하는 방법을 사용할 수 있다.
도 3은 본 발명의 바람직한 실시예에 따른 읽기 방법에 있어서, 읽기동작에서 읽기전압이 들어가기 전 대기상태에서 제어전극의 전압을 (a) 0V, (b) -5V, (c) 5V로 각각 설정하고 펄스(Pulse)형태의 전압을 제어 전극에 인가하여 읽은 IBL-VCG 특성 그래프이다. 도 3의 (a)를 참조하면, 대기상태의 전압이 0 V인 같은 형태의 전압이 제어전극을 통해 들어가는 경우라도 RTN을 발생시키는 트랩에 전자가 capture 된 상태와 emission 된 상태에 따라서 읽을 때마다 소자 전류가 일정하지 않은 특성을 보이게 된다. 도 3의 (b)의 경우에는 제어 전극에 -5V 의 펄스를 인가하여 트랩에 전자가 빠진 상태를 유지한 채 소자에 읽기 동작을 하고, 도 3의 (c)의 경우에는 제어 전극에 +5V 의 펄스를 인가하여 트랩에 전자가 채워진 상태를 유지한 채 읽기 동작을 하게 됨으로써, RTN을 발생시키는 트랩에 의해 발생하는 소자의 전류의 요동을 제거할 수 있었다.
기존의 비휘발성 메모리 셀 읽기 동작에서 선택된 소자의 제어전극에 읽기전압이 인가되되, 0 V가 인가되거나 0 V에서 유한한 양의 전압이 인가된다. 하지만 본 발명에서는 해당 셀 소자의 제어전극에 읽기전압이 인가되기 전 대기상태에서 0V가 아닌 다른 전압을 인가한 상태에서 읽기전압을 인가하여 RTN에 의한 전류의 요동을 없애고, 이로 인해 소자의 산포를 개선시킬 수가 있다
도 4는 본 발명의 바람직한 실시예에 따른 읽기 방법에 있어서, 읽기동작에서 읽기전압이 제어전극에 인가되기 전의 대기전압을 각각 (a) 0V, (b) 5V 로 하고, 읽기전압을 인가한 상태에서의 소자 전류를 읽은 파형 그래프이다.
도 4의 (a)의 경우는 대기전압을 0 V 로 놓고 읽기전압을 인가하여 비트라인 전류를 읽은 파형이다. 도 4의 (a)의 파형 측정을 위하여, 소자의 전류를 읽는 실험을 5번 반복했을 때 4번은 트랩에 전자가 비워진 상태로 전류가 흘렀고, 1번은 트랩에 전자가 채워진 상태로 전류가 흘렀다. 도 4의 (a)에 도시된 바와 같이, 같은 형태의 전압을 제어전극에 주더라도 항상 일정한 전류가 흐르지 않음을 확인할 수 있었다.
도 4의 (b)는 대기전압을 5V로 하고 소자 전류를 5번 반복하여서 읽었을 때의 파형이다. 도 4의 (b)에 도시된 바와 같이, 실험결과 모든 상태에서 트랩에 전자가 채워서 일정한 전류를 보임을 알 수 있었다.
도 5는 본 발명의 바람직한 실시예에 따른 읽기 방법과 종래의 방법을 비교 설명하기 위하여 적용한 낸드플래시 메모리 셀들의 회로도이며, 도 6은 도 5의 회로를 이용하여, 본 발명의 바람직한 실시예에 따른 읽기 방법과 종래의 읽기 방법을 비교하기 위하여 각 라인에 인가된 전압 파형도들이다. 여기에서 Selected WL(Word Line)에 인가되는 전압은 선택된 소자의 제어전극에 인가되게 된다. 도 6의 (a)는 종래의 읽기 방법에 따른 전압 인가 방법이며 (b)는 본 발명에 따른 전압 인가 방법이다. 도 6에 도시된 바와 같이, 본 발명에 따른 읽기방법은, 읽기동작 전의 대기상태의 전압으로 특히 통과 전압을 인가하고 있다가 읽기 전압을 인가하는 방법을 적용하였다. DSL(Drain Select Line), SSL(Source Select Line)에 전압이 들어가서 소자의 전류가 읽히기 전에 제안된 파형을 인가하면 위에서 설명한 효과를 얻을 수 있다. 도 6에서는 도 2의 (a)에서 제안된 방법이 선택된 소자의 제어전극에 인가되는 일례를 보인 것이며, 도 2의 (b)와 (c)에 표시된 것도 적용될 수 있다. 본 발명에서 도시된 것 이외에도 본 발명의 개념은 다양한 펄스 인가 방법으로 변형될 수 있다.
본 발명에 따른 읽기 방법은, 반도체 바디에 일렬로 배치된 다수 개의 비휘발성 메모리 셀 소자들과 상기 다수 개의 비휘발성 메모리 셀 소자들의 양단에 배치된 1개 이상의 스위칭 소자를 구비하는 셀 스트링에도 적용될 수 있다.
전술한 구조의 셀 스트링에서의 읽기 방법의 일실시 형태는, (a) 상기 다수 개의 비휘발성 메모리 셀 소자들의 제어전극에 통과(pass) 전압을 일정시간 인가하는 단계, 및 (b) 상기 (a) 단계에 이어서, 읽기 동작이 필요한 특정 비휘발성 메모리 셀 소자의 제어전극에 상기 통과전압보다 크기가 작은 읽기 전압을 바로 일정시간 인가한 후, 읽기 전압을 인가하여 읽기 동작을 수행하는 단계를 구비한다.
전술한 구조의 셀 스트링에서의 읽기 방법의 다른 실시 형태는, (a) 상기 다수 개의 비휘발성 메모리 셀 소자들의 제어전극에 통과(pass) 전압을 일정시간 인가하는 단계, (b) 상기 (a) 단계에 이어서, 상기 통과 전압보다는 크기가 작고 읽기 전압보다는 크기가 큰 임의의 전압을 바로 일정시간 인가한 후, 읽기 전압을 일정시간 인가하는 단계를 구비할 수 있다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 따른 읽기 방법은 RTN에 의한 문턱전압의 변화를 억제하는 것으로서, 축소화된 비휘발성 메모리 셀과 같은 반도체 소자의 읽기 동작에 널리 사용될 수 있다. 또한, 센서와 같이 미세한 신호를 읽는 반도체 소자에 이용될 수 있다.

Claims (5)

  1. 반도체 소자에서의 읽기 방법에 있어서,
    읽기 동작을 위한 읽기 전압을 인가하기 전의 대기 전압 상태에서 0 V가 아닌 전압을 제어 전극에 인가하여 트랩에 전하를 채우거나 비우는 단계;
    트랩에 전하를 채우거나 비운 상태에서 읽기 동작을 위한 읽기 전압을 인가하는 단계;
    를 구비하여, RTN(Random Telegraph Noise)에 의한 읽기전류 변화를 억제하는 것을 특징으로 하는 반도체 소자에서의 읽기 방법.
  2. 제1항에 있어서, 상기 대기 전압 상태에서 제어 전극에 인가되는 전압은 크기에 있어 0 V 보다 크거나 작은 펄스 전압인 것을 특징으로 하는 반도체 소자에서의 읽기 방법.
  3. 제1항에 있어서, 상기 반도체 소자는 게이트에 해당하는 제어 전극을 포함하는 비휘발성 메모리 셀 소자인 것을 특징으로 하는 반도체 소자에서의 읽기 방법.
  4. 반도체 바디에 일렬로 배치된 다수 개의 비휘발성 메모리 셀 소자들과 상기 다수 개의 비휘발성 메모리 셀 소자들의 양단에 배치된 1개 이상의 스위칭 소자를 구비하는 셀 스트링에서의 읽기 방법에 있어서,
    (a) 상기 다수 개의 비휘발성 메모리 셀 소자들의 제어전극에 통과(pass) 전압을 일정시간 인가하는 단계;
    (b) 상기 (a) 단계에 이어서, 읽기 동작이 필요한 특정 비휘발성 메모리 셀 소자의 제어전극에 상기 통과전압보다 크기가 작은 읽기 전압을 바로 일정시간 인가한 후, 읽기 전압을 인가하여 읽기 동작을 수행하는 단계;
    를 구비하는 것을 특징으로 하는 셀 스트링에서의 읽기 방법.
  5. 반도체 바디에 일렬로 배치된 다수 개의 비휘발성 메모리 셀 소자들과 상기 다수 개의 비휘발성 메모리 셀 소자들의 양단에 배치된 1개 이상의 스위칭 소자를 구비하는 셀 스트링에서의 읽기 방법에 있어서,
    (a) 상기 다수 개의 비휘발성 메모리 셀 소자들의 제어전극에 통과(pass) 전압을 일정시간 인가하는 단계;
    (b) 상기 (a) 단계에 이어서, 상기 통과 전압보다는 크기가 작고 읽기 전압보다는 크기가 큰 임의의 전압을 바로 일정시간 인가한 후, 읽기 전압을 일정시간 인가하는 단계;
    를 구비하는 것을 특징으로 하는 셀 스트링에서의 읽기 방법.

KR1020120132532A 2012-11-21 2012-11-21 랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법 KR20140065244A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120132532A KR20140065244A (ko) 2012-11-21 2012-11-21 랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120132532A KR20140065244A (ko) 2012-11-21 2012-11-21 랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법

Publications (1)

Publication Number Publication Date
KR20140065244A true KR20140065244A (ko) 2014-05-29

Family

ID=50892216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120132532A KR20140065244A (ko) 2012-11-21 2012-11-21 랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법

Country Status (1)

Country Link
KR (1) KR20140065244A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056152B2 (en) 2016-09-23 2018-08-21 Samsung Electronics Co., Ltd. Methods of reading data in nonvolatile memory devices and nonvolatile memory devices
US10311187B2 (en) 2015-10-13 2019-06-04 Samsung Electronics Co., Ltd. Circuit design method and simulation method based on random telegraph signal noise

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040081462A (ko) * 2002-01-18 2004-09-21 쌘디스크 코포레이션 일시적 동요를 이용한 트랜지스터들 및 소형 디바이스들을위한 잡음 감소 기술
KR20100066554A (ko) * 2007-09-11 2010-06-17 마이크론 테크놀로지, 인크. 반도체 장치에서의 노이즈 감소
KR20120011642A (ko) * 2010-07-29 2012-02-08 삼성전자주식회사 기준 셀을 포함하는 불휘발성 메모리 장치 및 그것의 기준 전류 설정 방법
KR101200125B1 (ko) * 2010-12-20 2012-11-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040081462A (ko) * 2002-01-18 2004-09-21 쌘디스크 코포레이션 일시적 동요를 이용한 트랜지스터들 및 소형 디바이스들을위한 잡음 감소 기술
KR20100066554A (ko) * 2007-09-11 2010-06-17 마이크론 테크놀로지, 인크. 반도체 장치에서의 노이즈 감소
KR20120011642A (ko) * 2010-07-29 2012-02-08 삼성전자주식회사 기준 셀을 포함하는 불휘발성 메모리 장치 및 그것의 기준 전류 설정 방법
KR101200125B1 (ko) * 2010-12-20 2012-11-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10311187B2 (en) 2015-10-13 2019-06-04 Samsung Electronics Co., Ltd. Circuit design method and simulation method based on random telegraph signal noise
US10056152B2 (en) 2016-09-23 2018-08-21 Samsung Electronics Co., Ltd. Methods of reading data in nonvolatile memory devices and nonvolatile memory devices

Similar Documents

Publication Publication Date Title
Ray et al. True random number generation using read noise of flash memory cells
TWI536389B (zh) 非依電性記憶體規劃演算法則裝置及方法
JP5902111B2 (ja) 半導体記憶装置
US9390791B2 (en) Resistance change non-volatile storage memory device and method
US8942035B2 (en) Non-sequential encoding scheme for multi-level cell (MLC) memory cells
CN107785051A (zh) 半导体存储装置
CN108463852B (zh) 包含在存储器单元中建立负本体电位的设备及方法
TW200522078A (en) Methods for identifying non-volatile memory elements with poor subthreshold slope or weak transconductance
JP2009146480A (ja) 記憶装置および情報再記録方法
JP2009146479A (ja) 記憶装置および情報再記録方法
JP2009076680A (ja) 不揮発性半導体記憶装置及びその動作方法
CN106558342B (zh) 非易失性半导体存储装置及其擦除方法
TW201546810A (zh) Ｎａｎｄ型快閃記憶體及其程式化方法
KR101679250B1 (ko) 고신뢰성 비휘발성 반도체 메모리 및 그 데이터 소거 방법
Ma et al. Fully-CMOS multi-level embedded non-volatile memory devices with reliable long-term retention for efficient storage of neural network weights
US20130343124A1 (en) Semiconductor memory device and operation method for same
KR20140065244A (ko) 랜덤텔레그래프 노이즈 영향을 억제하기 위한 반도체 소자에서의 읽기 방법
CN112262435B (zh) 用于确定存储器单元的预期数据使用期限的设备及方法
Cho et al. Adaptive multi-pulse program scheme based on tunneling speed classification for next generation multi-bit/cell NAND flash
TWI702603B (zh) 非揮發性記憶體元件和用於通過施加多個位元線偏壓在非揮發性記憶體元件中編程的方法
JP2007042166A (ja) 不揮発性半導体記憶装置及びその動作方法
JP4354498B2 (ja) 半導体メモリ装置の製造方法及び半導体メモリ装置の再生方法及び半導体メモリ装置の再出荷方法
JP5801049B2 (ja) 半導体記憶装置へのデータの書込み方法及び半導体記憶装置
TWI576846B (zh) 快閃記憶體的資料寫入方法與其控制裝置
JP5755909B2 (ja) 半導体不揮発性メモリ及びデータ書き込み方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application