CN103632721B - 用于非易失存储器中的可切换擦除或写入操作的方法和系统 - Google Patents

用于非易失存储器中的可切换擦除或写入操作的方法和系统 Download PDF

Info

Publication number
CN103632721B
CN103632721B CN201310371453.0A CN201310371453A CN103632721B CN 103632721 B CN103632721 B CN 103632721B CN 201310371453 A CN201310371453 A CN 201310371453A CN 103632721 B CN103632721 B CN 103632721B
Authority
CN
China
Prior art keywords
erasing
write
memory cell
operations
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310371453.0A
Other languages
English (en)
Other versions
CN103632721A (zh
Inventor
W.阿勒斯
L.卡斯特罗
M.杰弗雷莫夫
J.奥特施特德特
E.帕帕里斯托
C.彼得斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103632721A publication Critical patent/CN103632721A/zh
Application granted granted Critical
Publication of CN103632721B publication Critical patent/CN103632721B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明涉及用于非易失存储器中的可切换擦除或写入操作的方法和系统。实施例涉及系统和方法,所述方法包括在两种或更多种擦除操作和/或两种或更多种写入操作之间进行切换,以用于对非易失存储器的至少一个存储单元进行擦除和/或写入的步骤,其能够针对所述存储器内的特定擦除和/或写入操作选择最适当的擦除和/或写入操作。

Description

用于非易失存储器中的可切换擦除或写入操作的方法和系统
技术领域
本发明一般涉及用于存储器中的,尤其是诸如闪速存储器的非易失存储器(NVM)中的可切换擦除或写入操作的方法和系统。在下文中,出于说明的目的,将参考闪速存储器描述本发明。然而,本发明不限于如此,而是可以找出其结合用于任何其他类型的非易失存储器的可切换擦除或写入操作的应用。
背景技术
对于非易失存储器而言,需要通过一直改变NVM存储单元的存储状态的设计以能够实现两项操作,即擦除和写入。就这一点而言,擦除通常只有对于较大的数据块体才可能,较大的数据块例如是字、块、字线(wordline)或扇区(sector)。出于该目的,通过擦除操作使所述的较大的存储数据块体复位到相同的默认值,例如,“全零”或者“全1”。与之形成对比的是,写入以逐位(即,选择性)的方式是必然可能的,从而个别地能够实现针对每个存储单元或每个位的任意数据的存储。
逐位写入可以是高度并行但较慢的实现方式,例如,“福勒-诺得海姆(Fowler-Nordheim)”隧穿,或者是快速但是高功耗并因此低并行的方法,例如,“热电子”注入。
对于面积有效的闪速存储器而言,擦除粒度或选择性目前通常为至少字线(≥1000比特),即,选择性地擦除单个字乃至单个位都是不可能的。常规上,能够选择个别字的擦除操作通常需要面积低效的EEPROM阵列的实现方式。这意味着必须在存储器阵列自身中集成“字开关”,其允许针对个别擦除而选择对应的字。
在某些情况下,快速的逐位擦除操作对于闪速存储器也可能是高度有利的。例如,这可能是在单个被擦除的单元在写入数据的不同部分期间受到干扰时的情况。在这种情况下,将不得不对整个页面进行再次擦除并重新写入,从而导致几个数量级的非预期的有效写入时间延迟。
因而,本发明的主题是在闪速存储器中,即,在没有阵列中的字开关的存储器中,能够实现对字乃至位的选择性修改(擦除/写入)。优选可以非常快地执行对存储单元的对应修改操作。
出于这些或其他原因,存在对于本发明的需要。
发明内容
提供了用于存储器中的可切换擦除或写入操作的方法和系统,其基本上如附图中的至少一个所示和/或如结合附图中的至少一个所描述的,如在权利要求中更加完整地阐述的。
根据对附图进行参考的以下详细描述,实施例的进一步特征和优点将变得显而易见。
附图说明
包括附图来提供进一步的理解,该附图被结合在本说明书中并且构成本说明书的一部分。附图涉及示例和实施例,并且与该描述一起用于解释本发明的原理。其他实施例以及实施例的许多预期优点将被容易地认识到,因为通过参考以下详细描述,它们将变得更好理解。
图1示出了根据实施例的用以针对“福勒-诺得海姆”擦除操作在闪速存储器中选择存储单元的页面的可能的电压状况;
图2示出了根据实施例的用以针对 “热空穴”擦除操作在闪速存储器中选择两个个别的存储单元的可能的电压状况;
图3示出了根据实施例的用以针对 “福勒-诺得海姆”写入操作在闪速存储器中选择两个个别的存储单元的可能的电压状况;
图4示出了根据实施例的用以针对 “热电子”写入操作在闪速存储器中选择两个个别的存储单元的可能的电压状况;以及
图5示出了用以基于确定用于对闪速存储器的特定擦除操作的最适当的擦除操作,来在至少两种不同的擦除操作之间进行选择以擦除闪速存储器的方法的实施例的流程图。
具体实施方式
在下面的详细描述中,对形成其一部分的附图进行参考,并且在附图中通过说明的方式示出了具体实施例。要理解的是,可以利用其他实施例,并且可以在不脱离本发明的范围的情况下,做出结构或其他改变。因此,不以限制性意义理解以下详细描述,并且本发明的范围由所附权利要求所限定。
“Hot-hole”擦除操作,即在下文中的HH擦除,原则上允许实现选择性且快速的擦除。这里可以将擦除操作视作是利用“热电子”(下文中的HE)的经常采用的写入操作的逆操作。令人遗憾的是,HH擦除操作可能损坏被擦除的存储单元,并且因此不应被非常频繁地重复。此外,HH擦除操作可能消耗相对高的电流。
具有 “福勒-诺得海姆(隧穿)”擦除(下文中的FN擦除)的通常采用的低电流擦除操作,可以允许擦除操作的高数量重复,因为在与HH擦除操作相比时其通常对被擦除的单元造成小得多的损害。令人遗憾的是,FN擦除通常被设计为擦除至少一个字线,并因而不允许在没有例如存储阵列中的字开关的进一步手段的情况下选择性地擦除字或位。
因此,在实施例中,可以对同一闪速存储器阵列实现两种不同的擦除方法或操作。即,首先,可以实现FN擦除操作作为用于“正常的”大块擦除操作的第一擦除操作,其允许高循环计数,即,可以对特定存储单元应用的高数量的总擦除操作。其次,可以实现HH擦除操作作为用于选择性且快速的擦除操作的第二擦除操作,然而其应当只允许进行低循环计数,以避免对特定存储单元的关键损坏。
在实施例中,两种方法的可切换实现方式可以允许选择更适当的擦除操作,这对于仅实现一种擦除方法的设计是不可能的。优选地,只要有可能就应当应用FN大块擦除,其能够实现高循环计数。与此形成对比的是, HH选择性擦除应当被应用于对例如被干扰的位的时序关键“修复”。
此外,在实施例中,可以提供“增量HH擦除”作为对于“增量HE写入”的对应部分,后者能够实现对字线的选择性写入操作。在进一步的实施例中,用于实际EEPROM性能的HH擦除操作可以甚至被配置为仅对于存储器的部分是可选择的。
在上文提及的实施例的扩展中,可以实现两种可切换的写入操作。即,首先,可以提供HE写入操作,该HH写入操作可以是快速并且选择性的,但是对NVM单元稍具损坏性,并且使用增加的电流。以及其次,可以实现FN写入操作,该FN写入操作可以是选择性的,对NVM单元具有较小损坏性,并且可以消耗少得多的电流,但是其可能较慢。与FN擦除操作不同,当经由图3中的位线向取消选择的存储单元的浮置栅极极晶体管的源极施加诸如正取消选定电压38的适当的禁止电压时,FN写入操作可以是选择性的,如从图1和图3的比较显而易见的。
图1到4示出了根据实施例的针对Hot Source Triple Poly(HS 3P)存储单元的电压状况。尤其是,图1和图2将FN擦除操作与HH擦除操作进行对比,而图3和图4将FN写入操作与HE写入操作进行对比。
当然,针对1晶体管统一沟道编程(1-Transistor Uniform Channel Program,1T-UCP)存储单元的电压状况可能是不同的,并且对于本领域技术人员将是显而易见的。进一步的实施例可以包括利用两种不同的擦除和/或写入操作的HS 3P存储单元。在其他实施例中,具有1T-UCP存储单元的闪速存储器可以包括有两种不同的擦除和/或写入操作。在更进一步的实施例中,闪速存储器可以包括2T-UCP存储单元,其可以通过两种不同的擦除和/或写入操作来被擦除或写入。
也可以将本文中描述的概念应用在不能被选择性擦除的NVM类型中。非常一般而言,实施例可以涉及针对任何NVM(即,总共具有三种或者更多种不同的写入或擦除操作的每种NVM)的两种或更多种不同可切换擦除和/或写入操作的组合。
进一步关于这些附图,图1示出了根据实施例的用以针对FN擦除操作在闪速存储器中选择HS 3P存储单元的页面的可能的电压状况。在根据图1的实施例中,通过向所选择的存储单元的浮置栅极(FG)晶体管10的控制栅极14(CG)施加第一负选择电压15(这里为-5V)来针对FN擦除操作选择存储单元的上部页面。与此形成对比的是,通过向取消选择的存储单元的FG晶体管的CG施加第一正取消选择电压16(这里为10V)来针对FN擦除操作取消选择存储单元的下部页面。
根据应用于所选择的存储器页面的“福勒-诺得海姆”擦除操作,通过经由选择晶体管向所选择的存储单元的FG晶体管的漏极12施加第一正电压18以及通过使对应的位线浮置而使FG晶体管的源极13浮置,来引起所选择的存储单元的FG晶体管10的FG 11上的可能的负电荷从FG 11隧穿。通过这种方式,可以通过中和所选择的存储器页面的FG 11上的可能的负电荷来擦除所选择的存储器页面的存储单元。此外,可以通过向下部存储器页面的FG晶体管的CG 24施加正取消选择电压16(这里为10V)来针对上文提及的FN擦除操作而取消选择下部存储器页面的FG晶体管。在这点上,可以以低于逐位选择性执行如图1中所示的FN擦除操作。
图2示出了根据实施例的用以针对“热空穴”擦除操作在闪速存储器中选择两个个别的存储单元的可能的电压状况。在根据图2的实施例中,通过经由相应的位线向所选择的存储单元的FG晶体管的源极23施加第一正选择电压27(这里为6V),来针对HH擦除操作选择两个存储单元。与此形成对比的是,通过经由相应的位线向取消选择的存储单元的FG晶体管的源极23施加接地电势(即0V)而针对HH擦除操作取消选择其余存储单元。在这点上,可以以逐位选择性执行如图2中所示的HH擦除操作。
根据应用于所选择的存储单元的“热空穴”擦除操作,通过向上部存储器页面的FG晶体管的CG 24施加第一负电压25(这里为-9V)来引起正电荷以增加的可能性隧穿到FG 21上,所述正电荷由所选择的存储单元的FG晶体管的漏极22和源极23之间的第一非零电压所加速并导致“热空穴”。换言之,在所选择的存储单元的FG晶体管的FG 21中注入“热空穴”。通过这种方式,可以通过中和所选择的存储单元上的可能的负电荷来擦除所选择的存储单元。此外,可以通过向下部存储器页面的FG晶体管的CG 24施加正取消选择电压26(这里为2V)来针对上文提及的“热空穴”注入取消选择下部存储器页面的FG晶体管。
图3示出了根据实施例的用以针对“福勒-诺得海姆”写入操作在闪速存储器中选择两个个别存储单元的可能的电压状况。在根据图3的实施例中,通过经由相应的位线向所选择的存储单元的FG晶体管的源极33施加第二负选择电压37(这里为-4V)来针对FN写入操作选择两个存储单元。与此形成对比的是,通过经由相应的位线向取消选择的存储单元的FG晶体管的源极33施加第二正取消选择电压38(这里为4V)来针对FN写入操作取消选择其余存储单元。在这点上,可以以逐位选择性执行如图3中所示的FN写入操作。
根据应用于所选择的存储器页面的“福勒-诺得海姆”写入操作,通过经由相应的位线向所选择的存储单元的FG晶体管的源极施加第二负选择电压37,以及向CG 34施加第三正电压35(这里为14V),并经由所述存储单元的被关断的选择晶体管使所述FG晶体管的漏极32浮置,来引起负电荷隧穿到所选择的存储单元的FG 31上。通过这种方式,可以通过在所选择的存储单元的FG 31上施加负电荷来对所选择的存储单元的存储单元进行写入。此外,可以通过向下部存储器页面的FG晶体管的CG 34施加负取消选择电压36(这里为-4V)来针对上文提到的FN写入操作取消选择下部存储器页面的FG晶体管。
图4示出了根据实施例的用以针对 “热电子”写入操作在闪速存储器中选择两个个别存储单元的可能的电压状况。在根据图4的实施例中,通过经由相应的位线向所选择的存储单元的FG晶体管的源极43施加第二正选择电压47(这里为4V)来针对HE写入操作选择两个存储单元。与此形成对比的是,通过经由相应的位线向取消选择的存储单元的FG晶体管的源极43施加接地电势48(即0V)来针对HE写入操作取消选择其余的存储单元。在这点上,可以以逐位选择性执行图4中所示的HE写入操作。
根据应用于所选择的存储单元的“热电子”写入操作,通过向上部存储器页面的FG晶体管的CG 44施加第二正电压45(这里为12V)来引起负电荷以增加的可能性隧穿到FG 41上,所述负电荷由所选择的存储单元的FG晶体管的漏极42和源极43之间的第二非零电压所加速并导致“热电子”。换言之,将“热电子”注入到所选择的存储单元的FG晶体管的FG 41中。通过这种方式,可以通过将所述负电荷施加于所选择的存储单元的FG 41上来对所选择的存储单元进行写入。此外,可以通过向下部存储器页面的FG晶体管的CG 44施加低正取消选择电压46(这里为4V)来针对上文提到的“热电子”注入取消选择下部存储器页面的FG晶体管。在图4中的实施例中,下部存储器页面的低正取消选择电压46对应于施加至针对HE写入所选择的存储单元的FG晶体管的源极43的第二正选择电压47。
图5示出了用以基于确定用于对闪速存储器的特定擦除操作的最适当的擦除操作,来在至少两种不同的擦除操作之间进行选择来擦除闪速存储器的方法的实施例的流程图。在根据图5的方法的一个步骤50中,可以基于至少一个预定标准来确定要对存储器的至少一个存储单元应用第一内容修改操作还是应用至少一个替代内容修改操作,作为下一内容修改操作。在根据图5的方法的另外的步骤51中,可以确定将应用所述下一内容修改操作所具有的选择性作为所述至少一个标准之一。
在根据图5的方法的另一步骤52中,可以确定针对所述下一内容修改操作的容许功耗作为所述至少一个标准之一。在根据图5的方法的又一步骤53中,可以确定针对所述下一内容修改操作的容许持续时间作为所述至少一个标准之一。在根据图5的方法的再一步骤54中,可以确定容许循环计数作为所述至少一个标准之一,所述容许循环计数指示所述至少一个存储单元中的特定一个可以仍多久被所述下一内容修改操作修改一次。在根据图5的方法的另外的步骤55中,基于所述至少一个预定标准来向所述存储器的所述至少一个存储单元施加所述第一内容修改操作或者至少一个替代内容修改操作。
关于上文所描述的涉及附图的实施例,要强调的是,所述实施例基本上用于增加可理解性。除此之外,以下进一步的实施例试图说明更为一般的概念。然而,同样,不以限定性意义理解以下实施例。而是,如之前所表达的,本发明的范围由所附权利要求所限定。
在这点上,一个实施例涉及一种非易失存储装置,其适于可切换地使用“福勒-诺得海姆”擦除操作,即FN擦除操作,作为大块擦除操作,以擦除所述存储装置的多个存储单元中的多个仅可粗略选择的存储单元,或者使用“热空穴”擦除操作,即HH擦除操作,作为选择性擦除操作,以擦除所述存储装置的多个存储单元中的至少一个可个别选择的存储单元。
在实施例中,FN擦除操作对于针对特定存储单元的第一擦除循环计数是可执行的,而不引起对所述特定存储单元的关键损坏,而HH擦除操作对于针对所述特定存储单元的第二擦除循环计数是可执行的,而不引起对所述特定存储单元的关键损坏。在这一实施例中,所述第一擦除循环计数高于所述第二擦除循环计数。
所述非易失存储装置的进一步实施例适于可切换地使用FN擦除操作,以用于非时序关键的大块擦除操作,以能够实现对应擦除的存储单元的增加的耐久性,或者使用HH擦除操作,以用于时序关键的选择性擦除操作,以能够实现对个别干扰的存储单元的修复。
又一实施例涉及一种非易失存储装置,其适于可切换地使用“热电子”写入操作,即HE写入操作,以用于时序关键的选择性写入操作,或者使用“福勒-诺得海姆”写入操作,即FN写入操作,以用于非时序关键的选择性写入操作,以能够实现对应写入的存储单元的增加的耐久性。
进一步的实施例涉及一种非易失存储装置,其适于在两种或更多种擦除操作和/或两种或更多种写入操作之间进行切换,以用于对所述存储装置的至少一个存储单元进行擦除和/或写入。
在实施例中,所述存储装置进一步适于基于以下确定中的至少一个来确定针对特定的擦除和/或写入操作将所述存储装置切换至两种或更多种擦除操作和/或两种或更多种写入操作中的哪一个。即,将以逐位选择性还是以低于逐位选择性应用擦除和/或写入操作的第一确定,是否允许所述擦除和/或写入操作的预计功耗超过预定功率限制的第二确定,是否允许所述擦除和/或写入操作的预计持续时间超过预定持续时间限制的第三确定,以及针对将被写入和/或擦除的至少一个存储单元的当前循环计数是否在特定于所述擦除和/或写入操作的循环计数限制的预定范围内的第四确定。
在另一实施例中,将所述存储装置切换至下面的两种或更多种擦除操作和/或两种或更多种写入操作之一以用于特定的擦除和/或写入操作:在将以逐位选择性应用擦除和/或写入操作的情况下,为“热空穴”擦除操作,即HH擦除操作、“热电子”写入操作,即HE写入操作、和/或“福勒-诺得海姆”写入操作,即FN写入操作,否则为FN擦除操作。
此外,在这一实施例中,在允许所述擦除和/或写入操作的预计功耗超过预定功率限制的情况下,将所述存储装置切换至HH擦除操作和/或HE写入操作,否则切换至FN擦除操作和/或FN写入操作。
此外,仍然在同一实施例中,在允许所述擦除和/或写入操作的预计持续时间超过预定持续时间限制的情况下,将所述存储装置切换至FN擦除操作和/或FN写入操作,否则切换至HH擦除操作和/或HE写入操作。
进一步涉及同一实施例,在针对将被写入和/或擦除的至少一个存储单元的当前循环计数低于特定于HH擦除操作和/或HE写入操作的循环计数限制的情况下,将所述存储装置切换至所述HH擦除操作和/或HE写入操作。
替代地,在同一实施例中,在针对将被写入和/或擦除的至少一个存储单元的当前循环计数低于特定于FN擦除操作和/或FN写入操作的循环计数限制的情况下,将所述存储装置切换至所述FN擦除操作和/或FN写入操作。
在进一步的实施例中,所述存储装置适于在作为所述两种或更多种写入操作的至少“福勒-诺得海姆”写入操作,即FN写入操作,和“热电子”写入操作,即HE写入操作之间进行切换。
根据另一实施例,所述两种或更多种擦除操作包括增量“热空穴”擦除操作,以选择性地擦除对存储单元的预定选择,所述存储单元例如是可由存储装置内的预定字线所寻址的存储单元。
在实施例中,所述两种或更多种擦除操作包括“热空穴”擦除操作,以选择性地擦除预定的存储单元,所述“热空穴”擦除操作作为与EEPROM装置内的擦除操作相当的擦除操作,以产生所述存储装置的实际EEPROM性能。
进一步的实施例涉及一种非易失存储装置,其适于可切换地向存储单元应用第一擦除操作,其中,通过向FG晶体管的漏极施加第一正电压并使所述FG晶体管的源极浮置来引起所述存储单元的FG晶体管的浮置栅极FG上的负电荷从所述FG隧穿,或者向所述存储单元应用第二擦除操作,其中,通过向所述FG晶体管的控制栅极CG施加第一负电压来引起正电荷以增加的可能性隧穿到所述FG上,所述正电荷由所述存储单元的FG晶体管的漏极和源极之间的第一非零电压所加速并导致“热空穴”。在这一实施例中,所述第一和第二擦除操作通过中和所述FG上的负电荷来对所述存储单元进行擦除。
在实施例中,所述存储装置进一步适于可切换地向存储单元应用第一写入操作,其中,通过向所述CG施加第二正电压来引起负电荷以增加的可能性隧穿到所述FG上,所述负电荷由所述存储单元的FG晶体管的漏极和源极之间的第二非零电压所加速并导致“热电子”,或者向所述存储单元应用第二写入操作,其中,通过向所述FG晶体管的源极施加第二负电压,向所述CG施加第三正电压并使所述FG晶体管的漏极浮置来引起负电荷隧穿到所述FG上;其中,所述第一和第二写入操作通过向所述FG上施加负电荷来对所述存储单元进行写入。
根据实施例, 所述存储装置进一步适于通过向所述多个存储单元的多个FG晶体管的CG施加第一负选择电压来针对通过第一擦除操作进行的擦除选择多个存储单元,同时通过向另外多个存储单元的另外多个FG晶体管的CG施加第一正取消选择电压来针对通过所述第一擦除操作进行的擦除取消选择所述另外多个存储单元。
所述存储装置的另一实施例适于通过向特定存储单元的FG晶体管的源极施加第一正选择电压来针对通过第二擦除操作进行的擦除选择所述特定存储单元,同时通过向多个其他存储单元的FG晶体管的源极施加接地电势来针对通过所述第二擦除操作进行的擦除取消选择所述多个其他存储单元。
在实施例中,所述存储装置进一步适于通过向特定存储单元的FG晶体管的源极施加第二正选择电压来针对通过第一写入操作进行的写入选择所述特定存储单元,同时通过向其他存储单元的FG晶体管的源极施加接地电势来针对通过所述第一写入操作进行的写入取消选择多个其他存储单元。
所述存储装置的又一实施例适于通过向特定存储单元的FG晶体管的源极施加第二负选择电压来针对通过第二写入操作进行的写入选择所述特定存储单元,同时通过向多个其他存储单元的FG晶体管的源极施加第二正取消选择电压来针对通过所述第二写入操作进行的写入取消选择所述多个其他存储单元。
进一步的实施例涉及一种用于对非易失存储器进行擦除和/或写入的方法,其在两种或更多种擦除操作和/或两种或更多种写入操作之间进行切换,以用于对所述存储器的至少一个存储单元进行擦除和/或写入,其能够针对所述存储器内的特定擦除和/或写入操作选择最适当的擦除和/或写入操作。
在实施例中,所述切换包括在下述操作中的至少一个之间进行切换: “福勒-诺得海姆”擦除操作,即FN擦除操作,用于擦除存储器的多个仅可粗略选择的存储单元,或者“热空穴”擦除操作,即HH擦除操作,用于擦除所述存储器的多个存储单元中的至少一个可个别选择的存储单元,其比由所述FN擦除操作进行的擦除更快速;以及FN写入操作,用于非时序关键的选择性写入操作以能够实现对应写入的存储单元的增加的耐久性,或者“热电子”写入操作,即HE写入操作,用于时序关键的选择性写入操作。
所述方法的实施例进一步包括基于以下确定中的至少一个来确定针对特定的擦除和/或写入操作将所述存储器切换至两种或更多种擦除操作和/或两种或更多种写入操作中的哪一个。即,将以逐位选择性还是以低于逐位选择性应用擦除和/或写入操作的第一确定,是否允许所述擦除和/或写入操作的预计功耗超过预定功率限制的第二确定,是否允许所述擦除和/或写入操作的预计持续时间超过预定持续时间限制的第三确定,以及针对将被写入和/或擦除的至少一个存储单元的当前循环计数是否在特定于所述擦除和/或写入操作的循环计数限制的预定范围内的第四确定。
又一实施例涉及一种用于修改非易失存储器的内容的方法,其包括以下步骤:基于至少一个预定标准来确定是将向所述存储器的至少一个存储单元应用第一内容修改操作还是至少一个替代内容修改操作,作为下一内容修改操作。
在实施例中,所述至少一个预定标准包括以下中的至少一个:将应用所述下一内容修改操作所具有的选择性、针对所述下一内容修改操作的容许功耗、针对所述下一内容修改操作的容许持续时间、以及容许循环计数,所述容许循环计数指示所述至少一个存储单元中的特定一个可以仍多久被所述下一内容修改操作修改一次。
根据实施例, 所述第一内容修改操作包括“福勒-诺得海姆”擦除操作,即FN擦除操作,并且所述至少一个替代内容修改操作包括“热空穴”擦除操作,即HH擦除操作。
根据进一步的实施例, 所述第一内容修改操作包括“福勒-诺得海姆”写入操作,即FN写入操作,并且所述至少一个替代内容修改操作进一步包括“热电子”写入操作,即HE写入操作。
在实施例中,所述第一内容修改操作包括第一擦除操作,其中,通过向FG晶体管的漏极施加第一正电压并使所述FG晶体管的源极浮置来引起所述至少一个存储单元的FG晶体管的浮置栅极FG上的负电荷从所述FG隧穿。在这一实施例中, 所述至少一个替代内容修改操作包括第二擦除操作,其中,通过向所述FG晶体管的控制栅极CG施加第一负电压来引起正电荷以增加的可能性隧穿到所述FG上,所述正电荷由所述至少一个存储单元的FG晶体管的漏极和源极之间的第一非零电压所加速并导致“热空穴”。
在进一步的实施例中,所述第一内容修改操作还包括第一写入操作,其中,通过向所述CG施加第二正电压来引起负电荷以增加的可能性隧穿到所述FG上,所述负电荷由所述至少一个存储单元的FG晶体管的漏极和源极之间的第二非零电压所加速并导致“热电子”。在这一实施例中, 所述至少一个替代内容修改操作进一步包括:第二写入操作,其中,通过向所述FG晶体管的源极施加第二负电压,向所述CG施加第三正电压并使所述FG晶体管的漏极浮置来引起负电荷隧穿到所述FG上。
在进一步的实施例中,所述确定能够针对存储器内的特定内容修改操作选择最适当的内容修改操作。
尽管本文中已经对具体实施例进行了说明和描述,但是本领域普通技术人员将认识到,在不背离本发明的范围的情况下,各种替代和/或等价实现方式可以代替所示出和描述的具体实施例。本申请意图覆盖本文中讨论的具体实施例的任何改编或变化。因此,所意图的是,本发明仅由权利要求及其等价方式所限定。

Claims (21)

1.一种非易失存储装置,其适于可切换地:
使用“福勒-诺得海姆”擦除操作,即FN擦除操作,作为大块擦除操作,以擦除所述存储装置的多个存储单元中的多个仅可粗略选择的存储单元,或者
使用“热空穴”擦除操作,即HH擦除操作,作为选择性擦除操作,以擦除所述存储装置的多个存储单元中的至少一个可个别选择的存储单元;
其中,所述FN擦除操作对于针对特定存储单元的第一擦除循环计数是可执行的,而不引起对所述特定存储单元的关键损坏;
其中所述HH擦除操作对于针对所述特定存储单元的第二擦除循环计数是可执行的,而不引起对所述特定存储单元的关键损坏,其中,所述第一擦除循环计数高于所述第二擦除循环计数。
2.根据权利要求1所述的存储装置,进一步适于可切换地:
使用所述FN擦除操作,以用于非时序关键的大块擦除操作,以能够实现对应擦除的存储单元的增加的耐久性,或者
使用所述HH擦除操作,以用于时序关键的选择性擦除操作,以能够实现对个别干扰的存储单元的修复。
3.一种存储装置,其适于可切换地:
使用“热电子”写入操作,即HE写入操作,以用于时序关键的选择性写入操作,或者
使用“福勒-诺得海姆”写入操作,即FN写入操作,以用于非时序关键的选择性写入操作,以能够实现对应写入的存储单元的增加的耐久性,
其中,在允许写入操作的预计功耗超过预定功率限制的情况下,将所述存储装置切换至HE写入操作,否则切换至FN写入操作。
4.一种非易失存储装置,其适于:
在两种或更多种擦除操作和/或两种或更多种写入操作之间进行切换,以用于对所述存储装置的至少一个存储单元进行擦除和/或写入;
所述存储装置进一步适于:
基于以下中的至少一个来确定针对特定的擦除和/或写入操作将所述存储装置切换至两种或更多种擦除操作和/或两种或更多种写入操作中的哪一个:
将以逐位选择性还是以低于逐位选择性应用所述特定的擦除和/或写入操作;
是否允许所述特定的擦除和/或写入操作的预计功耗超过预定功率限制;
是否允许所述特定的擦除和/或写入操作的预计持续时间超过预定持续时间限制;
针对将被写入和/或擦除的至少一个存储单元的当前循环计数是否在特定于所述特定的擦除和/或写入操作的循环计数限制的预定范围内。
5.根据权利要求4所述的存储装置,其中,将所述存储装置切换至下面的两种或更多种擦除操作和/或两种或更多种写入操作之一以用于特定的擦除和/或写入操作:
在以逐位选择性应用所述特定的擦除和/或写入操作的情况下,为“热空穴”擦除操作,即HH擦除操作、“热电子”写入操作,即HE写入操作、和/或“福勒-诺得海姆”写入操作,即FN写入操作,否则为FN擦除操作;
在允许所述特定的擦除和/或写入操作的预计功耗超过预定功率限制的情况下,为HH擦除操作和/或HE写入操作,否则为FN擦除操作和/或FN写入操作;
在允许所述特定的擦除和/或写入操作的预计持续时间超过预定持续时间限制的情况下,为FN擦除操作和/或FN写入操作,否则为HH擦除操作和/或HE写入操作;或者
在针对将被写入和/或擦除的至少一个存储单元的当前循环计数低于特定于所述HH擦除操作和/或HE写入操作的循环计数限制的情况下,为HH擦除操作和/或HE写入操作,或者在针对将被写入和/或擦除的至少一个存储单元的当前循环计数低于特定于FN擦除操作和/或FN写入操作的循环计数限制的情况下,为FN擦除操作和/或FN写入操作。
6.根据权利要求4所述的存储装置,其适于在作为所述两种或更多种写入操作的至少“福勒-诺得海姆”写入操作,即FN写入操作,和“热电子”写入操作,即HE写入操作之间进行切换。
7.根据权利要求4所述的存储装置,其中所述两种或更多种擦除操作包括增量“热空穴”擦除操作,以选择性地擦除对存储单元的预定选择,所述存储单元例如是可由所述存储装置内的预定字线所寻址的存储单元。
8.根据权利要求4所述的存储装置,其中,所述两种或更多种擦除操作包括“热空穴”擦除操作,以选择性地擦除预定的存储单元,所述“热空穴”擦除操作作为与EEPROM装置内的擦除操作相当的擦除操作,以产生所述存储装置的实际EEPROM性能。
9.一种非易失存储装置,其适于可切换地:
向存储单元应用第一擦除操作,其中,通过向浮置栅极FG晶体管的漏极施加第一正电压并使所述浮置栅极FG晶体管的源极浮置来引起所述存储单元的浮置栅极FG晶体管的浮置栅极FG上的负电荷从所述浮置栅极FG隧穿,或者
向所述存储单元应用第二擦除操作,其中,通过向所述浮置栅极FG晶体管的控制栅极CG施加第一负电压来引起正电荷以增加的可能性隧穿到所述浮置栅极FG上,所述正电荷由所述存储单元的浮置栅极FG晶体管的漏极和源极之间的第一非零电压所加速并导致“热空穴”;
其中,所述第一和第二擦除操作通过中和所述浮置栅极FG上的负电荷来对所述存储单元进行擦除;
所述存储装置进一步适于可切换地:
向存储单元应用第一写入操作,其中,通过向所述控制栅极CG施加第二正电压来引起负电荷以增加的可能性隧穿到所述浮置栅极FG上,所述负电荷由所述存储单元的浮置栅极FG晶体管的漏极和源极之间的第二非零电压所加速并导致“热电子”,或者
向所述存储单元应用第二写入操作,其中,通过向所述浮置栅极FG晶体管的源极施加第二负电压,向所述控制栅极CG施加第三正电压并使所述浮置栅极FG晶体管的漏极浮置来引起负电荷隧穿到所述浮置栅极FG上;
其中,所述第一和第二写入操作通过向所述浮置栅极FG上施加负电荷来对所述存储单元进行写入。
10.根据权利要求9所述的存储装置,其进一步适于:
通过向多个存储单元的多个浮置栅极FG晶体管的控制栅极CG施加第一负选择电压来针对通过第一擦除操作进行的擦除选择所述多个存储单元,同时通过向另外多个存储单元的另外多个浮置栅极FG晶体管的控制栅极CG施加第一正取消选择电压来针对通过所述第一擦除操作进行的擦除取消选择所述另外多个存储单元。
11.根据权利要求9所述的存储装置,其进一步适于:
通过向特定存储单元的浮置栅极FG晶体管的源极施加第一正选择电压来针对通过第二擦除操作进行的擦除选择所述特定存储单元,同时通过向多个其他存储单元的浮置栅极FG晶体管的源极施加接地电势来针对通过所述第二擦除操作进行的擦除取消选择所述多个其他存储单元。
12.根据权利要求9所述的存储装置,其进一步适于:
通过向特定存储单元的浮置栅极FG晶体管的源极施加第二正选择电压来针对通过第一写入操作进行的写入选择所述特定存储单元,同时通过向其他存储单元的浮置栅极FG晶体管的源极施加接地电势来针对通过所述第一写入操作进行的写入取消选择多个其他存储单元。
13.根据权利要求9所述的存储装置,其进一步适于:
通过向特定存储单元的浮置栅极FG晶体管的源极施加第二负选择电压来针对通过第二写入操作进行的写入选择所述特定存储单元,同时通过向多个其他存储单元的浮置栅极FG晶体管的源极施加第二正取消选择电压来针对通过所述第二写入操作进行的写入取消选择所述多个其他存储单元。
14.一种用于对非易失存储器进行擦除和/或写入的方法,包括:
在两种或更多种擦除操作和/或两种或更多种写入操作之间进行切换,以用于对所述存储器的至少一个存储单元进行擦除和/或写入,其能够针对所述存储器内的特定的擦除和/或写入操作选择最适当的擦除和/或写入操作;
所述方法进一步包括:
基于以下中的至少一个来确定针对特定的擦除和/或写入操作将所述存储器切换至两种或更多种擦除操作和/或两种或更多种写入操作中的哪一个:
将以逐位选择性还是以低于逐位选择性应用所述特定的擦除和/或写入操作;
是否允许所述特定的擦除和/或写入操作的预计功耗超过预定功率限制;
是否允许所述特定的擦除和/或写入操作的预计持续时间超过预定持续时间限制;
针对将被写入和/或擦除的存储单元的当前循环计数是否在特定于所述特定的擦除和/或写入操作的循环计数限制的预定范围内。
15.根据权利要求14所述的方法,所述切换包括在下述操作中的至少一个之间进行切换:
“福勒-诺得海姆”擦除操作,即FN擦除操作,用于擦除存储器的多个仅可粗略选择的存储单元,或者“热空穴”擦除操作,即HH擦除操作,用于擦除所述存储器的多个存储单元中的至少一个可个别选择的存储单元,其比由所述FN擦除操作进行的擦除更快速;以及
FN写入操作,用于非时序关键的选择性写入操作以能够实现对应写入的存储单元的增加的耐久性,或者“热电子”写入操作,即HE写入操作,用于时序关键的选择性写入操作。
16.一种用于修改非易失存储器的内容的方法,其包括:
基于至少一个预定标准来确定是将向所述存储器的至少一个存储单元应用第一内容修改操作还是至少一个替代内容修改操作,作为下一内容修改操作;
其中,所述至少一个预定标准包括以下中的至少一个:
将应用所述下一内容修改操作所具有的选择性;
针对所述下一内容修改操作的容许功耗;
针对所述下一内容修改操作的容许持续时间;以及
容许循环计数,所述容许循环计数指示所述至少一个存储单元中的特定一个可以多久被所述下一内容修改操作修改一次。
17.根据权利要求16所述的方法,
其中,所述第一内容修改操作包括:“福勒-诺得海姆”擦除操作,即FN擦除操作,并且
其中,所述至少一个替代内容修改操作包括:“热空穴”擦除操作,即HH擦除操作。
18.根据权利要求16所述的方法,
其中,所述第一内容修改操作包括:“福勒-诺得海姆”写入操作,即FN写入操作,并且
其中,所述至少一个替代内容修改操作包括:“热电子”写入操作,即HE写入操作。
19.根据权利要求16所述的方法,
其中,所述第一内容修改操作包括:第一擦除操作,其中,通过向浮置栅极FG晶体管的漏极施加第一正电压并使所述浮置栅极FG晶体管的源极浮置来引起所述至少一个存储单元的浮置栅极FG晶体管的浮置栅极FG上的负电荷从所述浮置栅极FG隧穿;
其中,所述至少一个替代内容修改操作包括:第二擦除操作,其中,通过向所述浮置栅极FG晶体管的控制栅极CG施加第一负电压来引起正电荷以增加的可能性隧穿到所述浮置栅极FG上,所述正电荷由所述至少一个存储单元的浮置栅极FG晶体管的漏极和源极之间的第一非零电压所加速并导致“热空穴”。
20.根据权利要求19所述的方法,
其中,所述第一内容修改操作还包括:第一写入操作,其中,通过向所述控制栅极CG施加第二正电压来引起负电荷以增加的可能性隧穿到所述浮置栅极FG上,所述负电荷由所述至少一个存储单元的浮置栅极FG晶体管的漏极和源极之间的第二非零电压所加速并导致“热电子”;
其中, 所述至少一个替代内容修改操作进一步包括:第二写入操作,其中,通过向所述浮置栅极FG晶体管的源极施加第二负电压,向所述控制栅极CG施加第三正电压并使所述浮置栅极FG晶体管的漏极浮置来引起负电荷隧穿到所述浮置栅极FG上。
21.根据权利要求16所述的方法,
其中,所述确定能够针对存储器内的特定内容修改操作选择最适当的内容修改操作。
CN201310371453.0A 2012-08-24 2013-08-23 用于非易失存储器中的可切换擦除或写入操作的方法和系统 Expired - Fee Related CN103632721B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/593618 2012-08-24
US13/593,618 US9190149B2 (en) 2012-08-24 2012-08-24 Method and system for switchable erase or write operations in nonvolatile memory

Publications (2)

Publication Number Publication Date
CN103632721A CN103632721A (zh) 2014-03-12
CN103632721B true CN103632721B (zh) 2017-10-24

Family

ID=50069657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310371453.0A Expired - Fee Related CN103632721B (zh) 2012-08-24 2013-08-23 用于非易失存储器中的可切换擦除或写入操作的方法和系统

Country Status (3)

Country Link
US (1) US9190149B2 (zh)
CN (1) CN103632721B (zh)
DE (1) DE102013011989A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10614879B2 (en) * 2018-07-24 2020-04-07 Stmicroelectronics (Rousset) Sas Extended write modes for non-volatile static random access memory architectures having word level switches

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157204A (zh) * 2010-02-11 2011-08-17 三星电子株式会社 使用自适应编程验证方案的闪速存储器件和相关操作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3779480B2 (ja) * 1999-02-10 2006-05-31 Necエレクトロニクス株式会社 半導体記憶装置
CN1226782C (zh) * 2002-01-14 2005-11-09 联华电子股份有限公司 非易失性存储器元件的操作方法
JP2007323760A (ja) * 2006-06-02 2007-12-13 Nec Electronics Corp 不揮発性半導体記憶装置及びそのテスト方法
JP4464462B2 (ja) * 2007-10-29 2010-05-19 パナソニック株式会社 不揮発性記憶装置および不揮発性データ記録メディア
US8014209B2 (en) * 2008-07-02 2011-09-06 Sandisk Technologies Inc. Programming and selectively erasing non-volatile storage
US8009481B2 (en) * 2009-02-23 2011-08-30 Infineon Technologies Ag System and method for bit-line control
CN102496629B (zh) * 2011-11-24 2014-01-29 南京大学 一种电感应的可变浅结作为源漏区的浮栅型快闪存储器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157204A (zh) * 2010-02-11 2011-08-17 三星电子株式会社 使用自适应编程验证方案的闪速存储器件和相关操作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Novel self-convergent programming scheme for multilevel p-channel flash memory;Shih-Jye Shen,.el;《Electron Devices Meeting,1997.IEDM’97.Technical Digest.,Internation》;19971231;第287页右栏第1至3行,第28行至36行,第288页左栏17行至27行,图3b,图5 *

Also Published As

Publication number Publication date
DE102013011989A1 (de) 2014-02-27
CN103632721A (zh) 2014-03-12
US20140056079A1 (en) 2014-02-27
US9190149B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
KR100530115B1 (ko) 반도체 기억장치 및 메모리 어레이의 소거방법
CN100479063C (zh) 利用升压衬底/槽的存储器件及运作该器件的方法和系统
US7061790B2 (en) Semiconductor memory device and data write method
CN101496109B (zh) 具有多块擦除模式的非易失性存储器及其方法
US7787294B2 (en) Operating method of memory
KR20090092099A (ko) 비휘발성 메모리 장치에서의 프로그래밍 방법
KR20040107435A (ko) 비휘발성 반도체 기억장치 및 그 제어방법
CN100524530C (zh) 控制存储器单元的临界电压分布的脉冲宽度收敛法
JP2010514196A (ja) 2tnor型不揮発性メモリセルアレイ及び2tnor型不揮発性メモリのデータ処理方法
US20080285343A1 (en) Memory cell programming method and semiconductor device for simultaneously programming a plurality of memory block groups
TWI521520B (zh) Nonvolatile semiconductor memory device and its reading method
CN101243520B (zh) 非易失性存储单元的编程
US20120243311A1 (en) Non-Sequential Encoding Scheme for Multi-Level Cell (MLC) Memory Cells
US7474562B2 (en) Method of forming and operating an assisted charge memory device
CN109817624A (zh) 存储器及其操作方法
KR20000029024A (ko) 노아 어레이에 있는 다수의 스택 메모리 디바이스의 부동게이트 상의 전하를 변화시키는 프로세스
CN108140408A (zh) 用于闪存存储器的动力驱动优化
CN101558450A (zh) 用于对非易失性存储器单元进行低电压编程的方法及系统
CN101295544B (zh) 偏压一多阶单元存储器的方法
JP2004171686A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
CN101689397B (zh) 具有高可靠性的非易失存储器
US6256702B1 (en) Nonvolatile memory device with extended storage and high reliability through writing the same data into two memory cells
CN103632721B (zh) 用于非易失存储器中的可切换擦除或写入操作的方法和系统
CN103489480B (zh) 非易失性存储器件以及控制该非易失性存储器件的方法
US8705283B2 (en) Erase techniques and circuits therefor for non-volatile memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171024