JP2018536960A - フラッシュメモリの動力駆動最適化 - Google Patents

Abstract

メモリデバイス及び動作方法は、不揮発性メモリセルのアレイ及びコントローラを含む。コントローラは、第１のエネルギーマージンを有する動作電圧を使用して第１の複数の不揮発性メモリセル上で動作（例えば、消去、プログラム等）を行い、かつ第１のエネルギーマージンを超える第２のエネルギーマージンを有する動作電圧を使用して第２の複数の不揮発性メモリセル上で同一の動作を行うように構成されている。エネルギーマージンを変化させる動作は、エネルギーを節約しかつ摩耗を防ぐために、記憶されるデータの必要な記憶寿命に基づく（短期間記憶されるデータの場合は低エネルギーマージン）。

Description

本発明は、不揮発性メモリデバイスに関し、より具体的には、動作電圧の最適化に関する。

［関連出願］
本出願は、参照により本明細書に組み込まれる、２０１５年１０月１９日出願の米国仮出願第６２／２４３，５８１号の利益を主張するものである。

不揮発性メモリデバイスは、当該技術分野において周知である。例えば、スプリットゲートメモリセルは、米国特許第５，０２９，１３０号に開示されている（この米国特許は、あらゆる目的のために参照により本明細書に組み込まれる）。このメモリセルは、ソース領域とドレイン領域との間に延びる基板のチャネル領域の上方に配置され、かつその伝導度を制御する浮遊ゲート及び制御ゲートを有する。電圧の様々な組み合わせが、制御ゲート、ソース、及びドレインに印加されて、（浮遊ゲートに電子を注入することにより）メモリセルをプログラムし、（浮遊ゲートから電子を除去することにより）メモリセルを消去し、（チャネル領域の伝導度を測定又は検出して、浮遊ゲートのプログラミング状態を決定することにより）メモリセルを読み出す。

不揮発性メモリセルの構成及び数は変化し得る。例えば、米国特許第７，３１５，０５６号（この米国特許は、あらゆる目的のために参照により本明細書に組み込まれる）は、ソース領域の上方にプログラム／消去ゲートを更に含むメモリセルを開示している。米国特許第７，８６８，３７５号（この米国特許は、あらゆる目的のために参照により本明細書に組み込まれる）は、ソース領域の上方に消去ゲート、及び浮遊ゲートの上方にカップリングゲートを更に含むメモリセルを開示している。

上記の全ての参照メモリセルにおいて、プログラム、消去、及び読み出し動作の各々で電圧が印加され、メモリセルアレイの適切な動作を保証する。通常、このようなデバイスは、一定期間のデータ保持のために常に構成されており、好ましくは、アレイ内の任意の所与のメモリセルが、そのプログラムされた状態を長期間にわたって（すなわち、数年間）維持し、そのプラグラムされた状態を確実に決定する（読み出す）その能力を維持する。これは、メモリアレイが長期間にわたってデータを記憶するためにメモリに頼る論理デバイスに埋め込まれる場合、特にそうである。

しかしながら、長期間にわたって、メモリセルの電気的性能又は状態がドリフト又は変化し得る。したがって、信頼できる性能を長期にわたって確保するために、メモリデバイスは、通常、各動作において所定のエネルギーマージン（すなわち、動作に最小限必要な電圧（複数可）又は電力（複数可）を超える電圧（複数可）又は電力（複数可））で動作して、適切な動作を保証するように設計されている。例えば、プログラム電圧の振幅及び／又は持続時間は、メモリセルをオーバープログラムするために（すなわち、浮遊ゲートに余剰な数の電子を配置する）、かつメモリセルをオーバー消去するために（すなわち、浮遊ゲートから電子の極端な減少）、特定のエネルギーマージンにより増加され、経時的なメモリセル状態のあらゆる変化が、その状態がデバイスにより読み出されるときはいつでも、その決定された状態に影響しないことを保証する。

動作毎にエネルギーマージンを使用してメモリデバイスを動作させることにより、メモリデバイスの長期間性能が保証されるが、それにはいくつかの欠点がある。第１に、追加のエネルギーマージンは、より多くの電力を必要とし、それはバッテリ式デバイス及びアプリケーションには問題である。第２に、オーバープログラミング及びオーバー消去メモリセルは、これらのセル上で過剰な摩耗を引き起こし（すなわち、不揮発性メモリは、各プログラム／消去サイクル毎にわずかに劣化し得る）、メモリアレイの寿命を過度に短くし得る。様々な動作に必要なエネルギーマージンを低減し、過剰な摩耗を回避するが、記憶される特定のデータが必要とする記憶寿命を依然として満たす不揮発性メモリアレイ動作技術が必要とされている。

上記の問題及び必要性は、不揮発性メモリセルのアレイ及びコントローラを含むメモリデバイスによって対処される。コントローラは、第１のエネルギーマージンを有する動作電圧を使用して第１の複数の不揮発性メモリセル上で動作を行い、かつ第１のエネルギーマージンを超える第２のエネルギーマージンを有する動作電圧を使用して第２の複数の不揮発性メモリセル上で動作を行うように構成されている。

不揮発性メモリセルのアレイを有するメモリデバイスの動作方法は、第１のエネルギーマージンを有する動作電圧を使用して第１の複数の不揮発性メモリセル上で動作を行うことと、第１のエネルギーマージンを超える第２のエネルギーマージンを有する動作電圧を使用して第２の複数の不揮発性メモリセル上で動作を行うこととを含む。

本発明の他の目的及び特徴は、明細書、特許請求の範囲、及び添付の図面を概観することにより明らかになるであろう。

第１のスプリットゲート不揮発性メモリセルの側面断面図である。 第２のスプリットゲート不揮発性メモリセルの側面断面図である。 第３のスプリットゲート不揮発性メモリセルの側面断面図である。 本発明のメモリデバイスアーキテクチャの平面図である。

本発明は、様々な種類のデータが様々な期間にわたって記憶されるアプリケーションに使用される不揮発性メモリデバイスに関する。例えば、アプリケーションは、特定のデータを１日のみ記憶するよう呼び出すことができる一方で、他のデータは、１週間のみ記憶され、更に他のデータは、１ヶ月間のみ記憶され、更に他のデータは数年間記憶される。１つのこのような例としては、日単位のみ、週単位のみ、月単位のみ、及び数年間にわたって記憶される温度情報を記録するサーモスタットであり得る。

本発明は、記憶されるデータの必要な記憶寿命に応じて、プログラム及び消去のエネルギーマージンを変化させるシステム、方法、及び技術である。したがって、提供される実施例では、データを１日のみ記憶するメモリセルは、非常に低いエネルギーマージン（少なくとも１日のみの信頼できるデータ保持寿命を保証するのに十分なエネルギーマージン）を利用して、プログラム及び消去される。データを１週間記憶するメモリセルは、わずかにより高いエネルギーマージン（少なくとも１週間のみの信頼できるデータ保持寿命を保証するのに十分なエネルギーマージン）を利用して、プログラム及び消去される。データを１ヶ月間記憶するメモリセルは、更により高いエネルギーマージン（少なくとも１ヶ月間のみの信頼できるデータ保持寿命を保証するのに十分なエネルギーマージン）を利用して、プログラム及び消去される。データを長期間（すなわち、数年）記憶するメモリセルは、最大エネルギーマージン（少なくとも数年の信頼できるデータ保持寿命を保証するのに十分なエネルギーマージン）を利用して、プログラム及び消去される。

メモリセルのプログラム及び消去に使用されるエネルギーマージンを、これらのメモリセルに記憶されるデータが必要とする記憶寿命に基づいて変化させることにより、低い動作電圧及び／又は電流を生成するために消費されるエネルギーが少なくなるため、デバイス（すなわち、低エネルギーマージンでプログラムされたメモリセルにおいて）の電力消費全体を低減する。低エネルギーマージンでプログラムされたメモリセルでは、メモリセルの摩耗もまた低減される。このプログラム／消去技術は、メモリセルがプログラム及び／又は消去される度に、適用することができる（すなわち、メモリセルは、任意の所与のデータ寿命範囲に応じて事前に選択する必要がない）。したがって、同一のメモリアレイブロック中で互いに隣接した異なるメモリセルは、異なるエネルギーマージンを使用して、プログラム／消去され得る。更に、任意の所与のメモリセルは、一度所望の記憶寿命の１データのための１つのエネルギーマージンを使用して、その後、異なる所望の記憶寿命の別のデータのための異なるエネルギーマージンを使用して、プログラム／消去され得る。有効な摩耗レベリングの一部として、メモリデバイスは、様々なエネルギーマージンを使用して、任意の所与のメモリセルが何回プログラム／消去されたかを追跡でき、それに応じて割り当てを循環させることができる（すなわち、多くの低マージンプログラム／消去が行われるメモリセルは、高エネルギーマージン、長寿命データプログラム／消去のために選択され、その逆もある）。したがって、どのメモリセルが記憶寿命のどのカテゴリーに使用されるかは、これは時間の経過とともに動的に変化し得るため、事前指定する必要がない。

上記のメモリプログラム／消去技術及びデバイスには、多くの利点が存在する。様々なデータ寿命が必要な、複数の様々なアプリケーションのデータを、同一のメモリアレイに記憶することができる。各アプリケーションのデータは、アプリケーションの種類及び必要性に応じて、それ独自の記憶貯蔵寿命を有する。短い記憶貯蔵寿命を有するアプリケーションのデータは、低エネルギー（すなわち、低電圧及び低電流）で書き込みされ得る。同一のアプリケーション空間は、異なる記憶貯蔵寿命を必要とする別のアプリケーションで置換され得、そのため各メモリセル空間は、異なる記憶貯蔵寿命を可能にする。記憶貯蔵寿命決定は、データが使用されるアプリケーションに基づいて、データ自体に基づいて、かつ／又は外部から提供される情報／信号／フラグに基づいて、意思決定エンジンにより行われ得る。

エネルギーマージンを変化させる技術は、任意の不揮発性メモリセル設計に実装され得る。例えば、図１は、シリコン半導体基板１２内に形成されたソース領域１４及びドレイン領域１６が離間された、スプリットゲートメモリセル１０を例証する。基板のチャネル領域１８は、ソース領域１４とドレイン領域１６との間に画定される。浮遊ゲート２０は、チャネル領域１８の第１の部分の上方に配設され、それから絶縁される（かつ部分的にソース領域１４の上方に配設され、それから絶縁される）。制御ゲート（ワードラインゲート又は選択ゲートとも称される）２２は、チャネル領域１８の第２の部分の上方に配設され、それから絶縁された下部、及び浮遊ゲート２０の上方に延びた上部（すなわち、制御ゲート２２が、浮遊ゲート２０の上端の周りを包む）を有する。

メモリセル１０は、制御ゲート２２上に高正電圧を、ソース領域１４及びドレイン領域１６上に基準電位を配置することにより消去することができる。浮遊ゲート２０及び制御ゲート２２間の高電圧降下により、浮遊ゲート２０上の電子を、浮遊ゲート２０から、介在絶縁体を通り、制御ゲート２２へと、周知のファウラー・ノルドハイムトンネリング機構によりトンネルさせる（浮遊ゲート２０を正に帯電したままにする−消去状態）。メモリセル１０は、ドレイン領域１６に接地電圧、ソース領域１４上に正電圧、及び制御ゲート２２上に正電圧を印加することによりプログラムされ得る。次に、電子は、いくつかの電子を加速及び加熱しながら、ドレイン領域１６からソース領域１４に向かって流れ、それによって、電子が浮遊ゲート２０に注入される（浮遊ゲートを負に帯電したままにする−プログラム状態）。メモリセル１０は、ドレイン領域１６に接地電圧、ソース領域１４上に正電圧、及び制御ゲート２２上に正電圧をかけることにより読み出され得る（制御ゲート２２下のチャネル領域をオンする）。浮遊ゲートが、正に帯電している場合（消去）、電流は、ソース領域１４からドレイン領域１６へ流れる（すなわち、メモリセル１０は、検知された電流に基づいて、その消去された「１」状態であることが検知される）。浮遊ゲート２０が、負に帯電している場合（プログラム）、浮遊ゲート下のチャネル領域は、わずかにオン又はオフされ、それによって、あらゆる電流を低減又は阻止する（すなわち、メモリセル１０は、検知された低電流又は電流なしであることに基づいて、そのプログラムされた「０」状態を検知する）。

図２は、メモリセル１０と同一の素子を備えるが、ソース領域１４の上方に配設され、かつそれから絶縁されたプログラム／消去（ＰＥ）ゲート３２を更に備えた代替のスプリットゲートメモリセル３０を例証する（すなわち、これは３ゲート設計）。メモリセル３０は、ＰＥゲート３２に高電圧をかけて、浮遊ゲート２０からＰＥゲート３２へと電子のトンネリングを生じさせることにより消去され得る。メモリセル３０は、制御ゲート２２、ＰＥゲート３２、及びソース領域１４に正電圧をかけ、かつドレイン領域１６に電流をかけて、チャネル領域１８を通り流れる電流から浮遊ゲート２０へと電子を注入することによりプログラムされ得る。メモリセル３０は、制御ゲート２２及びドレイン領域１６に正電圧をかけ、電流の流れを検知することにより読み出され得る。

図３は、メモリセル１０と同一の素子を備えるが、ソース領域１４の上方に配設され、かつそれから絶縁された消去ゲート４２、及び浮遊ゲート２０の上方に配設され、かつそれから絶縁されたカップリングゲート４４を更に備えた代替のスプリットゲートメモリセル４０を例証する。メモリセル４０は、消去ゲート４２に高電圧、かつ所望によりカップリングゲート４４に負電圧をかけて、浮遊ゲート２０から消去ゲート４２へと電子のトンネリングを生じさせることにより消去され得る。メモリセル４０は、制御ゲート２２、消去ゲート４２、カップリングゲート４４、及びソース領域１４に正電圧をかけ、かつドレイン領域１６に電流をかけて、チャネル領域１８を通り流れる電流から浮遊ゲート２０へと電子を注入することによりプログラムされ得る。メモリセル４０は、制御ゲート２２及びドレイン領域１６（並びに所望により、消去ゲート４２及び／又はカップリングゲート４４）に正電圧をかけ、電流の流れを検知することにより読み出され得る。

本発明のメモリデバイスのアーキテクチャが、図４に例証される。メモリデバイスは、不揮発性メモリセルのアレイ５０を含み、それは２つの分離した平面上に隔離され得る（平面Ａ ５２ａ及び平面Ｂ ５２ｂ）。メモリセルは、半導体基板１２に複数の行及び列で配置され、単一のチップ上に形成された、図１〜図３に示されたタイプであることができる。不揮発性メモリセルのアレイに隣接して、アドレスをデコードし、選択されたメモリセルに対する読み出し、プログラム、消去動作中、様々なメモリセルゲートに様々な電圧を提供するために使用される、アドレスデコーダ（例えば、ＸＤＥＣ ５４（ロウデコーダ）、ＳＬＤＲＶ ５６、ＹＭＵＸ ５８（カラムデコーダ）、及びＨＶＤＥＣ ６０）及びビット線コントローラ（ＢＬＩＮＨＣＴＬ ６２）がある。コントローラ６６（制御回路を備える）は、様々なデバイス素子を制御し、各動作（プログラム、消去、読み出し）を、対象のメモリセル上で実現する。電荷ポンプＣＨＲＧＰＭＰ ６４は、コントローラ６６の制御下にて、メモリセルの読み出し、プログラム、及び消去に使用される様々な電圧を提供する。

コントローラ６６は、入力データの所望の又は指示された記憶寿命レベルを決定するか又は提供され、次いでそれに応じてプログラム／消去動作を制御する。決定されたデータの記憶寿命レベルに基づいて、様々なプログラム／消去電圧を生成する電荷ポンプ６４は、そのデータの記憶寿命に基づいて、所望のエネルギーマージンを有する電圧を生成するよう命令され、次いで、そのデータのプログラム／消去動作を適切な電圧／エネルギーを用いて実施する。高エネルギーマージンは、高記憶寿命を必要とするデータを有するアプリケーションに使用され、低エネルギーマージンは、低記憶寿命を必要とするデータを有するアプリケーションに使用される。読み出し動作が、典型的に、任意の記憶寿命のデータ全てと同一のエネルギーマージンを使用する一方、メモリデバイスが、プログラムが正しく実行されたか検証するためにプログラム検証動作を用いる場合、読み出し検証動作は、低記憶寿命を有するデータには低エネルギーマージンを用いることができ、逆もまた同様である。

コントローラ６６は、任意の所与のデータに対し、いくつかの様々な方法で、適切なエネルギーマージンを決定することができる。具体的に、データの所望の記憶寿命（したがって、所望のエネルギーマージン）は、データ自体（例えば、データタイプ、埋め込みフラグ、検出された内部コード若しくはコードタイプ等、記憶寿命レベルを示すもの等）からコントローラ自体によって、データ（例えば、アプリケーションタイプ）が由来するアプリケーションによって、又はアプリケーション若しくは他のソースによって任意の信号線上方のコントローラへと提供された信号若しくはフラグから決定され得る。

データのプログラム又は消去に使用されるエネルギーは、電圧（複数可）に電流（複数可）を乗じ、持続時間（複数可）を乗じ、１を超える場合、パルス数（複数可）を乗じた関数である。これらの４つの値のいずれかを個別に又は一括して（電圧、電流、時間、及び／又はパルス数）、任意の所与のプログラム又は消去動作のエネルギーマージン全体に影響するように変化させることができる。下記は、データの記憶寿命に基づいて、エネルギーマージンをどのように変化させ得るかの４つの非限定例である。

実施例１
標準消去動作＝１０ミリ秒の持続時間中に１回の１１ボルトパルス
より低いエネルギーマージン消去動作：
（ａ）より短い期間：５ミリ秒の持続時間中に１回の１１ボルトパルス、又は
（ｂ）より低い電圧パルス：１０ミリ秒の持続時間中に１回の１０ボルトパルス、又は
（ｃ）上記の（ａ）及び（ｂ）の両方の組み合わせ。

実施例２
標準消去動作＝それぞれ１ミリ秒、１１ボルトで４パルス
より低いエネルギーマージン消去動作
（ａ）より少ないパルス：それぞれ１ミリ秒、１１ボルトで２パルス、又は
（ｂ）より低い電圧パルス：それぞれ１ミリ秒、１０ボルトで４パルス、又は
（ｃ）より短いパルス：それぞれ０．５ミリ秒、１１ボルトで４パルス、又は
（ｄ）上記の（ａ）〜（ｃ）の任意の組み合わせ。

実施例３
標準プログラム動作＝１０マイクロ秒の持続時間中に１回の８ボルトパルス
より低いエネルギーマージンプログラム動作
（ａ）より短い期間：５マイクロ秒の持続時間中に１回の８ボルトパルス、又は
（ｂ）より低い電圧パルス：１０マイクロ秒の持続時間中に１回の６ボルトパルス、又は
（ｃ）上記の（ａ）及び（ｂ）の両方の組み合わせ。

実施例４
標準プログラム動作＝それぞれ２マイクロ秒、８ボルトで４パルス
より低いエネルギーマージンプログラム動作
（ａ）より少ないパルス：それぞれ２マイクロ秒、８ボルトで２パルス、又は
（ｂ）より低い電圧パルス：それぞれ２マイクロ秒、６ボルトで４パルス、又は
（ｃ）より短いパルス：それぞれ１マイクロ秒、８ボルトで４パルス、又は
（ｄ）上記の（ａ）〜（ｃ）の任意の組み合わせ。

上記の実施例から明らかなように、任意の所与のエネルギーマージンは、所与の動作のために印加された全電圧（ゼロ／接地印加電圧を含む）のパラメータの全てにより定義される。上記の実施例の各々、又は任意の他の実施態様において、低エネルギーマージンは、プログラム、消去、及び／又は読み出し動作を実現するために印加される、１つの動作電圧の１つのパラメータのみ、１つの動作電圧の複数のパラメータ、複数の動作電圧の１つのパラメータ、複数の動作電圧の複数のパラメータ、又は上記の任意の組み合わせを低下させることにより達成され得る。実際には、任意の所与の動作における影響された電圧の数は、動作のエネルギーマージン全体に影響する因子であり得る。例えば、第１の低エネルギーマージンは、プログラム電圧のうちの１つの低減であり得、第２の低エネルギーマージンは、プログラム電圧のうちの２つの低減であり得るといった具合である。影響された電圧の数は、電圧、電流、時間、及び／又はパルス数の変化の任意の組み合わせで使用されて、プログラミング及び／又は消去時に異なるエネルギーマージンを実現することができる。上記の低エネルギーマージン動作は、図１〜図３のメモリセル設計に特に適用可能であるが、任意の設計の任意の不揮発性メモリアレイに適用され得る。

本発明は、上述の、かつ本明細書に例証される実施形態（複数可）に限定されないことを理解されたい。例えば、本明細書における本発明への言及は、任意の請求項又は請求項の用語の範囲を限定することを意図しておらず、代わりに、単に、１つ以上の請求項によって包含され得る１つ以上の特徴に言及するものである。上述の材料、プロセス、及び数値例は、単なる例示であり、請求項を限定するものと見なされるべきではない。更に、特許請求の範囲及び本明細書から明らかであるように、全ての方法工程が例証される厳密な順序で行われる必要はない。入力データは、図４にて示すようにコントローラに単に提供されるのではなく、コントローラ６６を通過し得る。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。

本明細書で使用される場合、「の上方に（over）」及び「の上に（on）」という用語は両方とも、「の上に直接」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「の上に間接的に」（中間材料、要素、又は空間がそれらの間に配設される）を包括的に含むことに留意するべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「間接的に隣接した」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「に取付けられた」は、「に直接取付けられた」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「に間接的に取付けられた」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「電気的に結合された」は、「に直接電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にない）、及び「間接的に電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にある）を含む。例えば、要素を「基板の上方に」形成することは、その要素を基板の上に直接、中間材料／要素をそれらの間に何ら伴わずに、形成すること、並びにその要素を基板の上に間接的に、１つ以上の中間材料／要素をそれらの間に伴って、形成することを含み得る。

Claims (23)

1. メモリデバイスであって、
   不揮発性メモリセルのアレイと、
   コントローラであって、
   第１のエネルギーマージンを有する動作電圧を使用して第１の複数の前記不揮発性メモリセル上で動作を行い、かつ
   前記第１のエネルギーマージンを超える第２のエネルギーマージンを有する動作電圧を使用して第２の複数の前記不揮発性メモリセル上で前記動作を行うように構成されている、コントローラと、を備える、メモリデバイス。
2. 前記動作がプログラミングである、請求項１に記載のデバイス。
3. 前記動作が消去である、請求項１に記載のデバイス。
4. 前記動作が読み出しである、請求項１に記載のデバイス。
5. 前記第１の複数の前記不揮発性メモリセル上で前記動作を行うために前記動作電圧を生成するための、かつ前記第２の複数の前記不揮発性メモリセル上で前記動作を行うために前記動作電圧を生成するための電荷ポンプを更に備える、請求項１に記載のデバイス。
6. 前記コントローラが、
   前記第１の複数の不揮発性メモリセルにプログラムされる第１のデータが、前記第２の複数の不揮発性メモリセルにプログラムされる第２のデータと関連付けられた記憶寿命未満の記憶寿命と関連付けられていることを決定し、かつ
   前記決定に基づいて、前記第１の複数の不揮発性メモリセル上で前記動作を行うために前記第１のエネルギーマージンを利用し、前記第２の複数の不揮発性メモリセル上で前記動作を行うために前記第２のエネルギーマージンを利用するように更に構成されている、請求項２に記載のデバイス。
7. 前記コントローラが、
   受信信号に応じて、前記第１の複数の不揮発性メモリセル上で前記動作を行うために前記第１のエネルギーマージンを利用し、前記第２の複数の不揮発性メモリセル上で前記動作を行うために前記第２のエネルギーマージンを利用するように更に構成されている、請求項１に記載のデバイス。
8. 前記第２の複数の不揮発性メモリセル上で前記動作を行うための前記動作電圧の電圧、電流、持続時間、及びパルス数のうちの少なくとも１つが、前記第１の複数の不揮発性メモリセル上で前記動作を行うための前記動作電圧のそれを超える、請求項１に記載のデバイス。
9. 前記第２の複数の不揮発性メモリセル上で前記動作を行うための前記動作電圧の少なくとも１つの電圧が、前記第１の複数の不揮発性メモリセル上で前記動作を行うための前記動作電圧のそれを超える、請求項１に記載のデバイス。
10. 前記第２の複数の不揮発性メモリセル上で前記動作を行うための前記動作電圧の少なくとも１つの電流が、前記第１の複数の不揮発性メモリセル上で前記動作を行うための前記動作電圧のそれを超える、請求項１に記載のデバイス。
11. 前記第２の複数の不揮発性メモリセル上で前記動作を行うための前記動作電圧の少なくとも１つの持続時間が、前記第１の複数の不揮発性メモリセル上で前記動作を行うための前記動作電圧のそれを超える、請求項１に記載のデバイス。
12. 前記第２の複数の不揮発性メモリセル上で前記動作を行うための前記動作電圧のパルス数が、前記第１の複数の不揮発性メモリセル上で前記動作を行うための前記動作電圧のそれを超える、請求項１に記載のデバイス。
13. 不揮発性メモリセルのアレイを有するメモリデバイスの動作方法であって、
    第１のエネルギーマージンを有する動作電圧を使用して第１の複数の前記不揮発性メモリセル上で動作を行うことと、
    前記第１のエネルギーマージンを超える第２のエネルギーマージンを有する動作電圧を使用して第２の複数の前記不揮発性メモリセル上で前記動作を行うことと、を含む、方法。
14. 前記動作がプログラミングである、請求項１３に記載の方法。
15. 前記動作が消去である、請求項１３に記載の方法。
16. 前記動作が読み出しである、請求項１３に記載の方法。
17. 前記第１の複数の不揮発性メモリセルにプログラムされる第１のデータが、前記第２の複数の不揮発性メモリセルにプログラムされる第２のデータと関連付けられた記憶寿命未満の記憶寿命と関連付けられていることを決定することを更に含み、
    前記第１のエネルギーマージンを使用して前記第１の複数の不揮発性メモリセル上で前記動作を前記行うこと、及び前記第２のエネルギーマージンを使用して前記第２の複数の不揮発性メモリセル上で前記動作を前記行うことが、前記決定に基づく、請求項１４に記載の方法。
18. 前記第１のエネルギーマージンを使用して前記第１の複数の不揮発性メモリセル上で前記動作を前記行うこと、及び前記第２のエネルギーマージンを使用して前記第２の複数の不揮発性メモリセル上で前記動作を前記行うことが、受信信号に応じる、請求項１３に記載の方法。
19. 前記第２の複数の不揮発性メモリセル上で前記動作を行う際の前記動作電圧の電圧、電流、持続時間、及びパルス数のうちの少なくとも１つが、前記第１の複数の不揮発性メモリセル上で動作を行う際の前記動作電圧のそれを超える、請求項１３に記載の方法。
20. 前記第２の複数の不揮発性メモリセル上で前記動作を行う際の前記動作電圧の少なくとも１つの電圧が、前記第１の複数の不揮発性メモリセル上で前記動作を行う際の前記動作電圧のそれを超える、請求項１３に記載の方法。
21. 前記第２の複数の不揮発性メモリセル上で前記動作を行う際の前記動作電圧の少なくとも１つの電流が、前記第１の複数の不揮発性メモリセル上で前記動作を行う際の前記動作電圧のそれを超える、請求項１３に記載の方法。
22. 前記第２の複数の不揮発性メモリセル上で前記動作を行う際の前記動作電圧の少なくとも１つの持続時間が、前記第１の複数の不揮発性メモリセル上で前記動作を行う際の前記動作電圧のそれを超える、請求項１３に記載の方法。
23. 前記第２の複数の不揮発性メモリセル上で前記動作を行う際の前記動作電圧のパルス数が、前記第１の複数の不揮発性メモリセル上で前記動作を行う際の前記動作電圧のそれを超える、請求項１３に記載の方法。

Images