KR100554308B1 - 반도체 메모리장치 및 데이터기록방법 - Google Patents

반도체 메모리장치 및 데이터기록방법 Download PDF

Info

Publication number
KR100554308B1
KR100554308B1 KR1020030087207A KR20030087207A KR100554308B1 KR 100554308 B1 KR100554308 B1 KR 100554308B1 KR 1020030087207 A KR1020030087207 A KR 1020030087207A KR 20030087207 A KR20030087207 A KR 20030087207A KR 100554308 B1 KR100554308 B1 KR 100554308B1
Authority
KR
South Korea
Prior art keywords
data
memory cell
voltage
variable resistor
resistance value
Prior art date
Application number
KR1020030087207A
Other languages
English (en)
Other versions
KR20040048854A (ko
Inventor
모리모토히데노리
이노우에코지
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20040048854A publication Critical patent/KR20040048854A/ko
Application granted granted Critical
Publication of KR100554308B1 publication Critical patent/KR100554308B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

복수의 메모리셀을 포함하는 반도체 메모리장치가 제공된다. 상기 복수의 메모리셀의 하나는, 인가된 전압에 따라 가역적으로 변화하는 저항값을 가지는 가변저항기와, 상기 가변저항기에 접속된 트랜지스터를 포함한다.
메모리셀, 반도체 메모리장치, 가변저항기, 트랜지스터

Description

반도체 메모리장치 및 데이터기록방법{SEMICONDUCTOR MEMORY DEVICE AND DATA WRITE METHOD}
도 1은 본 발명에 따른 반도체 메모리장치에 사용가능한 메모리셀의 개략도,
도 2는 본 발명의 일 실시예에 따른 메모리어레이의 일 례를 나타내는 도,
도 3은 도 2에 도시된 메모리어레이에 데이터를 기록하는 제 1 데이터기록방법을 설명하는 플로우챠트,
도 4는 도 2에 도시된 메모리어레이에 데이터를 기록하는 제 2 데이터기록방법을 설명하는 플로우챠트,
도 5는 도 2에 도시된 메모리어레이에 데이터를 기록하는 제 3 데이터기록방법을 설명하는 플로우챠트,
도 6는 도 2에 도시된 메모리어레이에 데이터를 기록하는 제 4 데이터기록방법을 설명하는 플로우챠트,
도 7은 펄스전압이 인가되는 횟수에 따라, 페로브스카이트형의 결정구조를 가지는 재료로 형성된 가변저항기의 저항값의 변화를 도시하는 그래프,
도 8은 종래의 플래시메모리 내의 메모리셀의 개략단면도,
도 9는 도 8에 도시된 메모리셀에 데이터가 기록되는 경우 전압조건을 도시하는 개략도,
도 10은 종래의 2가 플래시메모리 내에 포함된 메모리셀의 임계전압 분포를 도시하는 그래프,
도 11은 다가 플래시메모리 내에 포함된 메모리셀의 예시적인 임계전압 분포를 도시하는 그래프, 및
도 12는 종래의 플래시메모리에 데이터를 기록(프로그래밍)하는 동작을 도시하는 플로우챠트이다.
본 발명은 반도체 메모리장치 및 데이터기록방법에 관한 것으로서, 특히 복수의 메모리셀을 포함하는 반도체 메모리장치 및 그 반도체 메모리장치에 데이터를 기록하는 방법에 관한 것이다.
최근, 예컨대 비휘발성 메모리 등과 같은 반도체 메모리장치는, 집적도 및 데이터처리속도 등의 관점에서 그 성능이 크게 향상되고 있다. 특히, 비휘발성 메모리인 플래시 메모리는, 예컨대 휴대폰과 같은 개인단말기용의 소형 정보장치에 광범위하게 사용된다. 플래시 메모리는 EEPROM (Electrically Erasable Programmable Read Only Memory; 전기적 소거 및 프로그램 가능한 읽기전용 메모리)의 일종이다. 플래시 메모리는 복수의 메모리셀을 포함한다. 각각의 메모리셀은, 메모리셀 내의 다른 소자들과 전기적으로 분리되어 있는 부동게이트(floating gate)를 가지는 MOS트랜지스터를 포함한다.
도 8은 플래시 메모리에 포함된 메모리셀(100)의 개략단면도이다.
도 8에 도시된 바와 같이, 메모리셀(100)은 반도체 기판(101), 드레인 영역(102) 및 소스 영역(103)을 포함한다. 드레인 영역(102) 및 소스 영역(103)은 반도체 기판(101) 상에 제공된다. 드레인 영역(102) 및 소스 영역(103)은 소정 거리만큼 이격되어 있다. 드레인 영역(102) 및 소스 영역(103)은, 상이한 도전성을 생성하는 도펀트(dopant)(불순물성분)로 도핑된다. 드레인 영역(102) 및 소스 영역 (103) 및 상기 드레인 영역(102)과 소스 영역(103) 사이의 반도체 기판(101) 일부의 표면은, 게이트절연층인 제 1 절연층(104)으로 피복된다. 드레인 영역 (102)과 소스 영역(103) 사이의 반도체 기판(101)의 일부 위에는, 폴리실리콘으로 형성된 부동게이트(105), SiO2로 형성된 제 2 절연층(106) 및 폴리실리콘으로 형성된 제어게이트(107)가 순차적으로 구비된다. 상기 제 1 절연층(104)은 상기 반도체 기판(101)과 상기 부동게이트(105) 사이에 개재된다. 상기 메모리셀(100)의 최종 상태에서는, 상기 부동게이트(105)의 양 측면 모두가 절연층(도시안됨)으로 피복되고, 따라서 상기 부동게이트(105)는 전기적으로 부동상태(floating state)에 존재한다. 상기 제 2 절연층(106)은 상기 부동게이트(105)와 상기 제어게이트(107)를 전기적으로 분리시킨다.
플래시 메모리의 필드(field)에서는 일반적으로, 메모리셀(100)내의 드레인 영역(102)과 소스 영역(103) 사이의 채널영역에서 발생된, 열전자의 부동게이트 (105)로의 주입은 메모리셀(100)에 데이터를 기록(프로그래밍)하는 것과 관련된다.
특히, 상기 드레인 영역(102)과 소스 영역(103)과의 사이에 높은 전계가 인가되는 경우, 상기 채널 영역에는 큰 전류가 흐른다. 그 결과, 드레인 영역(102)과 인접하고 높은 전계를 갖는 채널 영역 내의 일부에 열전자가 발생된다. 상기 열전자는 상기 부동게이트(105)로 주입되고, 상기 부동게이트(105) 내에 전하가 축적된다. 이것은, 메모리셀(100) 내에 포함된 MOS트랜지스터의 트랜지스터 특성으로서의 임계전압(Vth)을 변화시키고, 데이터가 메모리셀(100)에 기록된다. 상기 임계전압 (Vth)은 제어게이트(107)에 인가되는 최소전압으로서 정의되며, 상기 소스 영역 (103)과 상기 드레인 영역(102) 사이의 채널 영역을 도전상태로 하기 위해 요구된다. 상기 임계전압(Vth)은 상기 부동게이트(105) 내에 축적된 전하의 양에 의해 제어된다.
도 9 는, 도 8에 도시된 메모리셀(100)에 데이터를 기록하기 위한 전압조건들을 개략적으로 나타낸다.
메모리셀(100)에 데이터를 기록하기 위해서, 약 12V의 프로그램 전압 (program voltage)이 제어게이트(107)에 인가되고, 약 6V의 드레인전압이 상기 드레인 영역(102)에 인가되며, 0V의 기준전압이 반도체 기판(101) 내의 채널영역과 소스영역(103)에 인가된다.
상기 전압조건들 하에서, 상기 높은 전계를 가지는 부분에서 상술한 바와 같이 발생한 열전자는, 제어게이트(107)에 인가된 약 12V의 프로그램 전압에 의해, 상기 제 1 절연층(104)을 통해 상기 부동게이트(105)로 주입된다. 부동게이트(105)는 마이너스 전하로 충전된다. 그 결과, 메모리셀(100)은 데이터기록(프로그램) 상 태로 된다.
상기 데이터 기록(프로그램) 상태에서는, 열전자가 부동게이트(105) 내에 집적되고, 메모리셀(100)의 임계전압(Vth)이 증가한다. 따라서, 메모리셀(100)의 임계전압(Vth)은 데이터 기록(프로그램) 상태의 임계전압이 된다. 부동게이트(105)로부터 전자(음전하)를 제거하여 메모리셀(100)의 임계전압(Vth)을 낮추기 위해 상술한 전압조건들이 변화되는 경우, 메모리셀(100)은 데이터소거상태로 된다.
도 10은 일반적인 2가(2-value) 플래시 메모리에 포함된 메모리셀의 임계전압 분포를 도시하는 그래프이다.
그래프의 수평축은 메모리셀의 임계전압(Vth)을 나타내고, 수직축은 메모리셀의 수를 나타낸다. 도 10에서, 수평축의 중앙의 기준 임계전압은, 메모리셀로부터 데이터를 판독하기 위해 각 메모리셀의 제어게이트에 인가되는 판독전압을 나타낸다.
2가 플래시 메모리에서는 일반적으로, 메모리셀의 부동게이트로부터 전자(음전하)가 제거되는 상태가 데이터 소거 상태이고, 그러한 상태는 데이터 "1"과 관련된다. 또한, 메모리셀에 전자가 주입되는 상태는 데이터 기록 상태이고, 그러한 상태는 데이터 "0"과 관련된다.
도 10 에서, 기준 임계전압보다 낮은 (즉, 기준 임계전압의 왼쪽에) 임계전압을 가진 그래프의 부분은 데이터 소거 상태의 메모리셀의 임계전압을 나타내는 데이터 소거 임계전압의 분포를 도시하고, 기준 임계전압보다 높은 (즉, 기준 임계전압의 오른쪽에) 임계전압을 가진 그래프의 부분은 데이터 기록 상태의 메모리셀 의 임계전압을 나타내는 데이터 기록 임계전압의 분포를 도시한다.
도 10에 도시된 바와 같이, 데이터 소거 상태의 메모리셀은 낮은 임계전압을 가지고, 데이터 기록 상태의 메모리셀은 높은 임계전압을 가진다. 따라서, 동일한 전압이 각 메모리셀의 제어게이트에 인가되면, 데이터 소거 상태의 메모리셀에는 데이터 기록 상태의 메모리셀에 비하여 큰 전류가 흐르게 된다. 따라서, 데이터 소거 상태의 메모리셀의 전류값이 데이터 기록 상태의 메모리셀의 전류값과 상이하다는 사실을 이용하여, 데이터가 메모리셀 내에 존재하는지 여부(데이터의 상태)를 확인(check)할 수 있다. 그러한 확인동작은 데이터 판독동작 또는 데이터 검증 (verifying)동작이라 언급된다.
상기 데이터 판독 동작 또는 데이터 검증 동작에서는, 소정 기준전압이 설정된 기준셀이 확인될 메모리셀과 비교된다.
특히, 상기 기준셀에 흐르는 전류의 값이, 확인될 메모리셀에 흐르는 전류의 값과 비교된다. 상기 전류의 값들을 비교함으로써, 데이터가 판독될 수 있다.
특히, 메모리셀에 접속된 비트선에 흐르는 전류의 값과, 기준셀에 접속된 비트선에 흐르는 전류의 값이 감지증폭기(sense amplifier)에 의해 검출(detect)되고, 이들 전류의 값들이 비교된다. 이에 따라, 데이터가 메모리셀 내에 존재하는지 여부가 결정된다.
플래시 메모리에서는, 도 8 에 도시된 메모리셀(100)의 부동게이트(105) 내에 축적된 전하의 양을 제어함으로써, 상기 데이터 기록 임계전압이 소정값으로 변화될 수 있다. 따라서, 이미 처리된 정보와 상이한 다가(multi-value)정보의 데이 터가 기록될 수 있다.
도 11 은, 다가 데이터를 기록할 수 있는 다가 플래시 메모리에 포함된 메모리셀의 예시적인 임계전압 분포를 도시하는 그래프이다. 도면을 간략하게 하기 위해, 도 11 은 하나의 메모리셀이 2비트의 데이터를 저장할 수 있는 4가 플래시 메모리의 경우의 분포를 도시한다.
도 11 에서, 수평축은 메모리셀의 임계전압을 나타내고, 수직축은 메모리셀의 수를 나타낸다. 기준 임계전압(A, B, C)의 각각은, 데이터를 판독하기 위해 메모리셀의 제어게이트에 인가되는 데이터 판독전압을 나타낸다.
상기 4가 플래시 메모리 내의 각 메모리셀은, 4개의 상태 (즉, 하나의 데이터 소거 상태와 3개의 데이터 기록 상태) 중의 하나의 상태에 선택적으로 존재할 수 있다. 상기 4개의 상태는 메모리셀의 4개의 임계전압 분포에 대응한다. 가장 낮은 임계전압은 데이터 소거 상태에 대응하고, 나머지 3개의 임계전압은 데이터 기록 상태에 대응한다. 메모리셀이 상기 4개의 상태 중의 하나에 선택적으로 존재하는 경우, 메모리셀 내의 데이터의 존재를 확증하는 데이터 판독 동작을 위해 상기 3개의 기준전압 (A, B, C)은 도 11 에 도시된 바와 같이 설정된다.
도 11에 도시된 메모리셀에서는, 각 메모리셀이 2비트 데이터를 저장할 수 있다. 가장 낮은 임계전압 분포에 대응하는 데이터는 "11"로 정의된다. 두번째로 낮은 임계전압 분포에 대응하는 데이터는 "10"로 정의된다. 세번째로 낮은 임계전압 분포에 대응하는 데이터는 "01"로 정의된다. 가장 높은 임계전압 분포에 대응하는 데이터는 "00"로 정의된다. 데이터 "11"은 데이터 소거 상태를 나타낸다. 데이 터가 "10", "01" 및 "00"으로 정의되는 데이터 기록 상태에서는, 각 데이터의 레벨에 대응하는 임계전압 분포의 범위가 도 10 에 도시된 2가 플래시 메모리의 경우보다 더 좁다. 따라서, 각 임계전압 분포에서의 변화가 충분히 작도록, 부동게이트 내의 전하의 양이 정밀하게 제어된다.
도 11에 도시된 바와 같이, 다가 정보를 저장할 수 있는 다가 플래시 메모리는, 메모리셀의 수를 증가시키지 않으면서도 메모리의 용량을 증가시킬 수 있다. 따라서, 이러한 다가 플래시 메모리의 사용은, 메모리의 용량을 증가시키거나 또는 동일한 메모리 용량에 대해 회로의 크기를 감소시키는데 효과적이다.
도 12는 도 10 또는 11에 도시된 바와 같은 플래시 메모리를 위해 수행되는 데이터기록동작(프로그래밍)의 플로우챠트이다 (예를 들어 미국 특허번호 5,440, 505호 공보참조). 도시되지는 않았지만, 각 메모리셀은 다음과 같이 접속된다. 제어게이트는 소정의 단어선(WL)에 접속되고, 드레인 영역은 소정의 비트선(BL)에 접속된다. 상기 메모리셀은 매트릭스로 배열된다.
상기 데이터 기록 동작은 다음과 같이 수행된다.
먼저, 데이터 소거 상태의 메모리셀이 선택되고, 선택된 데이터에 대한 데이터 기록 동작이 개시된다 (단계501).
다음에, 제 1 데이터기록(프로그램)전압이 다음과 같이 설정된다 (단계502).
(1) Vw1 = V01 (단어선 WL 에 인가되는 전압)
(2) Vb1 = V02 (비트선 BL 에 인가되는 전압)
(3) t = t01 (Vw1과 Vb1의 전압펄스시간(전압폭))
예를 들어, 4가 플래시 메모리에서, Vw1 = 8.0V와 Vb1 = 5.0V의 전압들이 인가된다. 2가 플래시 메모리에서는, Vw1 = 12.0V 가 인가된다. 4가 플래시 메모리에서, 4가 플래시 메모리 내의 각 데이터 레벨에 대응하는 각 메모리셀의 임계전압 (Vth)의 변동(fluctuation)이 2가 플래시 메모리보다 더 작기 때문에, 상기 전압 Vw1은 8.0V로 감소될 수도 있다. 상기 전압 Vw1 이 더 작아질 수 있기 때문에, 높은 전압을 생성하기 위한 전하 펌프 회로(charge pump circuit) 상의 부하가 완화될 수 있다.
다음에, Vw1 및 Vb1의 제 1 데이터 기록 전압들이 선택된 메모리셀에 인가되고, 상기 전압들은 전압펄스폭(전압펄스시간) t01동안 유지된다 (단계503).
그후, 데이터가 기록되는 메모리셀의 임계전압에 대해 검증동작이 수행된다(단계504). 상술한 바와 같이, 상기 검증동작은, 예상된 바와 같이 데이터(정보)가 상기 메모리셀에 기록되었는지를 확증하기 위해 메모리셀의 임계전압을 확인하는 동작이다.
데이터가 기록되는 메모리셀의 임계전압이 소정 범위내인 경우(단계505에서 "YES"인 경우), 상기 데이터 기록 동작이 완료된다 (단계506). 데이터가 기록되는 메모리셀의 임계전압이 소정 범위를 초과한 경우(단계507에서 "YES"인 경우), 상기 메모리셀에 대한 데이터 기록 동작은 "실패(failure)"로 된다 (단계508). 데이터가 기록되는 메모리셀의 임계전압이 아직 상기 소정 범위에 도달하지 않은 경우 (단계507에서 "NO"인 경우), 상기 데이터 기록 전압이 다시 메모리셀에 인가되고, 상기 검증 동작이 다시 수행된다.
상기 메모리셀의 임계전압이 아직 상기 소정범위에 도달하지 않은 경우, 상기 제 1 데이터 기록 전압 Vw1 은 소정의 전압값(△V)만큼 증가, 예를 들어, 0.5V 만큼 증가하여 Vw1=8.5V가 된다 (단계509).
그 후, 제 2 데이터 기록(프로그램) 전압은 다음과 같이 설정된다 (단계510).
(1) Vw1 = V03 (= V01 + △V) (단계509에서)
(2) Vb1 = V02
(3) t = t02 (t02 < t01)
제 2 데이터 기록 전압의 전압폭(t02)은 제 1 데이터 기록 전압의 전압폭보다 더 작게 설정되고, 제 2 데이터 기록 전압이 인가되는 시간은 제 1 데이터 기록 전압이 인가되는 시간보다 더 짧다.
다음에, 제 2 데이터기록전압(Vw1) 및 메모리셀에 대한 데이터 기록 동작(프로그래밍)이 수행되는 횟수가, 모두 최대값에 도달할 때까지 (단계511 및 단계512), 메모리셀 내 임계전압이 소정 범위에 도달하도록 단계503 내지 단계512 가 반복된다.
제 2 데이터기록전압(Vw1) 및 메모리셀에 대한 데이터 기록 동작(프로그래밍)이 수행되는 횟수가, 모두 최대값에 도달한 경우 (단계511 및 단계512에서 YES), 메모리셀에 대한 데이터기록동작은 "실패"로 된다 (단계508). 단계507과 단계508에서 도시된 바와 같이, 데이터가 기록되는 메모리셀의 임계전압이 상기 소정범위를 초과하는 경우(단계507에서 YES), 플래시 메모리셀 어레이 구조로 인해 1비 트 데이터는 소거될 수 없다. 따라서, 이 메모리셀에 대한 상기 데이터 기록 동작은 "실패"로 된다.
플래시 메모리의 메모리 용량이 증가될 것을 요구하는 경향이 있다. 예를 들어, 다가 정보의 레벨이 4(4가 정보)에서 16(16가 정보)로 증가됨에 따라서, 각 데이터 레벨에 대응하는 메모리셀의 임계전압 분포의 범위는 더 좁아진다. 따라서, 메모리셀에 대한 데이터 기록 동작이 도 12 에 도시된 플로우차트에 따라 극도의 주의를 가지고 수행되는 경우에도, 예를 들어 메모리셀 내에 포함된 MOS트랜지스터의 트랜지스터 특성의 변화로 인해, 메모리셀의 임계전압이 임계전압의 임계분포의 소정 범위를 초과하고, 그 결과 잘못된 데이터가 메모리셀에 기록될 수 있다.
이 경우에, 상기 메모리셀 내의 데이터(정보)를 소거하고, 상기 데이터 기록 동작을 다시 수행할 필요가 있다. 플래시 메모리에서는, 그 셀 어레이 구조로 인해, 데이터 소거가 복수의 메모리셀을 포함하는 각 블록 별로 수행된다. 따라서, 잘못된 데이터가 특정 블록 내의 하나의 메모리셀에 기록된 경우에, (i) 먼저 동일한 블록 내의 다른 메모리셀에 기록된 데이터를 다른 블록 내의 메모리셀에 기록하고, (ii)상기 특정 블록 내의 데이터를 소거하고, (iii) 그후 상기 다른 블록 내에 기록된 데이터를 다시 상기 특정 블록 내의 메모리셀에 기록하는 것이 필요하다.
플래시 메모리에서는 일반적으로, 데이터가 메모리셀에 마이크로초 단위의 시간 내에 기록될 수 있는 반면에, 데이터가 밀리초의 단위의 시간 내에 메모리셀로부터 소거될 수 있다. 즉, 데이터 소거는 데이터 기록보다 상당한 시간을 더 소비한다. 따라서, 플래시 메모리 내의 각 메모리셀에 대해 데이터를 기록하기 위해 상술한 방법을 사용하는 것은 데이터 기록 동작(프로그래밍)을 완료하는데 필요한 시간을 상당히 증가시킨다.
본 발명의 일 태양에 따르면, 반도체 메모리장치는 복수의 메모리셀을 포함한다. 상기 복수의 메모리셀의 하나는, 인가된 전압에 따라 가역적으로 변화하는 저항값을 가지는 가변저항기와, 상기 가변저항기에 접속된 트랜지스터를 포함한다.
상기 발명의 일 실시예에서, 상기 트랜지스터는 MOS트랜지스터이다.
상기 발명의 일 실시예에서, 상기 가변저항기의 저항값은 복수의 중첩되지 않는 범위에 도달하도록 설정된다.
상기 발명의 일 실시예에서, 상기 가변저항기는 페로브스카이트(perovskite)형 결정구조를 가지는 재료로 형성된다.
상기 발명의 일 실시예에서, 상기 트랜지스터는 소스, 게이트 및 드레인을 포함하고, 상기 소스와 드레인 중의 하나가 상기 가변저항기를 통해 비트선에 접속되고, 상기 게이트가 단어선에 접속된다.
상기 발명의 일 실시예에서, 소정 극성의 전압이 상기 비트선에 인가되고, 상기 소정 극성의 전압보다 낮은 전압이 상기 단어선에 인가되어, 상기 하나의 메모리셀이 상기 복수의 메모리셀로부터 선택되고, 데이터가 상기 하나의 메모리셀에 기록된다.
상기 발명의 일 실시예에서, 상기 소정 극성에 반대인 극성의 전압이 상기 비트선에 인가되고, 상기 소정 극성의 전압보다 낮은 전압이 상기 단어선에 인가되 어, 상기 하나의 메모리셀이 상기 복수의 메모리셀로부터 선택되고, 데이터가 상기 하나의 메모리셀로부터 소거된다.
본 발명의 다른 태양에 따르면, 메모리셀에 데이터를 기록하기 위한 데이터기록방법이 제공된다. 상기 메모리셀은, 인가되는 전압에 따라 가역적으로 변화하는 저항값을 가진 가변저항기와, 상기 가변저항기에 접속된 트랜지스터를 포함한다. 상기 데이터기록방법은, 상기 메모리셀에 제 1 데이터기록전압을 인가하는 제 1 단계; 상기 제 1 데이터기록전압이 인가된 후에, 상기 가변저항기의 저항값이 소정 범위 내인지 여부를 결정하는 제 2 단계; 상기 가변저항기의 저항값이 상기 소정 범위에 도달하지 않은 경우, 상기 제 1 데이터기록전압보다 높은 제 2 데이터기록전압을 상기 메모리셀에 인가하는 제 3 단계; 및 상기 가변저항기의 저항값이 상기 소정 범위에 도달할 때까지 상기 제 2 단계와 제 3 단계를 반복하는 제 4 단계를 포함한다.
상기 발명의 일 실시예에서, 상기 데이터기록방법은, 상기 가변저항기의 저항값이 상기 소정 범위를 초과하는 경우, 상기 가변저항기에 데이터소거전압을 인가하는 제 5 단계; 상기 데이터소거전압이 인가된 후에, 상기 가변저항기의 저항값이 데이터소거범위에 도달하였는지 여부를 결정하는 제 6 단계; 및 상기 가변저항기의 저항값이 상기 데이터소거범위에 도달할 때까지 상기 제 5 단계와 제 6 단계를 반복하고, 그후 제 1 데이터기록전압을 상기 메모리셀에 인가하는 제 7 단계를 더 포함한다.
또한, 상기 발명의 일 실시예에서, 상기 제 3 단계는, 상기 1 단계에서 상기 제 1 데이터기록전압이 인가되는 시간보다 짧은 시간 동안 상기 제 2 데이터기록전압을 인가하는 것을 특징으로 한다.
본 발명에 따른 반도체 메모리장치에 포함되는 메모리셀은, 인가되는 전압에 따라 가역적으로 변화하는 저항값을 가진 가변저항기와, 상기 가변저항기에 접속된 트랜지스터를 포함한다. 타겟(target) 메모리셀의 어드레스에 따라 단어선과 비트선을 선택함으로써, 복수의 메모리셀 중에서 타겟 메모리셀이 선택된다. 상기 타겟 메모리셀에 접속된 비트선을 통해 상기 가변저항기에 데이터기록전압 또는 데이터소거전압을 인가함으로써, 데이터가 상기 타겟 메모리셀에 기록되거나 또는 데이터가 상기 타겟 메모리셀로부터 소거된다.
따라서, 본 발명에 따른 반도체 메모리장치는 다가 정보를 저장할 수 있다. 잘못된 데이터가 메모리셀에 기록되는 경우에도, 그 데이터가 메모리셀 별로( memory cell-by-memory cell-basis) 소거될 수 있다. 따라서, 데이터기록동작이 고속으로(즉, 단시간내에) 수행될 수 있다.
즉, 여기에 기재된 본 발명은 메모리셀 별로 데이터가 소거될 수 있도록 하여 고속으로 (즉, 단시간내에) 또한 고정밀도로 데이터기록동작이 수행될 수 있도록 하는 반도체 메모리장치와, 그 반도체 메모리장치에 사용되는 데이터기록방법을 제공할 수 있다는 이점을 가진다.
본 발명의 이러한 이점 및 다른 이점은, 당업자가 첨부된 도면을 참조하여 후술하는 상세한 설명을 읽고 이해함으로써 명백해질 것이다.
이하에서는, 본 발명을 첨부된 도면을 참조하여 예시적인 실시예를 통해 설명할 것이다.
도 1은, 본 발명에 따른 반도체 메모리장치에 포함된 비휘발성 반도체 메모리셀 (이하, "메모리셀"이라 함)(10)의 개략도이다.
메모리셀(10)은, 게이트전극(21), 소스 영역(22) 및 드레인 영역(23)을 가지는 트랜지스터와, 드레인영역(23)에 접속된 메모리 캐리어(memory carrier)인 가변저항기(30)를 포함한다. 상기 트랜지스터 및 가변저항기(30)는 반도체기판(도시안됨) 상에 형성된다. 여기서, 트랜지스터는 MOS트랜지스터이다.
메모리셀(10)을 위한 메모리캐리어인 가변저항기(30)는, 가변저항기(30)의 양단 사이에 인가된 전압 또는 전압들에 의해 연속적으로 또한 가역적으로 변화하는 저항값을 가진다. 전압의 인가가 종료된 후에도, 가변저항기(30)의 상기 저항값은 유지된다.
가변저항기(30)는, 예를 들어 미국특허 제6,204,139호에 개시된 Pr(1-x)Ca(x)MnO3, La(1-x)Ca(x)MnO3, Nd (1-x)Sr(x)MnO3 (0<x<1) 등으로 제조된다. 상기 재료는 초거대 자기저항 및 고온 초전도성을 나타내는 페로브스카이트형 결정구조를 가진다.
Pr(1-x)Ca(x)MnO3, La(1-x)Ca(x)MnO3 , Nd(1-x)Sr(x)MnO3 (0<x<1) 등으로 제조된 상기 가변저항기(30)의 양단에 펄스전압이 인가되는 경우, 그 저항값은 펄스전압이 인가되는 횟수에 따라 연속적으로 변화한다.
도 7은, 동일한 극성의 펄스전압이 복수회 인가되는 경우에 상기 저항값의 변화를 도시하는 그래프이다. 수평축은 펄스전압이 인가되는 횟수를 나타내고, 수직축은 가변저항기의 저항값을 나타낸다.
도 7에 도시된 바와 같이, 동일한 극성의 펄스전압이 인가되는 횟수가 증가함에 따라서, 가변저항기의 저항값이 증가하고 있다.
가변저항기(30)의 이러한 특성으로 인해, 메모리캐리어로서 가변저항기(30)를 포함하는 반도체 메모리셀(10)은, 제어되는 가변저항기(30)의 저항값의 변화량에 의해 다가 정보를 저장할 수 있다. 이것은, 부동게이트에 주입된 전하량에 따라 연속적으로 변화하는 임계전압에 의해 다가 정보를 저장할 수 있는 플래시메모리의 메모리셀과 유사하다. 특히, 가변저항기(30)의 저항값은 중첩되지 않은 복수의 영역에 도달하도록 설정된다.
도 2 는 본 발명의 일 실시예에 따른 메모리어레이의 예시적인 구조를 도시한다.
메모리어레이(50)는 복수의 비휘발성 반도체 메모리셀(10)을 포함한다. 각 메모리셀(10)의 게이트전극(21)은 단어선(WL00~WL0n-1)의 각각에 접속된다. 각 메모리셀(10)의 구동영역인, 드레인 영역(23)에 접속된 가변저항기(30)는 비트선 (BL00~BL0n-1)의 각각에 접속된다. 메모리셀(10)은 매트릭스로 배열된다.
메모리어레이(50) 내의 각 메모리셀(10)은, 단어선(WL00~WL0n-1)의 각각 및 비트선(BL00~BL0n-1)의 각각에 인가되는 소정의 제어전압에 의해 선택된다. 데이터는 선택된 메모리셀(10)에 기록되거나, 선택된 메모리셀(10)로부터 소거 또는 판독 된다.
선택된 메모리셀(10)에 데이터를 기록하거나, 선택된 메모리셀(10)로부터 데이터를 소거 또는 판독하는 동작이 이하에 설명된다. 일 예로서, 도 2 의 원 안에 단어선 WL02 과 비트선 BL02에 의해 선택된 메모리셀(10)이 선택된 메모리셀(10)로서 사용된다.
선택된 비휘발성 반도체 메모리셀(10)에 데이터를 기록하기 위해, 예를 들어 Vw1= 3.0V가 단어선 WL02 에 인가되고, Vb1 = 5.0V 가 비트선 BL02에 인가된다. 선택되지 않은 단어선(WL00, WL01, WL03~WL0n-1)과 선택되지 않은 비트선(BL00, BL01, BL03~BL0n-1)에 인가되는 전압은 Vw1 = Vb1 = 0V로 설정된다. 그 결과, 선택된 메모리셀(10)의 가변저항기(30)의 저항값은 초기상태에서 변화된다. 따라서, 가변저항기(30)의 저항값의 변화량에 대응하는 데이터가 선택된 메모리셀(10)에 기록된다.
선택된 메모리셀(10) 내에 저장된 데이터를 소거하기 위해, 예를 들어 Vw1= 3.0V가 단어선 WL02 에 인가되고, Vb1 = -5.0V 가 비트선 BL02에 인가된다. 선택되지 않은 단어선(WL00, WL01, WL03~WL0n-1)과 선택되지 않은 비트선(BL00, BL01, BL03~BL0n-1)에 인가되는 전압은 Vw1 = Vb1 = 0V로 설정된다. 그 결과, 선택된 메모리셀(10)의 가변저항기(30)의 저항값은 초기상태(데이터소거상태)로 복귀한다. 따라서, 가변저항기(30)의 저항값의 변화량에 대응하는 데이터가 선택된 메모리셀 (10)로부터 소거된다.
상술한 바와 같이, 메모리어레이(50) 내에서, 비트선 BL02에 인가된 전압의 극성을 단순히 반전시키는 것에 의해 데이터기록동작 및 데이터소거동작이 스위칭된다. 즉, 1비트의 데이터가 선택된 메모리셀(10)에 기록되거나, 선택된 메모리셀(10)로부터 소거될 수 있다.
메모리셀(10) 내에 저장된 데이터를 판독하기 위해, 예를 들어 Vw1= 3.0V가 단어선 WL02에 인가되고, Vb1 = 3.0V (데이터를 기록하는데 사용된 전압인 5.0V보다 낮은 전압)가 비트선 BL02에 인가된다. 선택되지 않은 단어선 (WL00, WL01, WL03~WL0n-1)과 선택되지 않은 비트선(BL00, BL01, BL03~BL0n-1)에 인가되는 전압은 Vw1 = Vb1 = 0V로 설정된다. 그 결과, 비트선 BL02에 흐르는 BL전류가 기준 메모리셀로서의 기준셀에 흐르는 BL전류와 비교된다. 따라서, 데이터가 메모리셀(10)로부터 판독된다.
상술한 바와 같이, 메모리어레이(50)는 다음과 같이 선택된 메모리셀(10)에 데이터를 기록하거나, 선택된 메모리셀(10)로부터 데이터를 소거하게 한다. 소정의 MOS트랜지스터는, 대응하는 메모리셀(10)의 어드레스에 따라 단어선 및 비트선을 선택함으로써 선택된다. 데이터기록전압 또는 데이터소거전압은, 상기 비트선을 통해 선택된 MOS트랜지스터에 접속된 가변저항기(30)에 인가된다.
이러한 시스템으로 인해, 메모리어레이(50)는 다가 정보를 저장할 수 있다. 잘못된 데이터가 기록되는 경우에도, 그 데이터는 비트별로, 즉 각 메모리셀(10)로부터, 소거될 수 있다. 따라서, 데이터기록 및 데이터소거가 고속으로 (즉, 단시간 내에) 수행될 수 있다.
메모리어레이(50)(도 2)에 데이터를 기록하는 예시적인 동작이 더 상세하게 설명될 것이다.
도 3 은 본 발명에 따른 메모리어레이(50)에 데이터를 기록하는 제 1 데이터기록방법을 설명하는 플로우챠트이다.
먼저, 데이터소거상태의 메모리셀(10)이 선택되고, 선택된 메모리셀(10)에 대한 데이터기록동작이 개시된다 (단계101).
그 후, 제 1 데이터기록(프로그램)전압이 다음과 같이 설정된다(단계102).
(1) Vb1 = V10 (비트선 BL에 인가되는 전압)
(2) Vw1 = V11 (단어선 WL에 인가되는 전압)
(3) t = t11 (Vw1과 Vb1의 전압펄스폭)
예를 들어, Vb1 = V10 = 5.0V, Vw1= V11= 3.0V 및 t= t11= 50nsec이다.
그 후, Vw1 및 Vb1의 제 1 데이터기록전압이 전압펄스폭 t11동안 선택된 메모리셀(10)에 인가된다 (단계103).
제 1 데이터기록전압이 인가된 후에, 데이터가 기록되는 (프로그램되는) 선택된 메모리셀(10)의 가변저항기(30)의 저항값이 소정 범위 내인지 여부를 조사하기 위해 검증동작이 행해진다 (단계104). 상기 검증동작은, 데이터(정보)가 선택된 메모리셀(10)에 예상된 바와 같이 기록되었는지 여부를 확증하기 위해 가변저항기 (30)의 저항값을 확인하는 동작이다.
가변저항기(30)의 저항값이 소정 범위 내인 경우 (단계105에서 YES), 상기 데이터기록동작이 완료된다 (단계106).
가변저항기(30)의 저항값이 소정 범위를 초과하는 경우 (단계107에서 YES), 상기 데이터소거전압이 다음과 같이 설정되어 상기 선택된 메모리셀(10)에 인가된다 (단계108).
(1) Vb1 = V00 (비트선 BL에 인가되는 전압)
(2) Vw1 = V11 (단어선 WL에 인가되는 전압)
(3) t = t11 (Vw1과 Vb1의 전압펄스폭)
예를 들어, Vb1 = V00 = -5.0V, Vw1= V11= 3.0V 및 t= t11= 50nsec이다. 데이터소거전압 Vb1(= -5.0V)의 극성은 상기 제 1 데이터기록전압 Vb1(= 5.0V)의 극성과 반대이다.
데이터소거전압이 인가된 후에, 데이터가 소거되는 선택된 메모리셀(10)의 가변저항기(30)의 저항값이 데이터소거범위 내인지 여부를 조사하기 위해 검증동작이 수행된다(단계109). 상기 검증동작은, 상기 가변저항기(30)의 저항값을 확인하여, 예상한 바와 같이 데이터(정보)가 선택된 메모리셀(10)로부터 소거되었는지 여부를 확증하는 동작이다.
상기 검증동작이 행해지는 비휘발성 반도체 메모리셀(10)의 가변저항기(30)의 저항값이 데이터소거범위에 도달하지 않은 경우 (단계110에서 NO), 데이터소거전압이 메모리셀(10)에 다시 인가되어 검증동작을 수행한다(단계108 내지 단계110). 메모리셀(10)이 데이터소거상태가 될 때까지, 즉 가변저항기(30)의 저항값이 데이터소거범위에 도달할 때까지, 단계108 내지 단계110이 반복된다. 메모리셀(10)이 데이터소거상태로 되면, 제 1 데이터기록전압이 메모리셀 (10)에 인가되어 데이터기록동작을 다시 실행한다.
가변저항기(30)의 저항값이 상기 소정 범위에 도달하지 않은 경우 (단계107에서 NO), 메모리셀(10)에 데이터를 기록하기 위해 데이터기록전압이 다시 인가되고, 상기 검증동작이 다시 수행된다.
이 경우, 제 1 데이터기록전압 Vb1 은 소정 전압값(△V, 예를 들어 0.5V)만큼 증가하여, 5.5V가 된다 (단계111).
그 후, 제 2 데이터기록전압이 다음과 같이 설정된다 (단계112).
(1) Vb1 = V10 + △V (단계112에서)
(2) Vw1 = V11
(3) t = t11
예를 들어, Vb1 = V10 + △V = 5.5V, Vw1 = V11 = 3.0V 및 t = t11 = 50nsec이다.
그 후, 제 2 데이터기록전압 Vb1 및 메모리셀(10)에 대해 데이터기록동작(프로그래밍)이 수행되는 횟수가 모두 최대값에 도달할 때까지 (단계113 및 단계114), 가변저항기(30)의 저항값이 상기 소정 범위에 도달하도록 단계103 내지 단계114가 반복된다.
제 2 데이터기록전압 Vw1 및 메모리셀(10)에 대해 데이터기록동작(프로그래밍)이 수행되는 횟수가 모두 최대값에 도달한 경우 (단계113 및 단계114에서 YES), 메모리셀(10)에 대한 데이터기록동작은 "실패"로 된다(단계115).
상술한 바와 같이, 본 발명의 데이터 기록을 위한 제 1 데이터기록방법에 따르면, 특정 비휘발성 반도체 메모리장치의 가변저항기(30)의 저항값이 소정 범위를 초과하는 경우에도, 그 특정 비휘발성 반도체 메모리셀(10)을 포함하는 블록 내의 다른 메모리셀 내에 기록된 데이터를 다른 블록에 옮기지 않고, 그 특정 비휘발성 반도체 메모리셀(10)을 포함하는 블록 내의 데이터를 먼저 소거하지 않고, 또한 그 블록 내에 다시 그 데이터를 기록하지 않고도, 고속으로 (즉, 단시간에) 데이터기록을 행할 수 있다.
도 4 는 본 발명에 따른 메모리어레이(50)에 데이터를 기록하는 제 2 데이터기록방법을 설명하는 플로우챠트이다.
제 2 데이터기록방법에 따르면, 데이터가 기록되는 메모리셀(10)의 가변저항기(30)의 저항값이 아직 소정 범위에 도달하지 않은 경우 (단계207에서 NO), 메모리셀(10)에 데이터를 기록하기 위해 데이터기록전압이 다시 인가되고, 상기 검증동작이 다시 수행된다.
이 경우, 2회째 이후의 데이터기록전압의 인가시간은 그전 회의 시간보다 짧게 설정된다 (단계211 ~ 단계212). 이로써, 2회째 이후의 데이터기록전압이 인가되는 경우에 사용된 데이터기록전압 Vb1의 증가에 의한, 메모리셀(10)의 가변저항기 (30)의 저항값의 변화량을 고정밀도로 제어할 수 있다. 또한, 데이터기록시의 소비전력의 증가를 억제하는 것이 가능하다. 도 4의 단계211에 도시된 바와 같이, 2회째 이후의 데이터기록전압의 인가시간 t 를 △t (예를 들어, 5nsec)만큼 단축하고, 데이터기록전압 Vb1를 △V (예를 들어, 0.5V)만큼 증가시킨다. 예를 들어, 2회째의 데이터기록조건은, Vb1 = V10 + △V = 5.5V, Vw1 = V11 = 3.0V 및 t = t11 - △t = 45nsec이다.
도 4 에 도시된 데이터기록을 위한 제 2 데이터기록방법은, 단계211 ~단계212에서의 조건들을 제외하면, 도 3 에 도시된 데이터기록을 위한 제 1 데이터기록방법과 실질적으로 동일하다.
도 3 및 도 4에 도시된 데이터기록을 위한 제 1 및 제 2 데이터기록방법은, 다가 정보를 저장할 수 있는 비휘발성 반도체 메모리셀에 효과적이면서, 2가 정보를 저장할 수 있는 비휘발성 반도체 메모리셀에서도 동일한 효과를 나타낸다.
도 5는 본 발명에 따른 메모리어레이(50)에 데이터를 기록하기 위한 제 3 데이터기록방법을 설명하는 플로우챠트이다.
먼저, 데이터소거상태의 메모리셀(10)이 선택되고, 선택된 메모리셀(10)에의 데이터기록동작이 개시된다 (단계301).
그 후, 제 1 데이터기록(프로그램)전압이 다음과 같이 설정된다(단계302).
(1) Vb1 = V10 (비트선 BL에 인가되는 전압)
(2) Vw1 = V11 (단어선 WL에 인가되는 전압)
(3) t = t11 (Vw1과 Vb1의 전압펄스폭)
예를 들어, Vb1 = V10 = 5.0V, Vw1= V11= 3.0V 및 t= t11= 50nsec이다.
그 후, Vw1 및 Vb1의 제 1 데이터기록전압이 전압펄스폭 t11동안 선택된 메모리셀(10)에 인가된다 (단계303).
제 1 데이터기록전압이 인가된 후에, 데이터가 기록되는 (프로그램되는) 선택된 메모리셀(10)의 가변저항기(30)의 저항값이 소정 범위 내인지 여부를 조사하기 위해 검증동작이 행해진다(단계304). 상기 검증동작은, 데이터(정보)가 선택된 메모리셀(10)에 예상된 바와 같이 기록되고 있는지 여부를 확증하기 위해 가변저항기(30)의 저항값을 확인하는 동작이다.
가변저항기(30)의 저항값이 소정 범위 내인 경우 (단계305에서 YES), 상기 데이터기록동작이 완료된다 (단계306).
가변저항기(30)의 저항값이 소정 범위를 초과하는 경우 (단계307에서 YES), 메모리셀(10)에 대한 데이터기록동작은 "실패"로 된다 (단계315)
가변저항기(30)의 저항값이 아직 상기 소정 범위에 도달하지 않은 경우 (단계307에서 NO), 메모리셀(10)에 데이터를 기록하기 위해 데이터기록전압이 다시 인가되고, 상기 검증동작이 다시 수행된다.
이 경우, 제 1 데이터기록전압 Vb1이 △V (예를 들어, 0.5V)만큼 증가하여 Vb1이 5.5V이 된다 (단계311).
그 후, 제 2 데이터기록전압이 다음과 같이 설정된다 (단계312).
(1) Vb1 = V10 + △V (단계311에서)
(2) Vw1 = V11
(3) t = t11
예를 들어, Vb1 = V10 + △V = 5.5V, Vw1 = V11 = 3.0V 및 t = t11 = 50nsec이다.
그 후, 제 2 데이터기록전압 Vb1 및 메모리셀(10)에 대한 데이터기록동작(프로그래밍)이 수행되는 횟수가 모두 최대값에 도달할 때까지 (단계313 및 단계314), 가변저항기(30)의 저항값이 상기 소정 범위에 도달하도록 단계303 내지 단계314가 반복된다.
제 2 데이터기록전압 Vw1 및 메모리셀(10)에 대한 데이터기록동작(프로그래밍)이 수행되는 횟수가 모두 최대값에 도달한 경우 (단계313 및 단계314에서 YES), 메모리셀(10)에 대한 데이터기록동작은 "실패"로 된다(단계315).
상술한 바와 같이, 본 발명의 데이터 기록을 위한 제 3 데이터기록방법에 따르면, 특정 비휘발성 반도체 메모리장치(10)의 가변저항기(30)의 저항값이 소정 범위를 초과하는 경우에는, 그 데이터기록동작은 "실패"로 된다.
이 경우, 비휘발성 반도체 메모리셀(10)을 포함하는 메모리어레이(50)는 다음과 같은 동작을 수행한다. 메모리어레이(50)에 대한 데이터기록동작이 완료된 후에, 잘못된 데이터가 기록된 메모리셀(10) 내의 데이터만이 소거되고, 그 후 그 메모리셀(10)에만 다시 데이터기록동작이 수행된다.
이에 비하여, 종래의 플래시메모리에서는, 데이터소거가 비트별로 수행될 수 없다. 따라서, 상기 제 3 데이터기록동작이 사용될 수 없다. 종래의 플래시메모리에서는, 데이터소거가 블록별로 수행된다. 따라서, 잘못된 데이터가 메모리셀에 기록되는 경우, (i)먼저, 동일한 블록 내의 다른 메모리셀에 기록된 데이터를 다른 블록 내의 메모리셀에 기록하고, (ii) 그 특정 블록 내의 데이터를 소거하고, (iii) 그후 그 다른 블록 내에 기록된 데이터를 그 특정 블록 내의 메모리셀에 다시 기록한다. 이는 데이터기록동작을 완료하는데 소요되는 시간을 상당히 증가시킨다.
이러한 종래 플래시메모리의 데이터기록방법과 달리, 본 발명에 따른 데이터 기록을 위한 제 3 데이터기록방법은, 메모리셀에 기록된 잘못된 데이터만이 정정된 데이터와 대체될 수 있도록 한다. 따라서, 데이터기록동작에 소요되는 시간을 단축시킨다.
도 6은 본 발명에 따른 메모리어레이(50)에 데이터를 기록하는 제 4 데이터기록방법을 설명하는 플로우챠트이다.
제 4 데이터기록방법에 따르면, 데이터가 기록된 메모리셀(10)의 가변저항기 (30)의 저항값이 아직 소정 범위에 도달하지 않은 경우 (단계407에서 NO), 메모리셀(10)에 데이터를 기록하기 위해 데이터기록전압이 다시 인가되고, 상기 검증동작이 다시 수행된다.
이 경우, 2회째 이후의 데이터기록전압의 인가시간은 그 전회의 시간보다 짧게 설정된다 (단계411 ~ 단계412). 이로써, 2회째 이후의 데이터기록전압이 인가되는 경우에 사용된 데이터기록전압 Vb1의 증가에 의한, 메모리셀(10)의 가변저항기 (30)의 저항값의 변화량을 고정밀도로 제어할 수 있다. 또한, 데이터기록시의 소비전력의 증가를 억제하는 것이 가능하다. 도 6의 단계411에 도시된 바와 같이, 2회째 이후의 데이터기록전압의 인가시간 t 를 △t (예를 들어, 5nsec)만큼 단축하고, 데이터기록전압 Vb1를 △V (예를 들어, 0.5V)만큼 증가시킨다. 예를 들어, 2회째의 데이터기록전압은, Vb1 = V10 + △V = 5.5V, Vw1 = V11 = 3.0V 및 t = t11 - △t = 45nsec이다.
도 6에 도시된 데이터기록을 위한 제 4 데이터기록방법은, 단계411 및 단계412에서의 조건들을 제외하면, 도 5 에 도시된 데이터를 기록하기 위한 제 3 데이터기록방법과 실질적으로 동일하다.
도 5 및 도 6에 도시된 데이터기록을 위한 제 3 및 제 4 데이터기록방법은, 다가 정보를 저장할 수 있는 비휘발성 반도체 메모리셀에 효과적이면서, 2가 정보를 저장할 수 있는 비휘발성 반도체 메모리셀에서도 동일한 효과를 나타낸다.
도시되지는 않았지만, 본 발명의 일 예에 따른 메모리어레이(50)는, 비트선에 대해 구동전압을 인가하는 비트선구동회로; 단어선에 대해 구동전압을 인가하는 단어선구동회로; 비트선구동회로 및 단어선구동회로의 동작을 제어하는 제어회로; 비트선구동회로 및 단어선구동회로에 데이터기록전압, 데이터소거전압 및 데이터판독전압을 공급하는 전원회로; 데이터판독시에, 데이터판독이 행해지는 비휘발성 반도체 메모리셀의 전류값을, 기준으로 되는 기준셀의 전류값과 비교하는 감지회로에 접속되어 있다. 이 경우, 메모리어레이(50)은, 비트선구동회로 및 단어선구동회로에서 공급되는 입력어드레스정보에 대응하여, 소정의 비휘발성 반도체 메모리셀을 선택하여, 데이터기록동작, 데이터소거동작 및 데이터판독동작을 실행한다.
상기 기재에서, 가변저항기(30)은 트랜지스터(20)의 드레인영역(23)에 접속되어 있으나, 본 발명이 이러한 구조에 한정되는 것은 아니며, 상기 가변저항기 (30)가 트랜지스터(20)의 소스(22)에 접속될 수도 있다.
본 발명에 따른 반도체 메모리장치에서, 입력어드레스정보에 대응하는 메모리셀은 가변저항기 및 상기 가변저항기에 접속된 트랜지스터를 포함한다. 한 쌍의 전극들 사이의 가변저항기의 저항값은 상기 전극들 사이에 인가된 전압값에 따라 가역적으로 변화하고, 전압인가가 종료된 후에도 상기 가변저항기는 그 저항값을 유지한다. 이러한 구조로 인해, 상기 반도체 메모리장치에서는, 데이터가 메모리셀 별로 소거될 수 있고 데이터가 고속으로 (즉, 단시간 내에) 또한 고정밀도로 기록될 수 있다.
본 발명의 사상 및 범위에서 벗어나지 않는 다양한 수정이 당업자에 의해 용이하게 행해질 수 있다는 것이 명백하다. 따라서, 첨부된 특허청구범위가 본 명세서의 상세한 설명에 의해 제한되는 것이 아니며, 특허청구범위가 광의로 해석되어야 한다.

Claims (10)

  1. 복수의 메모리셀을 포함하는 반도체 메모리장치로서,
    상기 복수의 메모리셀의 하나는 인가된 전압에 따라 가역적으로 변화하는 저항값을 가지는 가변저항기와, 상기 가변저항기에 접속된 MOS 트랜지스터를 포함하고,
    상기 MOS 트랜지스터는 소스, 게이트 및 드레인을 포함하고, 상기 소스와 상기 드레인 중의 하나가 상기 가변저항기를 통해 비트선에 접속되고, 상기 게이트가 단어선에 접속되는 것을 특징으로 하는 반도체 메모리장치.
  2. 삭제
  3. 제 1 항에 있어서, 상기 가변저항기의 저항값은 복수의 중첩되지 않는 범위에 도달하도록 설정되는 것을 특징으로 하는 반도체 메모리장치.
  4. 제 1 항에 있어서, 상기 가변저항기가 페로브스카이트형 결정구조를 가지는 재료로 형성되는 것을 특징으로 하는 반도체 메모리장치.
  5. 삭제
  6. 제 5 항에 있어서, 소정 극성의 전압이 상기 비트선에 인가되고, 상기 소정 극성의 전압보다 낮은 전압이 상기 단어선에 인가되어, 상기 하나의 메모리셀이 상기 복수의 메모리셀로부터 선택되고, 데이터가 상기 하나의 메모리셀에 기록되는 것을 특징으로 하는 반도체 메모리장치.
  7. 제 6 항에 있어서, 상기 소정 극성에 반대인 극성의 전압이 상기 비트선에 인가되고, 상기 소정 극성의 전압보다 낮은 전압이 상기 단어선에 인가되어, 상기 하나의 메모리셀이 상기 복수의 메모리셀로부터 선택되고, 데이터가 상기 하나의 메모리셀로부터 소거되는 것을 특징으로 하는 반도체 메모리장치.
  8. 인가되는 전압에 따라 가역적으로 변화하는 저항값을 가진 가변저항기와, 상기 가변저항기에 접속된 트랜지스터를 포함하는 메모리셀에 데이터를 기록하기 위한 데이터기록방법으로서,
    상기 메모리셀에 제 1 데이터기록전압을 인가하는 제 1 단계;
    상기 제 1 데이터기록전압이 인가된 후에, 상기 가변저항기의 저항값이 소정 범위 내인지 여부를 결정하는 제 2 단계;
    상기 가변저항기의 저항값이 상기 소정 범위에 도달하지 않은 경우, 상기 제 1 데이터기록전압보다 높은 제 2 데이터기록전압을 상기 메모리셀에 인가하는 제 3 단계; 및
    상기 가변저항기의 저항값이 상기 소정 범위에 도달할 때까지 상기 제 2 단 계와 제 3 단계를 반복하는 제 4 단계를 포함하는 것을 특징으로 하는 데이터기록방법.
  9. 제 8 항에 있어서,
    상기 가변저항기의 저항값이 상기 소정 범위를 초과하는 경우, 상기 가변저항기에 데이터소거전압을 인가하는 제 5 단계;
    상기 데이터소거전압이 인가된 후에, 상기 가변저항기의 저항값이 데이터소거범위에 도달하였는지 여부를 결정하는 제 6 단계; 및
    상기 가변저항기의 저항값이 상기 데이터소거범위에 도달할 때까지 상기 제 5 단계와 제 6 단계를 반복하고, 그후 제 1 데이터기록전압을 상기 메모리셀에 인가하는 제 7 단계를 더 포함하는 것을 특징으로 하는 데이터기록방법.
  10. 제 8 항에 있어서, 상기 제 3 단계는, 상기 1 단계에서 상기 제 1 데이터기록전압이 인가되는 시간보다 짧은 시간 동안 상기 제 2 데이터기록전압을 인가하는 단계를 포함하는 것을 특징으로 하는 데이터기록방법.
KR1020030087207A 2002-12-03 2003-12-03 반도체 메모리장치 및 데이터기록방법 KR100554308B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002351832A JP4187148B2 (ja) 2002-12-03 2002-12-03 半導体記憶装置のデータ書き込み制御方法
JPJP-P-2002-00351832 2002-12-03

Publications (2)

Publication Number Publication Date
KR20040048854A KR20040048854A (ko) 2004-06-10
KR100554308B1 true KR100554308B1 (ko) 2006-02-24

Family

ID=32310711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030087207A KR100554308B1 (ko) 2002-12-03 2003-12-03 반도체 메모리장치 및 데이터기록방법

Country Status (6)

Country Link
US (1) US7061790B2 (ko)
EP (1) EP1426975B1 (ko)
JP (1) JP4187148B2 (ko)
KR (1) KR100554308B1 (ko)
CN (1) CN100388388C (ko)
TW (1) TWI238414B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339589A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 不揮発性メモリーの電気抵抗値設定方法
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
US8179711B2 (en) 2004-10-26 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
US7453716B2 (en) * 2004-10-26 2008-11-18 Samsung Electronics Co., Ltd Semiconductor memory device with stacked control transistors
JP4524455B2 (ja) * 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
KR101193395B1 (ko) * 2005-04-22 2012-10-25 파나소닉 주식회사 비휘발성 메모리 셀 및 반도체 메모리 장치
US7259983B2 (en) * 2005-05-27 2007-08-21 Spansion Llc Page buffer architecture for programming, erasing and reading nanoscale resistive memory devices
JP2007018615A (ja) * 2005-07-08 2007-01-25 Sony Corp 記憶装置及び半導体装置
US7372725B2 (en) * 2005-08-15 2008-05-13 Infineon Technologies Ag Integrated circuit having resistive memory
JP4309877B2 (ja) * 2005-08-17 2009-08-05 シャープ株式会社 半導体記憶装置
US7463507B2 (en) * 2005-11-09 2008-12-09 Ulrike Gruening-Von Schwerin Memory device with a plurality of memory cells, in particular PCM memory cells, and method for operating such a memory cell device
JP2007294592A (ja) * 2006-04-24 2007-11-08 Sony Corp 記憶装置の駆動方法
WO2008007481A1 (en) * 2006-07-14 2008-01-17 Murata Manufacturing Co., Ltd. Resistive memory device
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
JP5253784B2 (ja) * 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
KR101237005B1 (ko) 2007-11-09 2013-02-26 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
JP2009146478A (ja) 2007-12-12 2009-07-02 Sony Corp 記憶装置および情報再記録方法
CN101952893B (zh) 2008-02-25 2013-09-11 松下电器产业株式会社 电阻变化元件的驱动方法及使用它的电阻变化型存储装置
US7826248B2 (en) 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
CN101599301B (zh) * 2008-06-06 2012-09-05 西格斯教育资本有限责任公司 存储器与存储器写入方法
JP2010225221A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
JP5269151B2 (ja) * 2011-06-09 2013-08-21 シャープ株式会社 半導体記憶装置
US9047945B2 (en) 2012-10-15 2015-06-02 Marvell World Trade Ltd. Systems and methods for reading resistive random access memory (RRAM) cells
US9042159B2 (en) * 2012-10-15 2015-05-26 Marvell World Trade Ltd. Configuring resistive random access memory (RRAM) array for write operations
US8885388B2 (en) 2012-10-24 2014-11-11 Marvell World Trade Ltd. Apparatus and method for reforming resistive memory cells
US9042162B2 (en) 2012-10-31 2015-05-26 Marvell World Trade Ltd. SRAM cells suitable for Fin field-effect transistor (FinFET) process
WO2014074362A1 (en) 2012-11-12 2014-05-15 Marvell World Trade Ltd. Concurrent use of sram cells with both nmos and pmos pass gates in a memory system
US9514815B1 (en) * 2015-05-13 2016-12-06 Macronix International Co., Ltd. Verify scheme for ReRAM
CN105719691A (zh) * 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置
US9691478B1 (en) 2016-04-22 2017-06-27 Macronix International Co., Ltd. ReRAM array configuration for bipolar operation
US9959928B1 (en) 2016-12-13 2018-05-01 Macronix International Co., Ltd. Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323351A (en) * 1992-06-10 1994-06-21 Nexcom Technology, Inc. Method and apparatus for programming electrical erasable programmable read-only memory arrays
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
US5748538A (en) 1996-06-17 1998-05-05 Aplus Integrated Circuits, Inc. OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
JP4204755B2 (ja) * 1999-02-17 2009-01-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報を保存するマイクロ電子デバイスとその方法
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6269040B1 (en) * 2000-06-26 2001-07-31 International Business Machines Corporation Interconnection network for connecting memory cells to sense amplifiers
US6625057B2 (en) * 2000-11-17 2003-09-23 Kabushiki Kaisha Toshiba Magnetoresistive memory device
WO2002050843A1 (fr) 2000-12-21 2002-06-27 Fujitsu Limited Memoire a semi-conducteurs non volatile et procede d'effacement
JP2002269968A (ja) * 2001-03-13 2002-09-20 Canon Inc 強磁性体メモリの情報再生方法
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
JP4187197B2 (ja) * 2002-11-07 2008-11-26 シャープ株式会社 半導体メモリ装置の制御方法

Also Published As

Publication number Publication date
JP4187148B2 (ja) 2008-11-26
EP1426975A2 (en) 2004-06-09
JP2004185723A (ja) 2004-07-02
TW200425149A (en) 2004-11-16
CN100388388C (zh) 2008-05-14
KR20040048854A (ko) 2004-06-10
CN1510690A (zh) 2004-07-07
US20040174739A1 (en) 2004-09-09
EP1426975B1 (en) 2012-08-08
TWI238414B (en) 2005-08-21
US7061790B2 (en) 2006-06-13
EP1426975A3 (en) 2006-03-22

Similar Documents

Publication Publication Date Title
KR100554308B1 (ko) 반도체 메모리장치 및 데이터기록방법
JP4510031B2 (ja) 非揮発性メモリの雑／ファインプログラミングのための効率的ベリフィケーション
JP4726807B2 (ja) 非揮発性メモリの雑／ファインプログラミングのための可変電流シンキング
KR100547969B1 (ko) 비휘발성 반도체 기억장치 및 그 제어방법
KR100895331B1 (ko) 비 휘발성 메모리의 비정밀/정밀 프로그래밍을 위한 전하패킷 계량
JP3284358B2 (ja) 不揮発性メモリ装置
US8547746B2 (en) Voltage generation and adjustment in a memory device
EP1426974A2 (en) Semiconductor memory device and erase method for memory array
JP2005506653A (ja) メモリセルを消去するための方法
US7471563B2 (en) Semiconductor memory device
KR100349433B1 (ko) 반도체 기억장치
US8467245B2 (en) Non-volatile memory device with program current clamp and related method
JP2011198419A (ja) 不揮発性半導体記憶装置およびその書き込み方法
CN111344791B (zh) 用于在非易失性存储器中存储多位数据的系统和方法
EP4026129B1 (en) Method of improving read current stability in analog non-volatile memory by screening memory cells
JP2009506472A (ja) 不揮発性メモリ・セルのプログラミング
US7656705B2 (en) Fast single phase program algorithm for quadbit
JP5754761B2 (ja) 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法
JP2007250133A (ja) 不揮発性半導体記憶装置のテスト方法
EP2498258B1 (en) Non-volatile memory device with program current clamp and related method
JP4256736B2 (ja) 不揮発性半導体記憶装置及びその消去方法
KR20220027550A (ko) 온도 보상을 수행하는 메모리 장치 및 그 동작방법
WO2005101422A2 (en) Non-volatile memory array

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 14