JP2005339589A - 不揮発性メモリーの電気抵抗値設定方法 - Google Patents

不揮発性メモリーの電気抵抗値設定方法 Download PDF

Info

Publication number
JP2005339589A
JP2005339589A JP2004152744A JP2004152744A JP2005339589A JP 2005339589 A JP2005339589 A JP 2005339589A JP 2004152744 A JP2004152744 A JP 2004152744A JP 2004152744 A JP2004152744 A JP 2004152744A JP 2005339589 A JP2005339589 A JP 2005339589A
Authority
JP
Japan
Prior art keywords
resistance value
pulse
electric
electric resistance
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004152744A
Other languages
English (en)
Inventor
Satoru Mitani
覚 三谷
Takeshi Takahashi
高橋  健
Koichi Osano
浩一 小佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004152744A priority Critical patent/JP2005339589A/ja
Publication of JP2005339589A publication Critical patent/JP2005339589A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】 多値の電気抵抗値をとる不揮発性メモリーにおいては、同じ電気的パルスを印加しても、電気抵抗値が変化する量がばらついたり、変化させる前の電気抵抗値に応じて電気抵抗値が変化する量が異なったりするため、特に中間的電気抵抗値の設定が困難であるという課題があった。
【解決手段】 本発明は、2つの電極間に電気抵抗値を変化させる電気的パルスを印加する書き込みステップを行った後、前記2つの電極間に電気抵抗値が変化しない電気的パルスを印加してその電気抵抗値を読み取る読み取りステップを行い、目標とする電気抵抗値になったかどうかを判定し、目標とする電気抵抗値になっていない場合に、目標とする電気抵抗値になるまで書き込みステップと読み取りステップを少なくとも1回以上繰り返すことにより、目標とする電気抵抗値に設定するものである。
【選択図】 図4

Description

本発明は、電気的パルスで誘起されるペロブスカイト等の金属酸化物膜の電気抵抗値の変化を利用する不揮発性メモリーにおいて、その電気抵抗値を目標抵抗値に精度よく設定する電気抵抗値設定方法に関するものである。
従来、ペロブスカイト等の金属酸化物膜は電気的パルスを印加することによって電気抵抗値が可逆的に変化するため、不揮発性メモリーへの使用が有望視されている。
例えば、電気的パルスにより複数の異なる電気抵抗値に設定可能な多値の不揮発性メモリーが特許文献1に開示されている。
このメモリー素子は抵抗変化膜が含まれた2端子の不揮発性メモリーである。抵抗変化膜は電気的に誘導される抵抗値の変化効果を示すCMR酸化物よりなる。そして、このメモリー素子の特徴は以下の通りである。
(1)室温で無磁界中において、短いパルス幅で低電圧の電気的パルスによって電気抵抗値がコントロールできる。
(2)印加される電気的パルスの極性によって電気抵抗値が増減する。
(3)電気抵抗値のダイナミックレンジが大きい。
(4)前記ダイナミックレンジの範囲内で、複数の電気抵抗値のうちの1つに設定可能であるため、多値メモリーとして使用可能である。
この種の多値の抵抗可変型不揮発性メモリーは特許文献1に開示されているように、基板上に下部電極が形成され、その下部電極上に抵抗変化膜が形成され、さらにその上に上部電極が形成された構成からなっている。
そして、下部電極と上部電極間に電気的パルスを印加すると抵抗変化膜の電気抵抗値が変化するが、抵抗変化膜の電気抵抗値を目標とする値に設定する場合、同じ値の電気的パルスを繰り返し印加しても、電気抵抗値が変化する量がばらつくため、目標とする電気抵抗値に設定する書き込み作業が極めて非効率である。
米国特許第6473332B1明細書
本発明は、目標とする電気抵抗値に設定する書き込み作業が簡単な方法により、精度よく行えるようにしたもので、それは書き込みを行った後、読み取りを行って抵抗変化膜の電気抵抗値が目標とする電気抵抗値になったかどうかを判定し、電気抵抗値が目標の電気抵抗値になるまで、書き込み、読み取りを少なくとも1回以上繰り返すことにより、確実に目標とする電気抵抗値に設定するようにしたものである。
本発明は、2つの電極と前記2つの電極間に設けられた抵抗変化膜からなり、2つの電極間に印加する電気的パルスによって前記抵抗変化膜の電気抵抗値を複数の抵抗状態に設定可能な不揮発性メモリーにおいて、前記2つの電極間に前記抵抗変化膜の電気抵抗値を変化させる電気的パルスを印加する第1の書き込みステップを行った後、前記2つの電極間に前記抵抗変化膜の電気抵抗値を変化させない電気的パルスを印加してその電気抵抗値を読み取る読み取りステップを行い、前記読み取りステップにより前記抵抗変化膜が目標とする電気抵抗値になったかどうかを判定し、抵抗変化膜が目標とする電気抵抗値になっていない場合には、目標とする電気抵抗値になるまで電気的パルスを印加する第2の書き込みステップと読み取りステップを少なくとも1回以上繰り返す繰り返しステップを実行することにより、前記抵抗変化膜を目標とする電気抵抗値に設定することを特徴とする不揮発性メモリーの電気抵抗値設定方法である。
また、本発明は、2つの電極と前記2つの電極間に設けられた抵抗変化膜からなり、2つの電極間に印加する電気的パルスによって前記抵抗変化膜の電気抵抗値を複数の抵抗状態に設定可能な不揮発性メモリーにおいて、前記2つの電極間に前記抵抗変化膜の電気抵抗値を低抵抗状態に飽和させるリセットステップを行い、次に、前記2つの電極間に前記抵抗変化膜の電気抵抗値を変化させる電気的パルスを印加する第1の書き込みステップを行った後、前記2つの電極間に前記抵抗変化膜の電気抵抗値を変化させない電気的パルスを印加してその電気抵抗値を読み取る読み取りステップを行い、前記読み取りステップにより前記抵抗変化膜が目標とする電気抵抗値になったかどうかを判定し、抵抗変化膜が目標とする電気抵抗値になっていない場合には、目標とする電気抵抗値になるまで電気的パルスを印加する第2の書き込みステップと読み取りステップを少なくとも1回以上繰り返す繰り返しステップを実行することにより、前記抵抗変化膜を目標とする電気抵抗値に設定することを特徴とする不揮発性メモリーの電気抵抗値設定方法である。
また、本発明は前記繰り返しステップを実行する第2の書き込みステップで印加する電気的パルスは、第1の書き込みステップで印加する電気的パルスに対して大きさが異なる電気的パルスであることを特徴とする。
また、本発明は、前記繰り返しステップを実行する第2の書き込みステップで印加する電気的パルスは、抵抗変化膜の電気抵抗値を増大させる電気的パルスおよびまたはその電気抵抗値を減少させる電気的パルスであることを特徴とする。
さらに、本発明は、前記繰り返しステップを実行する第2の書き込みステップで印加する電気的パルスは、第1の書き込みステップで印加する電気的パルスに対して電圧が異なる電気的パルスであることを特徴とする。
また、本発明は、前記繰り返しステップを実行する第2の書き込みステップで印加する電気的パルスは、パルス幅が異なる電気的パルスであることを特徴とする。
本発明は、第1の書き込みパルスを印加した後、読み取りパルスを印加して、電気抵抗値が目標とする電気抵抗値になったかどうかを判定し、電気抵抗値が目標の電気抵抗値になるまで、電気的パルスを印加する第2の書き込みステップと読み取りステップを少なくとも1回以上繰り返す繰り返しステップを実行することにより、前記抵抗変化膜を目標とする電気抵抗値に設定するものであり、これにより電気抵抗値の書き込み作業が効率よく行えるものである。
そして、繰り返しステップ時に印加する第2の書き込みパルスの電圧の大きさや、幅、または極性を異ならせることにより、高速に、かつ確実に目標の電気抵抗値に設定することができる。
以下、本発明の実施例について、図面を用いて説明する。
(実施例1)
図1は、本発明の実施例1に係る多値の抵抗可変型不揮発性メモリー10の概略断面図である。シリコン等の基板11上にPt等からなる下部電極12が形成されている。下部電極12上にPr0.7Ca0.3MnO3等からなる抵抗変化膜13が形成され、さらにその抵抗変化膜13の上にPt等からなる上部電極14が形成されている。前記下部電極12と上部電極14の間に電気的パルスを印加すると抵抗変化膜13の電気抵抗値が変化する。
図2に、下部電極12と上部電極14の間に電圧の大きさが2.8V、パルス幅が100nsの電気的パルス(書き込みパルス)を繰り返し印加した時の抵抗変化膜13の電気抵抗値の変化を示す。
この図2に示す抵抗変化膜13の電気抵抗値の変化は、まず、電圧の大きさが2V、パルス幅が100μsの電気的パルス(以下、リセットパルスと称する)を下部電極12と上部電極14の間に印加して、(A)で示す電気抵抗値13kΩの低い抵抗状態を得、次に、電圧の大きさが2.8V、パルス幅が100nsの電気的パルス(書き込みパルス)を下部電極12と上部電極14の間に繰り返し印加することにより、順次電気抵抗値が大きくなって(B)で示すように電気抵抗値が430kΩの高い抵抗状態に飽和していく状態を示したものである。
また、図3は下部電極12と上部電極14の間に電圧の大きさが3.5V、パルス幅が100nsの電気的パルス(書き込みパルス)を繰り返し印加した時の抵抗変化膜13の電気抵抗値の変化を示すもので、この図3に示す抵抗変化膜13の電気抵抗値の変化は、まず、図2に示したものと同様に、電圧の大きさが2V、パルス幅が100μsの電気的パルス(リセットパルス)を下部電極12と上部電極14の間に印加して、(C)で示す電気抵抗値15kΩの低い抵抗状態を得、次に、電圧の大きさが3.5V、パルス幅が100nsの電気的パルス(書き込みパルス)を下部電極12と上部電極14の間に繰り返し印加することにより、順次電気抵抗値が大きくなって(D)で示す電気抵抗値が480kΩの高い抵抗状態に飽和していく状態を示したものである。
前記電気的パルスの極性は、リセットパルスは下部電極12を基準にして上部電極14側が正であり、これに対して書き込みパルスは下部電極12を基準にして上部電極14が負である。
上記図2、図3から明らかなように、抵抗変化膜13の電気抵抗値は、(A)、(C)で示す低抵抗状態から(B)、(D)で示す高抵抗状態の間の中間的な抵抗値を順次とり得る。
そして、書き込みパルスの電圧の大きさによって低抵抗状態と高抵抗状態の間の中間的な抵抗状態の数を変化させることができるが、これらの図から分かるように、1回の書き込みパルスによる電気抵抗値の増分は、書き込みパルス毎にばらつきが生じる。なお、中間的な電気抵抗値の数は、1つのメモリー素子に割り当てられるビット数nによって決まり、2のn乗である。
次に、抵抗変化膜13の低抵抗状態と高抵抗状態の間の中間的な電気抵抗値、例えば250KΩに設定する場合について図2を用いて説明する。まず、上記に説明したリセットパルスを下部電極12と上部電極14の間に印加して(リセットステップ)抵抗変化膜13の電気抵抗値を低抵抗状態にし、そして、下部電極12と上部電極14の間に電圧の大きさが2.8V、パルス幅が100nsの電気的パルスを9回印加する(書き込みステップ)。
そして、前記書き込みステップにより目標とする電気抵抗値に確実に到達したかどうかを確認するために、抵抗変化膜13の電気抵抗値を変化させない電気的パルスを下部電極12と上部電極14の間に印加してその電気抵抗値の読み取りを行う(読み取りステップ)。前記電気抵抗値の読み取りのための電気的パルス(読み取りパルス)は電圧の大きさが0.5V、幅が100nsである。前記読み取りパルスの印加により抵抗変化膜13の電気抵抗値を読み取ることによってその抵抗変化膜13が目標の電気抵抗値に達していることが判明すれば書き込みパルスの印加を止めることによって書き込みは終了する。図2の例では、9回の書き込みパルスの印加により、丁度250KΩに達している。
しかし、例えば、書き込みパルスの印加を8回行った時点で読み取りパルスを印加して抵抗変化膜13の電気抵抗値を読み取っても、まだ目標の250KΩに達していないため、再度1回書き込みパルスを印加し、そして、再度前記と同様に読み取りステップにより抵抗変化膜13の電気抵抗値を読み取る。これによりその抵抗変化膜13が目標の250KΩに達しておれば書き込みは終了する。
なお、前記書き込みステップで10回の書き込みパルスを印加した結果、読み取りステップにて目標の電気抵抗値である250KΩを超えたことが判明した場合は、下部電極12を基準にして上部電極14に正の極性の書き込みパルスを印加して抵抗変化膜13の電気抵抗値を低下させ、そして、読み取りステップの実行によって目標の電気抵抗値である250KΩに設定すればよい。
このように、抵抗変化膜13の電気抵抗値が目標とする値に近い値にある場合、書き込みステップと読み取りステップを1回以上繰り返す繰り返しステップを実行して抵抗変化膜13の電気抵抗値が目標とする値になるようにする。
図4は上記抵抗変化膜13の電気抵抗値を目標の値に設定するための概略回路図である。21は負の出力パルスを発生する第1のパルス発生器であり、これは出力パルスの電圧設定部21a、パルス幅設定部21b、パルス数設定部21cを有している。
また、22は正の出力パルスを発生する第2のパルス発生器であり、これは出力パルスの電圧設定部22a、パルス幅設定部22b、パルス数設定部22cを有している。23は抵抗測定器であり、また、24は第1のスイッチ、25は第2のスイッチである。
前記第1のパルス発生器21の出力側は第1のスイッチ24の固定端子aに接続され、その第1のスイッチ24の可動端子cは不揮発性メモリー10の上部電極14に接続されている。また、第2のパルス発生器22の出力側は第1のスイッチ24の固定端子bに接続されている。不揮発性メモリー10の下部電極12は第2のスイッチ25の可動端子cに接続され、その第2のスイッチ25の固定端子aはグラウンドに接続されており、そして第2のスイッチ25の固定端子bとグラウンドとの間に抵抗測定器23が接続されている。
まず、上記に説明した不揮発性メモリー10へのリセットパルスの印加は、第1のスイッチ24の可動端子cを固定端子bに接続し、第2のスイッチ25の可動端子cを固定端子aに接続した状態で第2のパルス発生器22の電圧設定部22a、パルス幅設定部22b、パルス数設定部22cの操作により電圧の大きさが2V、パルス幅が100μsの1つの電気的パルスを発生するように設定した後、その出力パルスを発生させる。これにより、不揮発性メモリー10の抵抗変化膜13は低抵抗状態となる。
次に、書き込みパルスの印加は、第1のスイッチ24の可動端子cを固定端子aに接続し、第2のスイッチ25の可動端子cを固定端子aに接続した状態で第1のパルス発生器21の電圧設定部21a、パルス幅設定部21b、パルス数設定部21cの操作により、例えば電圧の大きさが2.8V、パルス幅が100nsの電気的パルスを繰り返し発生するように設定した後、その出力パルスを発生させる。この場合の不揮発性メモリー10の電気抵抗値の変化は図2に示すようになり、また、パルス電圧の大きさを3.5Vに設定すれば図3に示すように電気抵抗値が変化する。
さらに、読み取りパルスの印加による電気抵抗値の読み取りは、第1のスイッチ24の可動端子cを固定端子bに接続し、第2のスイッチ25の可動端子cを固定端子bに接続した状態で第2のパルス発生器22の電圧設定部22a、パルス幅設定部22b、パルス数設定部22cの操作により電圧の大きさが0.5V、幅が100nsの1つの電気的パルスを発生するように設定した後、その出力パルスを発生させる。このパルスが抵抗測定器23に流れることにより、その電流値から不揮発性メモリー10の抵抗変化膜13の電気抵抗値を判知することができる。
なお、書き込みステップと読み取りステップを繰り返して抵抗変化膜13の電気抵抗値が目標とする値になるようにするには、上記の書き込みパルスの印加と読み取りパルスの印加を繰り返す繰り返しステップを少なくとも1回以上実行して抵抗測定器23で都度電気抵抗値を判知すればよい。そして、上記において、正の書き込みパルスを印加する必要が生じた場合は、第1のパルス発生器21から正のパルスが発生するように設定すればよい。
以上の説明は、抵抗変化膜13の電気抵抗値を低抵抗状態から変化させていく書き込みステップで印可する書き込みパルスと、書き込みステップと読み取りステップを少なくとも1回以上繰り返す繰り返しステップ時に印加する書き込みパルスとは、同一のパルスの場合である。
(実施例2)
次に、実施例2について説明する。この実施例2は、目標とする抵抗変化膜13の電気抵抗値が同一の電気的パルスの印加では得られない場合の設定方法である。
なお、この実施例2に係る抵抗変化型不揮発性メモリーの構成については、図1に示した実施例1の構成と同一であり、また、抵抗変化膜13の電気抵抗値の変化も図2、図3と同様のものとし、かつ抵抗変化膜13の電気抵抗値を目標の値に設定するための回路図も図4を援用して説明する。
そして、以下の説明では電気抵抗値が図3に示すように変化するものとして、その電気抵抗値を350KΩに設定する場合について説明する。まず、この実施例2においても上記実施例1と同様に第1のパルス発生器21により不揮発性メモリー10の抵抗変化膜13にリセットパルスを印加して、その抵抗変化膜13の電気抵抗値を低い抵抗状態にする。
次に、第1のスイッチ24の可動端子cを固定端子aに接続して第1のパルス発生器21から電圧が3.5V、パルス幅が100nsの書き込みパルスを4回印加した後、再び第1のスイッチ24の可動端子cを固定端子bに接続し、かつ第2のスイッチ25の可動端子cを固定端子bに接続して第2のパルス発生器22から読み取りパルスを印加し、この時に抵抗測定器23に流れる電流から抵抗変化膜13の電気抵抗値を読み取る。なお、読み取りのための電気的パルスは電圧が0.5V、パルス幅が100nsである。
前記抵抗変化膜13の電気抵抗値の読み取りにより、目標とする電気抵抗値である350KΩには僅かに達していないため、書き込みパルスの電圧を例えば1.5V、パルス幅が100nsに設定した書き込みパルスをパルス発生器21から1回印加し、そして再度パルス発生器22から読み取りパルスを印加して電気抵抗値を読み取る。これにより目標の350KΩに達しておればその時点で書き込みは終了する。しかし、まだ目標の350KΩに達していなければ、書き込みパルスの電圧を例えば1.2V、パルス幅が100nsに設定した書き込みパルスをパルス発生器21から1回印加し、そして再度パルス発生器22から読み取りパルスを印加して電気抵抗値を読み取る。その結果、抵抗変化膜13の電気抵抗値が目標とする350KΩに達しておれば書き込みを終了する。
なお、上記最初に書き込みパルスを4回印加した後、これと同じ3.5V、パルス幅が100nsの書き込みパルスを1回印加した場合、抵抗変化膜13の電気抵抗値が350KΩを越えて例えば380KΩになった場合は、電圧の大きさが例えば1.8V、パルス幅が100nsの正の書き込みパルスを第1のパルス発生器21から1回印加し、そして読み取りパルスを再度印加して電気抵抗値を読み取り、その値が低下して目標とする350KΩに達しておれば書き込みは終了する。しかし、依然として目標値よりもまだ大きい値にある時は電圧の大きさを変える等して再度正の書き込みパルスを印加して読み取りステップを実行し、その値が目標とする350KΩに達しておれば書き込みは終了し、まだ目標の値に達していなければ再度電圧の大きさを変える等して再度正の書き込みパルスを印加して読み取りステップを実行し、その結果目標の350KΩに達しておれば書き込みは終了する。
なお、前記書き込みステップと読み取りステップを繰り返す繰り返しステップで、電気抵抗値が350KΩよりも小さくなった場合は、例えばより低い電圧の負の書き込みパルスを印加して電気抵抗値を読み取り、その値が目標とする350KΩに達すれば書き込みは終了する。
このように、抵抗変化膜13が目標とする電気抵抗値よりも僅かに高い電気抵抗値や、僅かに低い電気抵抗値になった場合には、書き込みステップの電気的パルスの極性や電圧の大きさを異ならせてその電気抵抗値を読み取るという操作を少なくとも1回以上繰り返すことにより、目標とする電気抵抗値に設定することができる。
この第2の実施例は、抵抗変化膜13の電気抵抗値を低抵抗状態から変化させていく第1の書き込みステップの書き込みパルスに対して、書き込みステップと読み取りステップを少なくとも1回以上繰り返す繰り返しステップ時の書き込みパルスとは、異なるパルスの場合である。
なお、電気抵抗値が大きく変化する書き込みパルスの最少数の印加によって目標の電気抵抗値近くまで抵抗変化膜13の電気抵抗値を上げておき、そして、電気抵抗値が小さく変化する書き込みパルスの1回の印加により抵抗変化膜13を目標の電気抵抗値に設定するようにすれば、パルス印加の回数を減少させることができ、効率よくかつ確実に抵抗変化膜13に目標の電気抵抗値を書き込むことができる。
上記に説明した各実施例は、繰り返しステップ時の書き込みパルスの電圧を変える方式であるが、これは電圧を一定にして繰り返しステップ時の書き込みパルスのパルス幅を変えることにより抵抗変化膜を目標とする電気抵抗値に設定する書き込み方式であっても同様である。また、抵抗変化膜の電気抵抗値の読み取りは上部電極と下部電極間の電圧変化により読み取るようにしてもよい。
また、上記の各実施例における抵抗変化膜の電気抵抗値の設定方法は、作業者が書き込みステップ、読み取りステップ、繰り返しステップを実行するものとして説明したが、これらのステップをマイクロコンピュータにより自動的に実行させて抵抗変化膜の電気抵抗値の設定を自動化するようにすれば、さらに高速でかつ精度の高い設定が行えるものである。そして、電気抵抗値の設定を自動化することは、多数の不揮発性メモリーが集積された大規模集積回路において有効である。
本発明は、不揮発性メモリーの電気抵抗値の書き込みと読み取りが高速でかつ確実に行えるため、1つのメモリーセルにおいて、多値化が容易となり、携帯電話機やデジタルカメラ等に内蔵される小型で高速、大容量の不揮発性メモリーとして利用可能である。
本発明の実施例に係る不揮発性メモリーの構成を示す概略断面図 本発明の実施例に係る不揮発性メモリーの電気抵抗値と印加パルス数との関係を示す図 本発明の実施例に係る不揮発性メモリーの電気抵抗値と印加パルス数との関係を示す図 電気抵抗値を目標の値に設定するための概略回路図
符号の説明
10 不揮発性メモリー
11 基板
12 下部電極
13 抵抗変化膜
14 上部電極
21 第1のパルス発生器
22 第2のパルス発生器
23 抵抗測定器
24 第1のスイッチ
25 第2のスイッチ

Claims (6)

  1. 2つの電極と前記2つの電極間に設けられた抵抗変化膜からなり、2つの電極間に印加する電気的パルスによって前記抵抗変化膜の電気抵抗値を複数の抵抗状態に設定可能な不揮発性メモリーにおいて、
    前記2つの電極間に前記抵抗変化膜の電気抵抗値を変化させる電気的パルスを印加する第1の書き込みステップを行った後、
    前記2つの電極間に前記抵抗変化膜の電気抵抗値を変化させない電気的パルスを印加してその電気抵抗値を読み取る読み取りステップを行い、
    前記読み取りステップにより前記抵抗変化膜が目標とする電気抵抗値になったかどうかを判定し、
    抵抗変化膜が目標とする電気抵抗値になっていない場合には、目標とする電気抵抗値になるまで電気的パルスを印加する第2の書き込みステップと読み取りステップを少なくとも1回以上繰り返す繰り返しステップを実行することにより、前記抵抗変化膜を目標とする電気抵抗値に設定する
    ことを特徴とする不揮発性メモリーの電気抵抗値設定方法。
  2. 2つの電極と前記2つの電極間に設けられた抵抗変化膜からなり、2つの電極間に印加する電気的パルスによって前記抵抗変化膜の電気抵抗値を複数の抵抗状態に設定可能な不揮発性メモリーにおいて、
    前記2つの電極間に前記抵抗変化膜の電気抵抗値を低抵抗状態に飽和させるリセットステップを行い、
    次に、前記2つの電極間に前記抵抗変化膜の電気抵抗値を変化させる電気的パルスを印加する第1の書き込みステップを行った後、
    前記2つの電極間に前記抵抗変化膜の電気抵抗値を変化させない電気的パルスを印加してその電気抵抗値を読み取る読み取りステップを行い、
    前記読み取りステップにより前記抵抗変化膜が目標とする電気抵抗値になったかどうかを判定し、
    抵抗変化膜が目標とする電気抵抗値になっていない場合には、目標とする電気抵抗値になるまで電気的パルスを印加する第2の書き込みステップと読み取りステップを少なくとも1回以上繰り返す繰り返しステップを実行することにより、前記抵抗変化膜を目標とする電気抵抗値に設定する
    ことを特徴とする不揮発性メモリーの電気抵抗値設定方法。
  3. 前記繰り返しステップを実行する第2の書き込みステップで印加する電気的パルスは、 第1の書き込みステップで印加する電気的パルスに対して大きさが異なる電気的パルスである
    ことを特徴とする請求項1または請求項2に記載の不揮発性メモリーの電気抵抗値設定方法。
  4. 前記繰り返しステップを実行する第2の書き込みステップで印加する電気的パルスは、 抵抗変化膜の電気抵抗値を増大させる電気的パルスおよびまたはその電気抵抗値を減少させる電気的パルスである
    ことを特徴とする請求項1から請求項3のうちいずれか1つに記載の不揮発性メモリーの電気抵抗値設定方法。
  5. 前記繰り返しステップを実行する第2の書き込みステップで印加する電気的パルスは、 第1の書き込みステップで印加する電気的パルスに対して電圧が異なる電気的パルスである
    ことを特徴とする請求項3または請求項4に記載の不揮発性メモリーの電気抵抗値設定方法。
  6. 前記繰り返しステップを実行する第2の書き込みステップで印加する電気的パルスは、 パルス幅が異なる電気的パルスであることを特徴とする請求項3または請求項4に記載の不揮発性メモリーの電気抵抗値設定方法。
JP2004152744A 2004-05-24 2004-05-24 不揮発性メモリーの電気抵抗値設定方法 Pending JP2005339589A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004152744A JP2005339589A (ja) 2004-05-24 2004-05-24 不揮発性メモリーの電気抵抗値設定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004152744A JP2005339589A (ja) 2004-05-24 2004-05-24 不揮発性メモリーの電気抵抗値設定方法

Publications (1)

Publication Number Publication Date
JP2005339589A true JP2005339589A (ja) 2005-12-08

Family

ID=35493003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004152744A Pending JP2005339589A (ja) 2004-05-24 2004-05-24 不揮発性メモリーの電気抵抗値設定方法

Country Status (1)

Country Link
JP (1) JP2005339589A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005600A (ja) * 2013-06-20 2015-01-08 独立行政法人産業技術総合研究所 相変化デバイス
CN113488093A (zh) * 2021-07-01 2021-10-08 中国科学院上海微系统与信息技术研究所 一种实现存储器多级存储的方法及装置
CN113517015A (zh) * 2021-04-29 2021-10-19 中国科学院上海微系统与信息技术研究所 一种实现存储单元多级存储的方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09508486A (ja) * 1994-01-21 1997-08-26 インテル・コーポレーション 単一メモリ素子に離散量の電荷を格納するための方法および回路
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
JP2004185723A (ja) * 2002-12-03 2004-07-02 Sharp Corp 半導体記憶装置およびそのデータ書き込み制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09508486A (ja) * 1994-01-21 1997-08-26 インテル・コーポレーション 単一メモリ素子に離散量の電荷を格納するための方法および回路
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
JP2004185723A (ja) * 2002-12-03 2004-07-02 Sharp Corp 半導体記憶装置およびそのデータ書き込み制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005600A (ja) * 2013-06-20 2015-01-08 独立行政法人産業技術総合研究所 相変化デバイス
CN113517015A (zh) * 2021-04-29 2021-10-19 中国科学院上海微系统与信息技术研究所 一种实现存储单元多级存储的方法及装置
CN113517015B (zh) * 2021-04-29 2024-05-14 中国科学院上海微系统与信息技术研究所 一种实现存储单元多级存储的方法及装置
CN113488093A (zh) * 2021-07-01 2021-10-08 中国科学院上海微系统与信息技术研究所 一种实现存储器多级存储的方法及装置

Similar Documents

Publication Publication Date Title
KR101193395B1 (ko) 비휘발성 메모리 셀 및 반도체 메모리 장치
CN102800360B (zh) 可变电阻元件的成型处理方法和非易失性半导体存储装置
CN102822901B (zh) 电阻变化型非易失性元件的写入方法及存储装置
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
US7369431B2 (en) Method for initializing resistance-variable material, memory device containing a resistance-variable material, and method for initializing nonvolatile memory circuit including variable resistor
TWI575525B (zh) 非揮發性半導體記憶裝置
EP1873832B1 (en) Memory device and semiconductor integrated circuit
CN100511473C (zh) 存储器件和半导体器件
CN100392758C (zh) 非易失性半导体存储装置
JP4594878B2 (ja) 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
WO2017124873A1 (zh) 阻变存储器的操作方法及阻变存储器装置
CN101542729B (zh) 电阻变化型元件、不挥发性切换元件和电阻变化型存储装置
KR20040107435A (ko) 비휘발성 반도체 기억장치 및 그 제어방법
EP1426972A3 (en) Nonvolatile memory device
CN101569011A (zh) 电阻变化型元件、电阻变化型存储装置和电阻变化型装置
JP2006202411A (ja) 不揮発性半導体記憶装置及びその制御方法
JP4816088B2 (ja) 記憶装置の初期化方法
CN102347073A (zh) 非易失性可变电阻元件的电阻控制方法
US9524776B2 (en) Forming method for variable-resistance nonvolatile memory element
US20190074059A1 (en) Resistive memory storage apparatus and writing method thereof
Sakamoto et al. A nonvolatile programmable solid electrolyte nanometer switch
JP2005339589A (ja) 不揮発性メモリーの電気抵抗値設定方法
CN109863489A (zh) 电阻式随机存取存储器(rram)单元细丝的电流形成
JP5634367B2 (ja) 半導体記憶装置
Alshaya et al. Experimental Results of 1C1R Structure Based on Knowm Memristor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100406