CN113488093A - 一种实现存储器多级存储的方法及装置 - Google Patents

一种实现存储器多级存储的方法及装置 Download PDF

Info

Publication number
CN113488093A
CN113488093A CN202110754913.2A CN202110754913A CN113488093A CN 113488093 A CN113488093 A CN 113488093A CN 202110754913 A CN202110754913 A CN 202110754913A CN 113488093 A CN113488093 A CN 113488093A
Authority
CN
China
Prior art keywords
resistance
pulse
memory
electric
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110754913.2A
Other languages
English (en)
Inventor
崔紫荆
蔡道林
李阳
李程兴
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202110754913.2A priority Critical patent/CN113488093A/zh
Publication of CN113488093A publication Critical patent/CN113488093A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种实现存储器多级存储的方法及装置，方法包括以下步骤：将存储器单元操作至低阻态；根据所述存储器单元的电阻变化特性，提取一组电脉冲，使得所述存储器单元的电阻随所述电脉冲个数的增加而线性增加；使用所述电脉冲来实现所述存储器的多级存储，并在每个脉冲操作后都紧随一个读操作，确认所述存储器单元的电阻值是否到达目标状态，用以控制脉冲操作的停止或继续。本发明能够降低功耗，提高效率，节约成本，提高多级存储成功率。

Description

一种实现存储器多级存储的方法及装置
技术领域
本发明涉及集成电路技术领域，特别是涉及一种实现存储器多级存储的方法及装置。
背景技术
随着大数据时代的到来，对高密度存储的需求越来越大。相变存储器作为下一代存储技术的有力竞争者，有着与CMOS工艺兼容性好、高速、低功耗、寿命高等优点。多级存储技术有助于相变存储器提高密度、降低成本，拓宽在存储领域的应用。传统相变存储器利用相变材料的非晶态(高阻)和晶态(低阻)的巨大电阻差异来存储数据，多级存储技术则利用两个状态之间的电阻态来实现中间态，这涉及到结晶成核以及非晶区域变大的过程，从而相变存储器每个单元能够存储多于一个比特的数据，可以使相变存储器以较低的成本实现高存储密度应用。
在多级存储的实现中，以每个存储单元存储两个比特(四个状态)信息时为例，一般是将单元电阻(通常取对数)的变化范围平均分成四个区间，每个区间分别对应一种状态。当相变存储器单元阻值处于某个区间范围时，则认为目前相变存储器处于该区间所对应的状态。使用逐渐增大的RESET电流目前将处于SET态的单元缓慢操作到不同状态是一种最常使用的相变存储器多级存储实现方法，单元阻值随着电流增大而逐渐增加。但是，均匀的电流步长下阻值的增加并不均匀，在电阻最大值和最小值附近增加缓慢，而在中间态变化相对较快。在电阻变化缓慢的区域，单元目标状态电阻范围所对应的电脉冲个数远远大于在电阻变化较快区域电阻范围所对应的电脉冲个数，导致在实现多级存储时功耗大，寿命短，速度慢；但是如果步长较大，在电阻变化较快的区域，一个脉冲就可能会使得单元电阻变化量较大而错过目标阻值范围，导致多级存储的成功率低等问题。
发明内容
本发明所要解决的技术问题是提供一种实现存储器多级存储的方法及装置，能够降低功耗，提高效率，节约成本，提高多级存储成功率。
本发明解决其技术问题所采用的技术方案是：提供一种实现存储器多级存储的方法，包括以下步骤：
(1)将存储器单元操作至低阻态；
(2)根据所述存储器单元的电阻变化特性，提取一组电脉冲，使得所述存储器单元的电阻随所述电脉冲个数的增加而线性增加；
(3)使用所述电脉冲来实现所述存储器的多级存储，并在每个脉冲操作后都紧随一个读操作，确认所述存储器单元的电阻值是否到达目标状态，用以控制脉冲操作的停止或继续。
所述步骤(2)包括以下子步骤：
(21)使用均匀步长的电脉冲对所述存储器单元从低阻态逐渐操作到高阻态，改变所述步长并重复上述操作，得到所述存储器单元的电脉冲-电阻曲线；
(22)根据所述电脉冲-电阻曲线确定不同步长下能够覆盖所述存储器单元阻值范围的电阻变化量区间，并提取对应的电脉冲；
(23)使用提取到的一组由小到大，步长不均匀的电脉冲将所述存储器单元从低阻态逐渐操作到高阻态，从而得到电阻随电脉冲个数线性变化的结果；
(24)对电脉冲进行调整，以得到能够使所述存储器单元电阻随电脉冲个数线性增加的一组电脉冲。
所述步骤(3)中每个脉冲操作后，都紧随一个读电阻脉冲，并判断所述存储器单元的电阻值是否处于目标区间范围，一旦电阻达到目标区间范围内，立即停止发送脉冲，使得所述存储器单元的电阻准确处于目标范围。
所述步骤(2)中的电脉冲为电压脉冲或电流脉冲。
本发明解决其技术问题所采用的技术方案是：还提供一种用于实现上述方法的装置，包括脉冲发生器，用于产生施加到所述存储器单元的电脉冲；测量系统，用于测量所述存储器单元两端的电阻值。
所述脉冲发生器产生的电脉冲为纳秒级电脉冲。
所述脉冲发生器还用于产生所述读操作的脉冲，所述读操作的脉冲足够小以避免改变所述存储单元的当前状态。
有益效果
由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明提取出的特定电脉冲能够使单元的电阻从低电阻缓慢增加到高电阻，并且电阻变化与施加电脉冲个数成线性正比关系，期间可以产生多个稳定电阻状态，每次操作后根据读电阻判断电阻是否处于目标状态来决定电脉冲的终止或继续，从而实现多级存储。采用本发明提取得到使电阻线性变化的电脉冲用以实现相变存储器的多级存储，能够降低功耗，提高效率。
附图说明
图1为不同电流变化步长下的单元电阻变化示意图。
图2为不同电流变化步长下电阻变化量与单元电阻对应关系示意图。
图3为本发明的一个实施例，单元电阻随电脉冲个数线性变化示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
本发明的实施方式涉及一种实现存储器多级存储的方法，包括以下步骤：将存储器单元操作至低阻态；根据所述存储器单元的电阻变化特性，提取一组电脉冲，使得所述存储器单元的电阻随所述电脉冲个数的增加而线性增加；使用所述电脉冲来实现所述存储器的多级存储，并在每个脉冲操作后都紧随一个读操作，确认所述存储器单元的电阻值是否到达目标状态，用以控制脉冲操作的停止或继续。其中，存储器包括但不限于相变存储器、阻变存储器、闪存。
以相变存储器为例，本实施方式针对一个原本只用来存储一个比特信息(高阻态‘0’低阻态‘1’)的相变存储器单元，先使用合适的脉冲将其操作到低阻态，然后使用均匀步长的电脉冲对该单元从低阻态逐渐操作到高阻态，改变步长为其他值重复上述操作，得到大量单元的电脉冲-电阻曲线；根据该曲线，分别计算不同步长下单元阻值所对应的电阻变化量，并绘制电阻变化量-当前电阻曲线；根据该曲线确定不同步长下能够覆盖所有单元阻值范围的电阻变化量区间，并提取对应的电脉冲；使用提取到的一组由小到大，步长不均匀的电脉冲将单元从低阻逐渐操作到高阻，从而得到电阻随电脉冲个数线性变化的结果；最后根据实际情况对电脉冲进行细微调整，以期得到更符合需要的使相变存储器单元电阻随电脉冲个数线性增加的一组电脉冲。
使用上一部分提取得到的电脉冲来实现相变存储器的多级存储，每个脉冲操作后。都紧随一个读电阻脉冲，并判断相变存储器的电阻是否处于目标区间范围，一旦电阻达到目标区间范围内，立即停止发送脉冲，使得相变存储器的电阻准确处于目标范围。
不难发现，本发明提取出的特定电脉冲能够使单元的电阻从低电阻缓慢增加到高电阻，并且电阻变化与施加电脉冲个数成线性正比关系，期间可以产生多个稳定电阻状态，每次操作后根据读电阻判断电阻是否处于目标状态来决定电脉冲的终止或继续，从而实现多级存储。采用本发明提取得到使电阻线性变化的电脉冲用以实现相变存储器的多级存储，能够降低功耗，提高效率。
要实现本方法至少需要以下几种基本器件或系统：至少一个可操作(读写)的相变存储器单元；至少一个可产生纳秒级电流脉冲的脉冲发生器或芯片内写电路；至少一个可精确测量两端器件电阻的测量系统或芯片内读电路。所述相变存储器单元应该具有较大的高低阻值之比，并且存在多个稳定阻值态。所述脉冲发生器或芯片内写电路用来产生各种脉冲(包括读操作的脉冲)，操作存储器单元至各种电阻态。所述测量系统或芯片内读电路用来测量存储器单元两端的电阻值。
下面通过一个具体的实施例来进一步说明本发明。
首先，使用合适的脉冲将1000个单元操作到低阻态，然后使用均匀步长的电脉冲分别对大量单元从低阻态逐渐操作到高阻态，改变步长为其他值重复上述操作，取大量单元的电阻平均值，得到大量单元的电脉冲-电阻曲线，如图1所示。
根据该曲线，分别计算不同步长下单元阻值所对应的电阻变化量，并绘制电阻变化量-当前电阻曲线，如图2所示。划出能够覆盖所有电阻范围的电阻变化量范围，如图2所示，控制电阻取对数后变化量范围在0.5～1.5之间，选取对应的电脉冲，最终得到一组总体脉冲幅度由小变大，步长变化不均匀，并且步长可能为零的电脉冲。
将上一部分得到的电脉冲作用于1000个低阻态的单元，每个脉冲操作后紧随一个读电压以获得当前单元电阻的大小，对单元电阻取平均值后得到单元电阻随电脉冲变化的曲线。最后根据实际情况，对电脉冲进行微调，重复上述操作，最终选择最符合条件，即最符合电阻随电脉冲线性变化的曲线以及所对应的电脉冲，如图3所示。使用这组电脉冲来实现相变存储器的多级存储，使用每个电脉冲操作后读出单元，并判断当前单元电阻是否处于目标电阻范围，一旦单元电阻进入目标电阻状态范围，立即停止发射电脉冲，以实现相变存储器的多级存储。
由此可见，本方法提取得到使电阻线性变化的电脉冲，能够降低功耗，提高效率，节约成本，提高多级存储成功率。

Claims (7)

1.一种实现存储器多级存储的方法，其特征在于，包括以下步骤：
(1)将存储器单元操作至低阻态；
(2)根据所述存储器单元的电阻变化特性，提取一组电脉冲，使得所述存储器单元的电阻随所述电脉冲个数的增加而线性增加；
(3)使用所述电脉冲来实现所述存储器的多级存储，并在每个脉冲操作后都紧随一个读操作，确认所述存储器单元的电阻值是否到达目标状态，用以控制脉冲操作的停止或继续。
2.根据权利要求1所述的实现存储器多级存储的方法，其特征在于，所述步骤(2)包括以下子步骤：
(21)使用均匀步长的电脉冲对所述存储器单元从低阻态逐渐操作到高阻态，改变所述步长并重复上述操作，得到所述存储器单元的电脉冲-电阻曲线；
(22)根据所述电脉冲-电阻曲线确定不同步长下能够覆盖所述存储器单元阻值范围的电阻变化量区间，并提取对应的电脉冲；
(23)使用提取到的一组由小到大，步长不均匀的电脉冲将所述存储器单元从低阻态逐渐操作到高阻态，从而得到电阻随电脉冲个数线性变化的结果；
(24)对电脉冲进行调整，以得到能够使所述存储器单元电阻随电脉冲个数线性增加的一组电脉冲。
3.根据权利要求1所述的实现存储器多级存储的方法，其特征在于，所述步骤(3)中每个脉冲操作后，都紧随一个读电阻脉冲，并判断所述存储器单元的电阻值是否处于目标区间范围，一旦电阻达到目标区间范围内，立即停止发送脉冲，使得所述存储器单元的电阻准确处于目标范围。
4.根据权利要求1所述的实现存储器多级存储的方法，其特征在于，所述步骤(2)中的电脉冲为电压脉冲或电流脉冲。
5.一种用于实现如权利要求1-4中任一方法的装置，其特征在于，包括脉冲发生器，用于产生施加到所述存储器单元的电脉冲；测量系统，用于测量所述存储器单元两端的电阻值。
6.根据权利要求5所述的装置，其特征在于，所述脉冲发生器产生的电脉冲为纳秒级电脉冲。
7.根据权利要求5所述的装置，其特征在于，所述脉冲发生器还用于产生所述读操作的脉冲，所述读操作的脉冲足够小以避免改变所述存储单元的当前状态。
CN202110754913.2A 2021-07-01 2021-07-01 一种实现存储器多级存储的方法及装置 Pending CN113488093A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110754913.2A CN113488093A (zh) 2021-07-01 2021-07-01 一种实现存储器多级存储的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110754913.2A CN113488093A (zh) 2021-07-01 2021-07-01 一种实现存储器多级存储的方法及装置

Publications (1)

Publication Number Publication Date
CN113488093A true CN113488093A (zh) 2021-10-08

Family

ID=77940581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110754913.2A Pending CN113488093A (zh) 2021-07-01 2021-07-01 一种实现存储器多级存储的方法及装置

Country Status (1)

Country Link
CN (1) CN113488093A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040114419A1 (en) * 2002-12-13 2004-06-17 Lowrey Tyler A. Method and system to store information
US20050195633A1 (en) * 2004-03-05 2005-09-08 Byung-Gil Choi Method for programming phase-change memory array to set state and circuit of a phase-change memory device
JP2005339589A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 不揮発性メモリーの電気抵抗値設定方法
KR100785925B1 (ko) * 2006-12-06 2007-12-17 삼성전자주식회사 Ｔｃｍ을 이용한 멀티 레벨 셀 메모리 장치
US20090067230A1 (en) * 2007-09-11 2009-03-12 Samsung Electronics Co., Ltd. Multi-level memory devices and methods of operating the same
CN101978427A (zh) * 2008-03-26 2011-02-16 美光科技公司 相变存储器
CN102089827A (zh) * 2008-06-12 2011-06-08 桑迪士克公司 非易失性存储器和关联多遍编程的方法
US20110242884A1 (en) * 2010-03-31 2011-10-06 International Business Machines Corporation Programming at Least One Multi-Level Phase Change Memory Cell
US9171617B1 (en) * 2014-06-27 2015-10-27 Samsung Electronics Co., Ltd. Resistive memory device and method programming same
CN112951295A (zh) * 2019-11-26 2021-06-11 中国科学院上海微系统与信息技术研究所 一种数据的多级存储方法、系统、电子设备及存储介质

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040114419A1 (en) * 2002-12-13 2004-06-17 Lowrey Tyler A. Method and system to store information
CN1714404A (zh) * 2002-12-13 2005-12-28 奥沃尼克斯股份有限公司 用于存储信息的方法和系统
US20050195633A1 (en) * 2004-03-05 2005-09-08 Byung-Gil Choi Method for programming phase-change memory array to set state and circuit of a phase-change memory device
JP2005339589A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 不揮発性メモリーの電気抵抗値設定方法
KR100785925B1 (ko) * 2006-12-06 2007-12-17 삼성전자주식회사 Ｔｃｍ을 이용한 멀티 레벨 셀 메모리 장치
US20090067230A1 (en) * 2007-09-11 2009-03-12 Samsung Electronics Co., Ltd. Multi-level memory devices and methods of operating the same
CN101978427A (zh) * 2008-03-26 2011-02-16 美光科技公司 相变存储器
CN102089827A (zh) * 2008-06-12 2011-06-08 桑迪士克公司 非易失性存储器和关联多遍编程的方法
US20110242884A1 (en) * 2010-03-31 2011-10-06 International Business Machines Corporation Programming at Least One Multi-Level Phase Change Memory Cell
US9171617B1 (en) * 2014-06-27 2015-10-27 Samsung Electronics Co., Ltd. Resistive memory device and method programming same
CN112951295A (zh) * 2019-11-26 2021-06-11 中国科学院上海微系统与信息技术研究所 一种数据的多级存储方法、系统、电子设备及存储介质

Similar Documents

Publication Publication Date Title
US8897062B2 (en) Memory programming for a phase change memory cell
US9196359B2 (en) Read distribution management for phase change memory
US6625054B2 (en) Method and apparatus to program a phase change memory
US7180767B2 (en) Multi-level memory device and methods for programming and reading the same
US6813177B2 (en) Method and system to store information
US8031516B2 (en) Writing memory cells exhibiting threshold switch behavior
US9105360B2 (en) Forming a characterization parameter of a resistive memory element
US20130135924A1 (en) Programming of phase-change memory cells
US10037803B2 (en) Apparatus and method for programming a multi-level phase change memory (PCM) cell based on an actual resistance value and a reference resistance value
US9190171B2 (en) Method and apparatus for read measurement of a plurality of resistive memory cells
US9236120B2 (en) Read measurement of resistive memory cells
CN115985380A (zh) 一种基于数字电路控制的FeFET阵列数据校验方法
CN113488093A (zh) 一种实现存储器多级存储的方法及装置
CN113517015B (zh) 一种实现存储单元多级存储的方法及装置
CN114284312A (zh) 一种ots选通管的操作方法
JP2011150774A (ja) 多次元のメモリ状態により特徴付けられる記憶された多ビットのデータ
US20200005867A1 (en) Method for programming a resistive random access memory
CN112951295A (zh) 一种数据的多级存储方法、系统、电子设备及存储介质
CN108461100A (zh) 存储系统及其操作方法
CN110137348B (zh) 一种多路复用多值阻变结构及其形成的神经网络
US11309023B1 (en) Memory cycling tracking for threshold voltage variation systems and methods
CN105427892A (zh) 一种面向相变存储的非均匀纠错方法及相变存储装置
CN113851164A (zh) 相变存储器单元的操作方法及系统、计算机可读存储介质
CN114333955A (zh) 阈值电压漂移跟踪系统和方法
CN115083474A (zh) 多阻态忆阻器的控制方法、装置及测试平台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination