CN109863489A - 电阻式随机存取存储器(rram)单元细丝的电流形成 - Google Patents

电阻式随机存取存储器(rram)单元细丝的电流形成 Download PDF

Info

Publication number
CN109863489A
CN109863489A CN201780046525.0A CN201780046525A CN109863489A CN 109863489 A CN109863489 A CN 109863489A CN 201780046525 A CN201780046525 A CN 201780046525A CN 109863489 A CN109863489 A CN 109863489A
Authority
CN
China
Prior art keywords
current
impulses
current impulses
conductive electrode
memory devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780046525.0A
Other languages
English (en)
Other versions
CN109863489B (zh
Inventor
S.哈里哈兰
H.V.陈
F.周
刘 X
S.莱姆克
N.杜
Z.陈
X.王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agency for Science Technology and Research Singapore
Silicon Storage Technology Inc
Original Assignee
Agency for Science Technology and Research Singapore
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency for Science Technology and Research Singapore, Silicon Storage Technology Inc filed Critical Agency for Science Technology and Research Singapore
Publication of CN109863489A publication Critical patent/CN109863489A/zh
Application granted granted Critical
Publication of CN109863489B publication Critical patent/CN109863489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

存储器设备包括：金属氧化物材料，该金属氧化物材料被设置在第一导电电极和第二导电电极之间并且与它们电接触；和电流源，该电流源被配置成施加通过金属氧化物材料的一个或多个电流脉冲。对于所述一个或多个电流脉冲中的每一个，所述电流的振幅在所述电流脉冲期间随时间增大，以在金属氧化物材料中形成导电细丝。

Description

电阻式随机存取存储器(RRAM)单元细丝的电流形成
相关专利申请
本申请要求于2016年7月26日提交的新加坡专利申请No. 10201606137Y的权益。
技术领域
本发明涉及非易失性存储器，并且更具体地讲涉及电阻式随机存取存储器。
背景技术
电阻式随机存取存储器(RRAM)是一种非易失性存储器。通常，RRAM存储器单元各自包括夹在两个导电电极之间的电阻电介质材料层。电介质材料通常是绝缘的。然而，通过跨电介质层施加适当的电压，可穿过电介质材料层形成传导路径（通常称为细丝）。一旦形成细丝，就可以通过跨电介质层施加适当的电压以“重置”（即断裂或破裂，导致跨RRAM单元的较高的电阻）和设定（即重新形成，导致跨RRAM单元的较低的电阻）。根据电阻状态，低电阻状态和高电阻状态可用于指示“1”或“0”的数字信号，从而提供可存储一些信息的可再编程的非易失性存储器单元。
图1示出了RRAM存储器单元1的常规配置。存储器单元1包括夹在两个导电材料层之间的电阻电介质材料层2，两个导电材料层分别形成顶部电极3和底部电极4。
图2A至图2D示出了电介质材料层2的切换机制。具体地讲，图2A示出了在制造后处于其初始状态的电阻电介质材料层2，其中层2表现出相对较高的电阻。图2B示出了通过跨层2施加适当的电压而形成的穿过层2的导电细丝7。细丝7为穿过层2的导电路径，使得该层在其上表现出相对较低的电阻（因为细丝7相对较高的电导率）。图2C示出了通过跨层2施加“重置”电压而导致形成的细丝7中的破裂8。破裂8的区域具有相对较高的电阻，使得层2在其上表现出相对较高的电阻。图2D示出了通过跨层2施加“设定”电压而导致的破裂8的区域中细丝7的恢复。恢复的细丝7是指层2在其上表现出相对较低的电阻。在图2B和图2D的“形成”或“设定”状态中，层2的相对较低的电阻分别可表示数字信号状态（例如“1”），并且在图2C的“重置”状态中，层2的相对较高的电阻可表示不同的数字信号状态（例如“0”）。重置电压（使细丝断裂的电压）可具有与细丝形成和设定电压相反的极性，但可也具有相同的极性。RRAM单元1可反复地被“重置”和“设定”，因此它形成理想的可重新编程的非易失性存储器单元。
最关键的操作之一涉及细丝的初始形成，因为它将限定存储器单元的切换特性（例如，操作功率、设备到设备的电阻变化等）。形成细丝所需的电压相对较高（即，显著高于设定和重置存储器单元所需的电压）。使用过低的细丝形成电压将不能充分地形成细丝。使用过高的细丝形成电压可能导致不受控制的细丝形成，这可能会损坏设备并且导致较差的电阻切换行为，或导致过度形成细丝。过度形成导致较高的设定和重置电压峰值（其中许多电路应用不能适应）、循环诱导的电阻衰退、较差的重置和设定电阻分布，以及电池性能衰减。因此，需要一种用于在RRAM设备中初始形成细丝的可靠且有效的技术。
发明内容
上述问题和需求通过在金属氧化物材料中形成导电细丝的方法来解决，该金属氧化物材料设置在第一导电电极和第二导电电极之间并且与它们电接触。该方法包括施加通过金属氧化物材料的一个或多个电流脉冲，其中对于这一个或多个电流脉冲中的每一个，电流的振幅在电流脉冲期间随时间增大。
存储器设备包括：金属氧化物材料，该金属氧化物材料被设置在第一导电电极和第二导电电极之间并且与它们电接触；和电流源，该电流源被配置成施加通过金属氧化物材料的一个或多个电流脉冲。对于这一个或多个电流脉冲中的每一个，电流的振幅在电流脉冲期间随时间增大。
存储器设备包括多个存储器单元、一个电流源和一个电压源。每个存储器单元包括：金属氧化物材料，该金属氧化物材料被设置在第一导电电极和第二导电电极之间并且与它们电接触；和晶体管，该晶体管连接到第二导电电极并且具有栅极电极。电流源被配置为施加通过存储器单元的一个或多个电流脉冲，其中对于这一个或多个电流脉冲中的每一个，电流的振幅在电流脉冲期间随时间增大。电压源电连接到多个存储器单元的晶体管的栅极电极。
通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。
附图说明
图1是常规的电阻式随机存取存储器(RRAM)单元的侧面剖视图。
图2A是处于其初始状态的常规RRAM单元的电阻电介质层的侧面剖视图。
图2B是处于其形成状态的常规RRAM单元的电阻电介质层的侧面剖视图。
图2C是处于其重置状态的常规RRAM单元的电阻电介质层的侧面剖视图。
图2D是处于其设定状态的常规RRAM单元的电阻电介质层的侧面剖视图。
图3是示出RRAM存储器设备的基本部件的示意图。
图4是示出为在RRAM单元中形成细丝而施加的电流扫描波形的曲线图。
图5是示出为在RRAM单元中形成细丝而施加的多个电流扫描波形的曲线图。
图6是示出为在RRAM单元中形成细丝而施加的多个电流扫描波形的曲线图。
图7是示出为在RRAM单元中形成细丝而施加的电流扫描波形的曲线图。
图8是示出为在RRAM单元中形成细丝而施加的多个电流扫描波形的曲线图。
图9是示出为在RRAM单元中形成细丝而施加的多个电流扫描波形的曲线图。
图10是示出为在RRAM单元中形成细丝而施加的具有反向偏置电流的电流扫描波形的曲线图。
图11是示出为在RRAM单元中形成细丝而施加的具有反向偏置电流的多个电流扫描波形的曲线图。
图12是示出为使用电流形成和电压形成在RRAM单元中形成细丝的电流-电压曲线的曲线图。
图13是示出为在RRAM单元的阵列中大量形成细丝的示例性方法的流程图。
图14是示出用于细丝形成过程和形成目标结束的电流/电压曲线的曲线图。
图15是示出用于施加电流扫描波形的电路图。
图16A是示出施加到RRAM单元的端子的电压的曲线图，该电压在扫描期间随时间保持恒定。
图16B是示出通过RRAM单元的电流的曲线图，该电流在扫描期间随时间斜升。
图17A是示出施加到RRAM单元的端子的电压的曲线图，该电压在扫描期间随时间斜降。
图17B是示出通过RRAM单元的电流的曲线图，该电流在扫描期间随时间斜升。
图18A是示出施加到RRAM单元的端子的电压的曲线图，该电压最初恒定，但随后在扫描期间随时间斜降。
图18B是示出通过RRAM单元的电流的曲线图，该电流在扫描期间随时间斜升。
图19是示出用于将电流扫描波形施加到RRAM单元阵列的电路图。
具体实施方式
本发明是用于在RRAM设备单元中初始形成细丝的改进技术。本技术涉及利用渐增或升高电流（例如线性的、对数的、线性与对数结合等）精确控制一个或多个电流扫描以轻轻地形成细丝，无需会损坏存储器单元的过高电流。一个或多个受控电流扫描的施加可以在达到预设值时结束，或者在确定单元已达到期望的电阻水平之后结束。
图3示出了RRAM存储器设备的高水平基本结构，包括先前所述的RRAM单元1，以及用于施加通过存储器单元1的受控电流以进行细丝形成、单元重置和单元设定的电流源10。电阻检测器12可用于测量跨RRAM单元1的电阻，以便于进行细丝形成和确定RRAM单元1的状态（即，读取单元）。应当理解，虽然图3仅示出了单个RRAM单元1，但电流源10和电阻检测器12连接到RRAM单元1的阵列上并且在其上操作。还应当理解，在电流源10和电阻检测器12处可形成为单个集成设备。优选地，电极3和电极4由金属材料（例如Pt、Ti、TiN、Ru、Ni、TaN、W等）制成，并且电阻电介质层2由金属氧化物（例如HfOx、TaOx、TiOx、WOx、Vox、CuOx等）制成。或者，电阻电介质层2可为分离子层的复合物（例如，层2可为多个层）。例如，层2可包括双层（例如，TaOx/AlOx、TaOx/HfOx、HfOx/AlOx）或三层（例如，Hf层被设置在TaOx层和HfOx层之间，或Ti层被设置在TaOx层和HfOx层之间）。
图4示出了通过电流源10跨电极3和电极4施加的电流扫描SI，用于在电阻电介质层2中形成细丝。在扫描SI内，电流以增量（即，电流阶跃Is）增加，每个均有增量持续时间Ts，以阶梯方式进行（如线性、对数，或线性与对数结合绘制）。具体地讲，扫描SI具有施加持续增量时间Ts的第一增量电流Is。然后使施加的电流增加额外的Is，并且将该第二增量电流持续施加增量时间Ts。然后使施加的电流再增加额外的Is，并且将该第三增量电流持续施加增量时间Ts，以此类推，直到持续TI的整个扫描时间段。当达到预定数量的阶跃和整个时间段的电流扫描SI的终点时，细丝形成过程结束。或者，电阻电介质层2的电阻可由电阻检测器12（其监测RRAM存储器单元1的电压和电流）测量，并且电流扫描可在电阻达到期望值之后结束，该期望值验证细丝已成功形成（即，形成验证），或与上述结合（即，通过达到预定数量的阶跃停止该过程，除非测量的电阻首先下降到预定阈值以下)。
如果确定在施加电流扫描SI后未满足期望的电阻，可施加一个或多个后续电流扫描SI（见图5）。后续电流扫描的持续时间、阶跃数量和/或最大电流值可变化（见图6）。不同于离散阶跃，电流扫描SI可以模拟升高方式（见图7）施加，根据需要具有后续模拟升高扫描（见图8），其具有变化的持续时间、斜率和/或最大电流值（见图9）。
图10示出了可跨电极3和电极4施加的用于形成细丝的另选波形扫描SI。该波形类似于图4的波形，但在扫描SI结束时增加小的反向偏置电流（即，与扫描SI的大部分相比，反向极性但振幅更小的电流）。反向偏置有助于使形成细丝的氧空位稳定。如果使用了多个电流扫描，反向偏置电流的幅度和/或持续时间可在不同扫描之间变化（例如，反向偏置电流的振幅可在不同扫描之间增大，如图11所示）。这些波形的反向偏置电流可添加到先前讨论的波形的任一个中。
施加受控电流以用于细丝形成优于施加受控电压。图12比较了通过控制电压以及通过如上所述地控制电流的细丝形成期间的电流-电压曲线。仅控制电压来形成细丝（电压形成）会导致电流随着电压升高而逐渐增大。然而，当达到期望的细丝形成时，电阻将突然下降，导致电压突然下降，从而使其难以控制过度程序化。随着电压形成，峰值电压和峰值电流通常重合。相比之下，仅控制电流来形成细丝（电流形成）会在达到期望的细丝形成之前产生峰值电压。最大电压总是出现在较低的电流处。因此，通过采用电流形成不太可能导致突然的形成转变，所以更容易控制过度程序化。
图13示出了在单元阵列中大量形成细丝的示例性方法。图14示出了形成过程和可使用技术目标设定的“形成结束”目标。如电流形成曲线所示，电流最初在较高电压下非常低（主要是隧穿电流）。当细丝形成时，电流在较低电压下上升。因此，通过扫描电流，可以最好地控制细丝形成（以及避免过度程序化）。
图15示出了用于施加上述电流扫描的电路。RRAM存储器单元1包括连接到顶部电极3的端子T1以及连接到底部电极4的底部端子T2。晶体管20与RRAM存储器单元串联连接，在连接到晶体管20的栅极电极的电压源30的控制下，调节流过该RRAM存储器单元的电流。晶体管20允许独立于施加到RRAM存储器单元的端子T1的电压进行电流控制。例如，如图16A所示，施加到端子T1的电压是恒定的，但如图16B所示，被驱动通过RRAM存储器单元的电流在扫描期间斜升。如图17A和图17B所示，当电流在整个电流扫描期间斜升时，电压斜降。如图18A和图18B所示，初始电压在电流扫描的第一部分期间在Vmax处保持恒定，然后在电流扫描的第二部分期间斜降。如图19所示，可以使用连接到晶体管栅极电极的用于驱动多个电流调节晶体管的单个字线WL在多个RRAM存储器单元1中实现细丝形成。
与电压形成方法相比，使用上述电流扫描（利用受控电流）进行的细丝形成提供更好的控制（包括当涉及大量单元时），表现出低设定/重置电流和期望的设定电流，消耗更少的功率，并且产生更紧密的设定和重置电流分布。
应当理解，本发明不限于上述的和在本文中示出的实施方案，而是涵盖落在任何权利要求书的范围内的任何和所有变型形式。例如，对本文中本发明的引用不旨在限制任何权利要求书或权利要求书术语的范围，而是仅参考可由一项或多项权利要求书覆盖的一个或多个特征。上文所述的材料、工艺和数值的示例仅为示例性的，而不应视为限制权利要求书。另外，如从说明书中显而易见的，并非所有方法步骤都需要按所示或所要求的具体顺序执行。最后，单个材料层可被形成为多个此类或类似材料层，反之亦然。
应当指出的是，如本文所用，术语“在……上面”和“在……上”均包括性地包括“直接在……上”（之间没有设置中间材料、元件或空间）和“间接在……上”（之间设置有中间材料、元件或空间）。类似地，术语“相邻”包括“直接相邻”（之间没有设置中间材料、元件或空间）和“间接相邻”（之间设置有中间材料、元件或空间），“被安装到”包括“被直接安装到”（之间没有设置中间材料、元件或空间）和“被间接安装到”（之间设置有中间材料、元件或空间），并且“被电连接到”包括“被直接电连接到”（之间没有将元件电连接在一起的中间材料或元件）和“被间接电连接到”（之间有将元件电连接在一起的中间材料或元件）。例如，“在衬底上方”形成元件可包括在两者间无中间材料/元件的情况下直接在衬底上形成该元件，以及在两者间有一种或多种中间材料/元件的情况下间接在衬底上形成该元件。

Claims (34)

1.一种在设置在第一导电电极和第二导电电极之间并且与它们电接触的金属氧化物材料中形成导电细丝的方法，所述方法包括：
施加通过所述金属氧化物材料的一个或多个电流脉冲；
其中对于所述一个或多个电流脉冲中的每一个，所述电流的振幅在所述电流脉冲期间随时间增大。
2.根据权利要求1所述的方法，其中对于所述一个或多个所述电流脉冲中的每一个，所述电流的所述振幅以离散阶跃增大。
3.根据权利要求2所述的方法，其中对于所述一个或多个所述电流脉冲中的每一个，所述离散阶跃的数量超过所述一个或多个所述电流脉冲中在所述电流脉冲之前的任一个的离散阶跃数量。
4.根据权利要求1所述的方法，其中对于所述一个或多个所述电流脉冲中的每一个，所述电流振幅的最大值超过所述一个或多个所述电流脉冲中在所述电流脉冲之前的任一个的电流振幅最大值。
5.根据权利要求1所述的方法，其中对于所述一个或多个所述电流脉冲中的每一个，所述一个电流脉冲的持续时间超过所述一个或多个所述电流脉冲中在所述电流脉冲之前的任一个的持续时间。
6.根据权利要求1所述的方法，其中所述一个或多个所述电流脉冲的全部具有相同的持续时间。
7.根据权利要求1所述的方法，其中对于所述一个或多个所述电流脉冲中的每一个，所述电流的所述振幅逐渐增大。
8.根据权利要求7所述的方法，其中对于所述一个或多个所述电流脉冲中的每一个，所述电流振幅逐渐增大的速率超过所述一个或多个电流脉冲中在所述电流脉冲之前的任一个的速率。
9.根据权利要求7所述的方法，其中对于所述一个或多个所述电流脉冲中的每一个，所述电流振幅逐渐增大的速率与所述一个或多个电流脉冲中在所述电流脉冲之前的任一个的速率相同。
10.根据权利要求1所述的方法，其中所述一个或多个所述电流脉冲中的每一个包括：具有第一极性的第一部分，以及具有与所述第一极性相反的第二极性的第二部分。
11.根据权利要求1所述的方法，还包括：
测量所述金属氧化物材料的电阻；以及
响应于所述测量的电阻低于预定阈值，停止所述一个或多个所述电流脉冲的所述施加。
12.根据权利要求1所述的方法，还包括：
在所述一个或多个所述电流脉冲中的每一个之后测量所述金属氧化物材料的电阻；以及
响应于所述测量的电阻低于预定阈值，停止所述一个或多个所述电流脉冲的所述施加。
13.根据权利要求1所述的方法，其中晶体管电连接到所述第二导电电极，并且其中通过所述金属氧化物材料的所述一个或多个所述电流脉冲的所述施加包括将恒定电压施加到所述第一导电电极。
14.根据权利要求1所述的方法，其中晶体管电连接到所述第二导电电极，并且其中通过所述金属氧化物材料的所述一个或多个所述电流脉冲的所述施加包括将斜降电压施加到所述第一导电电极。
15.根据权利要求1所述的方法，其中晶体管电连接到所述第二导电电极，并且其中通过所述金属氧化物材料的所述一个或多个所述电流脉冲的所述施加包括最初将恒定电压施加到所述第一导电电极，然后将斜降电压施加到所述第一导电电极。
16.一种存储器设备，所述存储器设备包括：
金属氧化物材料，所述金属氧化物材料设置在第一导电电极和第二导电电极之间并且与它们电接触；
电流源，所述电流源被配置为施加通过所述金属氧化物材料的一个或多个电流脉冲；
其中对于所述一个或多个电流脉冲中的每一个，所述电流的振幅在所述电流脉冲期间随时间增大。
17.根据权利要求16所述的存储器设备，其中对于所述一个或多个所述电流脉冲中的每一个，所述电流的所述振幅以离散阶跃增大。
18.根据权利要求17所述的存储器设备，其中对于所述一个或多个所述电流脉冲中的每一个，所述离散阶跃的数量超过所述一个或多个所述电流脉冲中在所述电流脉冲之前的任一个的离散阶跃数量。
19.根据权利要求16所述的存储器设备，其中对于所述一个或多个所述电流脉冲中的每一个，所述电流振幅的最大值超过所述一个或多个所述电流脉冲中在所述电流脉冲之前的任一个的电流振幅最大值。
20.根据权利要求16所述的存储器设备，其中对于所述一个或多个所述电流脉冲中的每一个，所述一个电流脉冲的持续时间超过所述一个或多个所述电流脉冲中在所述电流脉冲之前的任一个的持续时间。
21.根据权利要求16所述的存储器设备，其中所述一个或多个所述电流脉冲的全部具有相同的持续时间。
22.根据权利要求16所述的存储器设备，其中对于所述一个或多个所述电流脉冲中的每一个，所述电流的所述振幅逐渐增大。
23.根据权利要求22所述的存储器设备，其中对于所述一个或多个所述电流脉冲中的每一个，所述电流振幅逐渐增大的速率超过所述一个或多个电流脉冲中在所述电流脉冲之前的任一个的速率。
24.根据权利要求22所述的存储器设备，其中对于所述一个或多个所述电流脉冲中的每一个，所述电流振幅逐渐增大的速率与所述一个或多个电流脉冲中在所述电流脉冲之前的任一个的速率相同。
25.根据权利要求16所述的存储器设备，其中所述一个或多个所述电流脉冲中的每一个包括：具有第一极性的第一部分，以及具有与所述第一极性相反的第二极性的第二部分。
26.根据权利要求16所述的存储器设备，所述存储器设备还包括：
电阻检测器，所述电阻检测器被配置为测量所述金属氧化物材料的电阻，其中所述电流源被配置为响应于所述测量的电阻低于预定阈值，停止所述一个或多个所述电流脉冲的所述施加。
27.根据权利要求16所述的存储器设备，所述存储器设备还包括：
电阻检测器，所述电阻检测器被配置为在所述一个或多个所述电流脉冲中的每一个之后测量所述金属氧化物材料的电阻，其中所述电流源被配置为响应于所述测量的电阻低于预定阈值，停止所述一个或多个所述电流脉冲的所述施加。
28.根据权利要求16所述的存储器设备，所述存储器设备还包括：
晶体管，所述晶体管连接到所述第二导电电极；
电压源，所述电压源连接到所述晶体管的栅极电极；
其中所述电压源和所述电流源被配置为在所述一个或多个所述电流脉冲期间将恒定电压施加到所述第一导电电极。
29.根据权利要求16所述的存储器设备，所述存储器设备还包括：
晶体管，所述晶体管连接到所述第二导电电极；
电压源，所述电压源连接到所述晶体管的栅极电极；
其中所述电压源和所述电流源被配置为在所述一个或多个所述电流脉冲期间将斜降电压施加到所述第一导电电极。
30.根据权利要求16所述的存储器设备，所述存储器设备还包括：
晶体管，所述晶体管连接到所述第二导电电极；
电压源，所述电压源连接到所述晶体管的栅极电极；
其中所述电压源和所述电流源被配置为在所述一个或多个所述电流脉冲期间，最初将恒定电压施加到所述第一导电电极，然后将斜降电压施加到所述第一导电电极。
31.一种存储器器件，包括：
多个存储器单元，其中每个存储器单元包括：
金属氧化物材料，所述金属氧化物材料设置在第一导电电极和第二导电电极之间并且与它们电接触；和
晶体管，所述晶体管连接到所述第二导电电极并且具有栅极电极；
电流源，所述电流源被配置为施加通过所述存储器单元的一个或多个电流脉冲，其中对于所述一个或多个电流脉冲中的每一个，所述电流的振幅在所述电流脉冲期间随时间增大；
电压源，所述电压源电连接到所述多个存储器单元的所述晶体管的所述栅极电极。
32.根据权利要求31所述的存储器设备，其中所述电压源和所述电流源被配置为在所述一个或多个所述电流脉冲期间将恒定电压施加到所述第一导电电极。
33.根据权利要求31所述的存储器设备，其中所述电压源和所述电流源被配置为在所述一个或多个所述电流脉冲期间将斜降电压施加到所述第一导电电极。
34.根据权利要求31所述的存储器设备，其中所述电压源和所述电流源被配置为在所述一个或多个所述电流脉冲期间，最初将恒定电压施加到所述第一导电电极，然后将斜降电压施加到所述第一导电电极。
CN201780046525.0A 2016-07-26 2017-05-17 电阻式随机存取存储器(rram)单元细丝的电流形成 Active CN109863489B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG10201606137YA SG10201606137YA (en) 2016-07-26 2016-07-26 Current forming of resistive random access memory (rram) cell filament
SG10201606137Y 2016-07-26
PCT/US2017/033170 WO2018022174A1 (en) 2016-07-26 2017-05-17 Current forming of resistive random access memory (rram) cell filament

Publications (2)

Publication Number Publication Date
CN109863489A true CN109863489A (zh) 2019-06-07
CN109863489B CN109863489B (zh) 2024-01-05

Family

ID=61009967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780046525.0A Active CN109863489B (zh) 2016-07-26 2017-05-17 电阻式随机存取存储器(rram)单元细丝的电流形成

Country Status (8)

Country Link
US (1) US10276236B2 (zh)
EP (1) EP3491556A4 (zh)
JP (1) JP6959325B2 (zh)
KR (1) KR102155461B1 (zh)
CN (1) CN109863489B (zh)
SG (1) SG10201606137YA (zh)
TW (1) TWI643198B (zh)
WO (1) WO2018022174A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021022410A1 (zh) * 2019-08-02 2021-02-11 北京大学 阻变式存储器的操作电路及操作方法
CN114267393A (zh) * 2021-06-02 2022-04-01 青岛昇瑞光电科技有限公司 非易失性存储器及其导电细丝产生方法、设定/重置方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049559B1 (en) * 2020-06-11 2021-06-29 Sandisk Technologies Llc Subthreshold voltage forming of selectors in a crosspoint memory array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187228B1 (en) * 2001-06-22 2007-03-06 Quicklogic Corporation Method of programming an antifuse
US20090285007A1 (en) * 2008-05-16 2009-11-19 Petra Majewski Integrated circuit with an array of resistance changing memory cells
CN102800360A (zh) * 2011-05-24 2012-11-28 夏普株式会社 可变电阻元件的成型处理方法和非易失性半导体存储装置
US20130187116A1 (en) * 2012-01-19 2013-07-25 Globalfoundries Singapore Pte Ltd RRAM Device With Free-Forming Conductive Filament(s), and Methods of Making Same
US20150188043A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. Embedded Resistors for Resistive Random Access Memory Cells
US20160118113A1 (en) * 2014-10-24 2016-04-28 Sandisk 3D Llc Monolithic three dimensional memory arrays with staggered vertical bit lines and dual-gate bit line select transistors

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
US7960217B2 (en) * 2004-09-08 2011-06-14 Thomas Schimmel Gate controlled atomic switch
KR100699837B1 (ko) 2005-04-04 2007-03-27 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7372725B2 (en) 2005-08-15 2008-05-13 Infineon Technologies Ag Integrated circuit having resistive memory
KR100809339B1 (ko) 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7898847B2 (en) 2007-03-08 2011-03-01 Qimonda Ag Method to prevent overreset
JP5132703B2 (ja) * 2010-03-23 2013-01-30 株式会社東芝 不揮発性半導体記憶装置
US8625337B2 (en) * 2010-05-06 2014-01-07 Qualcomm Incorporated Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements
US9437297B2 (en) * 2010-06-14 2016-09-06 Crossbar, Inc. Write and erase scheme for resistive memory device
JP5300798B2 (ja) * 2010-07-28 2013-09-25 株式会社東芝 半導体記憶装置
TWI446352B (zh) * 2010-09-23 2014-07-21 Ind Tech Res Inst 電阻式記憶體及其驗證方法
JP5619296B2 (ja) * 2010-11-19 2014-11-05 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． メムリスティブデバイスを切り替えるための方法及び回路
US8930174B2 (en) * 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
JP2012174766A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子
US9792985B2 (en) * 2011-07-22 2017-10-17 Virginia Tech Intellectual Properties, Inc. Resistive volatile/non-volatile floating electrode logic/memory cell
US8730708B2 (en) 2011-11-01 2014-05-20 Micron Technology, Inc. Performing forming processes on resistive memory
US8817530B2 (en) * 2011-11-17 2014-08-26 Everspin Technologies, Inc. Data-masked analog and digital read for resistive memories
US8976568B1 (en) * 2012-01-20 2015-03-10 Adesto Technologies Corporation Circuits and methods for programming variable impedance elements
KR101996020B1 (ko) * 2012-02-08 2019-07-04 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
JP5655173B2 (ja) * 2012-03-29 2015-01-14 パナソニックＩｐマネジメント株式会社 クロスポイント型不揮発性記憶装置とその駆動方法
US9165644B2 (en) * 2012-05-11 2015-10-20 Axon Technologies Corporation Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse
JP5911814B2 (ja) * 2012-09-12 2016-04-27 株式会社東芝 抵抗変化メモリ
KR102060488B1 (ko) * 2012-12-27 2019-12-30 삼성전자주식회사 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법
US9336876B1 (en) * 2013-03-15 2016-05-10 Crossbar, Inc. Soak time programming for two-terminal memory
JP5774154B1 (ja) * 2014-03-25 2015-09-02 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型メモリ
JP6425137B2 (ja) * 2014-06-12 2018-11-21 パナソニックＩｐマネジメント株式会社 データ記録方法および不揮発性記憶装置
KR102140786B1 (ko) 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR102230195B1 (ko) * 2014-07-28 2021-03-19 삼성전자주식회사 메모리 장치 및 상기 메모리 장치의 동작 방법
KR20160016386A (ko) 2014-08-05 2016-02-15 에스케이하이닉스 주식회사 라이트 드라이버, 이를 포함하는 저항변화 메모리 장치 및 동작 방법
US9437318B2 (en) * 2014-10-24 2016-09-06 Sandisk Technologies Llc Adaptive program pulse duration based on temperature
EP3029682A1 (en) * 2014-12-02 2016-06-08 IMEC vzw A method for operating a conductive bridging memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187228B1 (en) * 2001-06-22 2007-03-06 Quicklogic Corporation Method of programming an antifuse
US20090285007A1 (en) * 2008-05-16 2009-11-19 Petra Majewski Integrated circuit with an array of resistance changing memory cells
CN102800360A (zh) * 2011-05-24 2012-11-28 夏普株式会社 可变电阻元件的成型处理方法和非易失性半导体存储装置
US20130187116A1 (en) * 2012-01-19 2013-07-25 Globalfoundries Singapore Pte Ltd RRAM Device With Free-Forming Conductive Filament(s), and Methods of Making Same
US20150188043A1 (en) * 2013-12-26 2015-07-02 Intermolecular Inc. Embedded Resistors for Resistive Random Access Memory Cells
US20160118113A1 (en) * 2014-10-24 2016-04-28 Sandisk 3D Llc Monolithic three dimensional memory arrays with staggered vertical bit lines and dual-gate bit line select transistors

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
高兴森等: "过渡金属氧化物薄膜阻变存储材料研究", 《华南师范大学学报(自然科学版)》 *
高兴森等: "过渡金属氧化物薄膜阻变存储材料研究", 《华南师范大学学报(自然科学版)》, no. 06, 20 December 2013 (2013-12-20) *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021022410A1 (zh) * 2019-08-02 2021-02-11 北京大学 阻变式存储器的操作电路及操作方法
CN114267393A (zh) * 2021-06-02 2022-04-01 青岛昇瑞光电科技有限公司 非易失性存储器及其导电细丝产生方法、设定/重置方法
CN114267393B (zh) * 2021-06-02 2023-12-26 青岛昇瑞光电科技有限公司 非易失性存储器及其导电细丝产生方法、设定/重置方法

Also Published As

Publication number Publication date
SG10201606137YA (en) 2018-02-27
JP6959325B2 (ja) 2021-11-02
KR20190044068A (ko) 2019-04-29
TWI643198B (zh) 2018-12-01
EP3491556A4 (en) 2020-04-01
US20180033482A1 (en) 2018-02-01
CN109863489B (zh) 2024-01-05
WO2018022174A1 (en) 2018-02-01
TW201804475A (zh) 2018-02-01
KR102155461B1 (ko) 2020-09-14
US10276236B2 (en) 2019-04-30
EP3491556A1 (en) 2019-06-05
JP2019527910A (ja) 2019-10-03

Similar Documents

Publication Publication Date Title
KR101186293B1 (ko) 배리스터를 포함하는 저항성 메모리 소자 및 그 동작 방법
KR102014944B1 (ko) 저항성 메모리 디바이스에 대한 기입 및 소거 방식
US8737115B2 (en) Method of forming process for variable resistive element and non-volatile semiconductor memory device
CN101681913B (zh) 可变电阻元件及其制造方法和非易失性半导体存储装置
US7558099B2 (en) Method of controlling the resistance in a variable resistive element and non-volatile semiconductor memory device
WO2017124873A1 (zh) 阻变存储器的操作方法及阻变存储器装置
US9196380B2 (en) Method for measuring data retention characteristic of resistive random access memory device
JP2012528419A (ja) メモリ素子、積層体、メモリマトリックス及びそれらの動作方法
JP5390730B2 (ja) 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置
KR20180001382A (ko) 저항 변화 메모리 장치 및 그 센싱 방법
US10037800B2 (en) Resistive memory apparatus using variable-resistance channels with high- and low-resistance regions
CN109863489A (zh) 电阻式随机存取存储器(rram)单元细丝的电流形成
KR101981911B1 (ko) 저항성 랜덤 액세스 메모리(rram) 셀 필라멘트를 형성하기 위한 다중-단차 전압
JP2007294592A (ja) 記憶装置の駆動方法
US10783962B2 (en) Resistive memory storage apparatus and writing method thereof including disturbance voltage
CN105097021A (zh) 电阻式存储器的形成以及测试方法
US20140085964A1 (en) Semiconductor storage device
US20140328108A1 (en) Write and erase scheme for resistive memory device
US20200005867A1 (en) Method for programming a resistive random access memory
KR102129547B1 (ko) 저항변화 메모리 소자의 전류성분 측정을 위한 등가회로
WO2017151296A1 (en) Multi-step voltage for forming resistive random access memory (rram) cell filament

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant