CN114267393B - 非易失性存储器及其导电细丝产生方法、设定/重置方法 - Google Patents
非易失性存储器及其导电细丝产生方法、设定/重置方法 Download PDFInfo
- Publication number
- CN114267393B CN114267393B CN202110615514.8A CN202110615514A CN114267393B CN 114267393 B CN114267393 B CN 114267393B CN 202110615514 A CN202110615514 A CN 202110615514A CN 114267393 B CN114267393 B CN 114267393B
- Authority
- CN
- China
- Prior art keywords
- electrode
- memory
- pulse
- memory cell
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 213
- 238000000034 method Methods 0.000 title claims abstract description 49
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 41
- 239000001301 oxygen Substances 0.000 claims abstract description 41
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 38
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 38
- 230000002093 peripheral effect Effects 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000009826 distribution Methods 0.000 abstract description 12
- 238000004891 communication Methods 0.000 abstract description 7
- 230000014759 maintenance of location Effects 0.000 abstract description 5
- 230000010355 oscillation Effects 0.000 description 19
- 230000005684 electric field Effects 0.000 description 18
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 238000004566 IR spectroscopy Methods 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 2
- 229910003070 TaOx Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000006479 redox reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种非易失性存储器及其导电细丝产生方法、设定/重置方法。该非易失性存储器包括存储器模块阵列以及外围电路，每一个存储器模块均包括存储器单元阵列、具有参考单元阵列的放大电路以及与存储器单元连通的行、列地址译码电路。每一个存储器模块可以做到更小的尺寸。这样的存储器模块阵列使得存储器具有更加紧凑的低阻态电阻和高阻态电阻分布。本发明的非易失性存储器的存储器单元中导电细丝产生方法及设定/重置方法，在向存储单元的第一电极和第二电极之间施加电压脉冲或者电流脉冲的同时，叠加施加信号脉冲。信号脉冲能够加速氧原子或者氧空位的移动，减少了对存储单元的结构损伤，减少存储区单元的滞留，提高器件的可循环性。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种非易失性存储器及其导电细丝产生方法、设定/重置方法。
背景技术
非易失性存储器因为具有存入的数据在断电后也不会消失的优点，成为许多电器产品维持正常操作所必备的存储元件。目前，常用的存储器包括嵌入式存储器，例如用于片上缓存器的SRAM(Static Random Access Memory，静态随机存取存储器)及DRAM(DynamicRandom Access Memory，动态随机存取存储器)，用作主体存储器的商用DRAM以及用于大宗存储器的磁性HDDs(magnetic hard disk drives，硬盘驱动器)。然而上述存储器越靠近微处理器，其延迟就越小、带宽就越宽，但是存储容量就越小。
面对以上问题，一种新兴的存储器应运而生，例如可以在生产线后段工艺形成的MRAM(Magnetic RAM，磁性随机存取存储器)，PCRAM(phase change RAM，相变随机存取存储器)，RRAM(Resistive RAM，阻变随机存取存储器)，FeRAM(Ferroelectric RAM，铁电随机存取存储器)等。这些存储器具有不同的速度、更高的密度并且可3D堆叠。然而这些存储器也存在一些不足，例如这些存储器的存储单元可以在生产线后段形成，但是不能在生产线后段形成阵列水平的存储单元。另外，例如RRAM的工作原理是基于氧化-还原反应机理，通过氧原子或者氧空位的移动在氧化物层中形成导电细丝(Conductive Filaments，CF)。该导电细丝通常通过具有电流限制的电压或者具有电压限制的电流来形成，该形成方法在导电细丝形成过程中形成的电场会对存储单元造成损伤，而导电细丝的形成质量对低阻态电阻和高阻态电阻的分布非常关键。阻变RAM的形成机理导致存储器本质上比较慢的存储操作，以及更宽的低阻态阻值和高阻态阻值比，并且上述存储器在可靠性、耐久性以及循环使用方面存在限制。
针对上述问题，有必要提供一种能够减小对存储单元的损伤同时能够使得低阻态电阻和高阻态电阻的分布更加紧密的CF形成方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种非易失性存储器及其导电细丝的产生方法、设定/重置方法。该非易失性存储器包括存储器模块阵列，并且每一个存储器模块均包括存储器单元阵列、具有参考单元阵列的放大电路以及与存储器单元连通的行、列地址译码电路。每一个存储器模块可以做到较小的尺寸，例如可以是1kb、4kb或16kb等。并且每一个存储器模块中的参考单元是可调谐的，由此能够优化存储器的检测裕度。本发明的存储单元中导电细丝的产生方法、设定/重置方法，通过在电介质层两侧的第一电极和第二电极上施加多个电压脉冲或电流脉冲，同时施加信号脉冲的方式，在存储单元中产生导电细丝，以及实现存储单元的设定/重置。该方法可以快速在存储单元中建立形成导电细丝所需的电场以及足够的热能，使得电介质层中氧原子/空位的移动更加精确以减少对存储单元的损伤。
为实现上述目的及其它相关目的，本发明提供了一种非易失性存储器，该非易失性存储器包括存储器模块阵列以及外围电路，
所述存储器模块阵列中的每一个存储器模块包括存储器单元阵列、具有参考单元阵列的放大电路以及与存储器单元连通的行、列地址译码电路；
所述外围电路包括与所述存储器模块电性连接的逻辑控制单元。
可选地，所述存储单元阵列中的存储单元包括第一电极、第二电极以及位于所述第一电极和所述第二电极之间的电介质层。
可选地，每一个所述存储器模块的所述参考单元阵列的电阻具有可变电阻。
可选地，所述参考单元阵列的电阻R满足如下条件：
Roff(min)>R>Ron(max)；
其中，Ron(max)为所述存储单元的低阻态电阻的最大值，Roff(min)为所述存储单元的高阻态电阻的最小值。
本发明还提供了一种在非易失性存储器的存储器单元中产生导电细丝的方法，所述存储器单元包括第一电极、第二电极以及位于所述第一电极和第二电极之间的电介质层，其特征在于，包括如下步骤：
在所述第一电极和所述第二电极之间施加多个电压脉冲或电流脉冲；
在施加每一个电压脉冲或电流脉冲的同时，在所述第一电极和所述第二电极之间施加信号脉冲。可选地，所述信号脉冲的振动频率与所述电介质层中的氧原子或者氧空位的振动频率相当。
可选地，所述信号脉冲的振幅As满足如下条件：
As<5％H；其中，H为所述电压脉冲或所述电流脉冲的脉冲高度。
可选地，在所述第一电极和所述第二电极之间施加多个电压脉冲时，将向所述第一电极和所述第二电极施加的电流限制到电流限制。
可选地，在所述第一电极和所述第二电极之间施加多个电流脉冲时，将向所述第一电极和所述第二电极施加的电压限制到电压限制。
本发明还提供了一种非易失性存储器的存储器单元的设定/重置方法，所述存储器单元包括第一电极、第二电极以及位于所述第一电极和第二电极之间的电介质层，其特征在于，包括如下步骤：
在所述第一电极和所述第二电极之间施加多个电压脉冲或电流脉冲；
在施加每一个电压脉冲或电流脉冲的同时，在所述第一电极和所述第二电极之间施加信号脉冲。可选地，所述信号脉冲的振动频率与所述电介质层中的氧原子或者氧空位的振动频率相当。
可选地，所述信号脉冲的振幅As满足如下条件：
As<5％H；其中，H为所述电压脉冲或所述电流脉冲的脉冲高度。
可选地，在所述第一电极和所述第二电极之间施加多个电压脉冲时，将向所述第一电极和所述第二电极施加的电流限制到电流限制。
可选地，在所述第一电极和所述第二电极之间施加多个电流脉冲时，将向所述第一电极和所述第二电极施加的电压限制到电压限制。
如上所述，本发明提供的非易失性存储器及其导电细丝产生方法、设定/重置方法，至少具有如下有益效果：
该非易失性存储器包括存储器模块阵列以及外围电路，每一个存储器模块均包括存储器单元阵列、具有参考单元阵列的放大电路以及与存储器单元连通的行、列地址译码电路。每一个存储器模块可以做到较小的尺寸，例如可以是1kb、4kb或者16kb等。这样的存储器模块阵列使得存储器具有更加紧凑的低阻态电阻和高阻态电阻分布，同时能够扩大存储器的检测裕度。另外，该存储器模块的放大电路中参考单元是可调谐的，可调谐的参考单元电阻能够增大存储器模块阵列的高阻态电阻和低阻态电阻之间的检测窗，即，增大存储器的检测裕度。
本发明的在非易失性存储器的存储器单元中产生导电细丝的方法，在向存储单元的第一电极和第二电极之间施加电压脉冲或者电流脉冲的同时，叠加施加信号脉冲，该信号脉冲的频率与氧原子或氧空位的振动频率相当。电压脉冲或电流脉冲能够快速建立形成导电细丝所需的电场以及足够的热能，信号脉冲则保证氧原子或氧空位的精确移动，由此在形成导电细丝的同时，能够减少对存储单元的结构损伤，进而获得导电细丝尺寸以及低阻态电阻和高阻态电阻分布的更好的均匀性，保持存储器单元的稳定性。
本发明的非易失性存储器的存储器单元的设定/重置方法，同样在向存储单元的第一电极和第二电极之间施加电压脉冲或者电流脉冲的同时，叠加施加信号脉冲。信号脉冲能够加速氧原子或者氧空位的移动，因此无需由电流脉冲或者电压脉冲产生过多的电场，这就减少了对存储单元的结构损伤，进而能够获得更均匀的高阻态及低阻态电阻分布同时减少存储区单元的滞留，提高器件的可循环性。
附图说明
图1显示为RRAM的存储单元的结构示意图。
图2a至图2d显示为RRAM存储器单元在不同的阻变状态的示意图。
图3显示为本发明一实施例提供的在存储单元中产生导电细丝的方法的流程示意图。
图4显示为一可选实施例中向存储单元施加的电压脉冲的示意图。
图5显示为在图4所示的电压脉冲上同时叠加的信号脉冲的示意图。
图6显示为图4所示的电压脉冲和图5所示的信号脉冲叠加后的示意图。
图7显示为本发明一实施例提供的存储单元的设置/重置方法的流程示意图。
图8显示为本发明一实施例提供的非易失性存储器的存储器模块阵列示意图。
图9显示为图8中每一个存储器模块的示意图。
元件标号说明
100 衬底 121 栅介质层
101 源极区 130 源极线
102 漏极区 140 位线
110 存储器单元 150 存储器模块
110＇ 参考单元 151 存储阵列
111 上电极 152 参考阵列
112 下电极 153 放大电路
113 第一氧化物层 160 电压脉冲
114 第二氧化物层 170 信号脉冲
120 栅电极 180 叠加脉冲
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。因此，可以预见到例如因为制造技术和/或公差而导致示意图中的形状有所变化。因此，示例性实施例不应该被认为限于图中所示区域的具体形状，而是还可以包括由例如制造工艺造成的形状偏差。在附图中，为了清晰起见，可能会放大某些层和区域的长度和尺寸。附图中的相似附图标记表示相似的部件。还应该理解到，当某一层被称为“位于其它层或基板上”时，该层可以直接位于其它层或基板上，或者也可以存在中间层。
如图1所示，RRAM存储器单元110通常设置在衬底100上方，衬底上形成有晶体管。该晶体管可以包括形成在衬底中的源极区101以及漏极区102，栅电极120以及栅介质层121。源极区上方形成有与源极区连通的源极线130。存储器单元110形成在漏极区102上方，并且与漏极区通过导电通孔连通。在存储器单元110上方形成字线。存储器单元110包括上电极111、下电极112以及位于上、下电极之间的氧化物层，在本实施例中，该氧化物层包括第一氧化物层113和第二氧化物层114。上、下电极材料可以是TaN或TiN，该第一氧化物层113和第二氧化物层114可以是NiO、Ta2O5、TaOx、TiOx及HfOx等。
如图2所示，在本实施例中，以第一氧化物层113为Ta2O5，第二氧化物层114为TaOx为例。在初始状态，第一氧化物层113和第二氧化物层114中，氧空位的密度很低，在上、下电极之间施加偏压(或者电流)之后，受到该偏压产生的电场的作用，第一氧化物层113中的氧原子从晶格中被打出，形成氧离子漂移至第二氧化物层114中，而在第一氧化物层113中留下氧空位115，由此在第一化合物层和第二化合物层中形成导电细丝。
导电细丝的产生过程需要足够的电场以及热能，单纯施加电压很难同时获得足够的电场和热能，此时可能就需要过高的电压来激发氧原子或者氧空位的移动，而过高的电压会对存储器单元造成损伤，影响器件的性能。
基于上述问题，本实施例提供一种在非易失性存储器的存储器单元中产生导电细丝的方法。如图3所示，该方法包括以下步骤：
S101：在所述第一电极和所述第二电极之间施加多个电压脉冲或电流脉冲；
S102：在施加每一个电压脉冲或电流脉冲的同时，在所述第一电极和所述第二电极之间施加信号脉冲。
在本实施例的一可选实施例中，通过位线140在存储器单元110的上下电极之间施加如图4所示的电压脉冲160，并且将该电压脉冲160向上电极和下电极施加的电流限制到电流限制。通过该电压脉冲提供氧原子或者氧空位移动所需的足够的电场。在施加该电压脉冲的同时，在上下电极之间施加图5所示的信号脉冲170，该信号脉冲170与电压脉冲160相叠加，形成图6所示的叠加脉冲180。受到该电压脉冲产生的电场以及信号脉冲的作用，如图2b所示，第一氧化物层113中的氧原子从晶格中被打出，在第一氧化物层113中留下氧空位115，可以施加多个上述电压脉冲和信号脉冲，直至产生导电细丝。
在可选实施例中，上述信号脉冲为高频小信号脉冲，例如可以是正弦波形式的信号脉冲。该信号脉冲的振幅As与所述电压脉冲的脉冲高度H的关系满足：As<5％H，并且其频率与氧化层物的振动频率相当，或者在与氧化物层的振动频率接近的范围内。即，该信号脉冲的振动频率与氧化层中氧原子或者氧空位的振动频率相当，或者在与氧原子或者氧空位的振动频率接近的范围内，该信号脉冲的振动频率还可以在氧原子的振动频率和氧空位的振动频率之间或者是氧原子的振动频率和氧空位振动频率的交叉混合。氧化物层中氧原子或氧空位的振动频率可以通过试验获得，例如可以通过已有的拉曼光谱法及红外光谱法获得。
根据RRAM存储器单元中氧化物层的材料选择不同，可以调整施加的电压脉冲以及信号脉冲的强度，以适应相应的氧化物材料并且避免或者减少对存储器单元造成结构上的损伤。
本实施例的上述方法中，电压脉冲提供产生导电细丝所需的电场，而叠加的信号脉冲，由于其振动频率与氧化物层中的氧原子或者氧空位的振动频率相当或者接近，因此该信号脉冲能够辅助或者加速氧原子或氧空位的移动。通过上述电压脉冲和信号脉冲的叠加，不需要通过额外或者过多的电压产生氧空位或氧原子振动所需的热能，由此就可以避免或者减少导电细丝产生过程中对存储器单元的结构损伤，进而可以获得更加均匀的高阻态和低阻态电阻分布，同时能降低存储器单元的延迟现象。
在本实施例的另一优选实施例中，通过位线140在存储器单元110的上下电极之间施加电流脉冲，并且将该电流脉冲向上电极和下电极施加的电压限制到电压限制。通过该电流脉冲提供氧原子或者氧空位移动所需的足够的电场。同样地，在施加该电流脉冲的同时，在上下电极之间施加与电流脉冲相叠加的信号脉冲。在该可选实施例中，电流脉冲与图4所示的电压脉冲160具有相同的振幅、频率特征，信号脉冲同样为图5所示的信号脉冲170。该信号脉冲与电流脉冲相叠加，同样能够形成图6所示的叠加脉冲180。该信号脉冲的振幅As与所述电压脉冲的脉冲高度H的关系满足：As<5％H，并且其频率与氧化层的振动频率相当，或者在与氧化物层的振动频率接近的范围内。即，该信号脉冲的振动频率与氧化层中氧原子或者氧空位的振动频率相当，或者在与氧原子或者氧空位的振动频率接近的范围内。受到该电流脉冲产生的电场以及信号脉冲的作用，如图2b所示，第一氧化物层113中的氧原子从晶格中被打出，在第一氧化物层113中留下氧空位115，可以施加多个上述电压脉冲和信号脉冲，直至产生导电细丝。
同样可以根据RRAM存储器单元中氧化物层的材料选择不同，调整施加的电流脉冲以及信号脉冲的强度，以适应相应的氧化物材料并且避免或者减少对存储器单元造成结构上的损伤。
该方法中，电流脉冲提供产生导电细丝所需的电场，叠加的信号脉冲同样能够辅助或者加速氧原子或氧空位的移动。通过上述电流脉冲和信号脉冲的叠加，不需要通过额外或者过多的电流产生氧空位或氧原子振动所需的热能，同样能够减小导电细丝产生过程中对存储器单元的结构损伤，进而可以获得更加均匀的高阻态和低阻态电阻分布，同时能降低存储器单元的滞留现象。
在本实施例的又一可选实施例中，提供了一种非易失性存储器的存储器单元的设定/重置方法。与上述导电细丝的形成方法类似，如图7所示，该存储器单元的设定/重置方法包括以下步骤：
S201：在所述第一电极和所述第二电极之间施加多个电压脉冲或电流脉冲；
S202：在施加每一个电压脉冲或电流脉冲的同时，在所述第一电极和所述第二电极之间施加信号脉冲。
在本实施例的一可选实施例中，通过位线140在存储器单元110的上下电极之间施加如电压脉冲，并且将该电压脉冲向上电极和下电极施加的电流限制到电流限制。该电压脉冲同样可以是图4所示的电压脉冲150样式的电压脉冲，通过该电压脉冲提供氧原子或者氧空位移动所需的足够的电场。在施加该电压脉冲的同时，在上下电极之间施加信号脉冲，该信号脉冲与电压脉冲相叠加，如图2c所示，第一氧化物层113中的氧原子从晶格中被打出，形成氧离子116漂移至第二氧化物层114中，在第一氧化物层113中留下氧空位115，由此形成导电细丝并完成存储器单元的设置过程。应该理解的是，由于在非易失性存储器的存储器单元的设定过程中，所需的电压通常低于导电细丝产生所需的电压，因此在设定过程中适当调整施加的电压脉冲的振幅或者频率，使其不同于图4所示的电压脉冲的振幅或者频率。
设置过程完成后，去掉施加在上、下电极上的电压脉冲及信号脉冲，此时，相应的电场消失，如图2d所示，漂移至第二氧化物层114中氧离子迁移回第一氧化物层113，与其中的空位复合，形成在氧化物层中的导电细丝被切断，完成存储器单元的重置。
上述信号脉冲同样为高频小信号脉冲，例如可以是正弦波形式的信号脉冲。该信号脉冲的振幅As与所述电压脉冲的脉冲高度H的关系满足：As<5％H，并且其频率与氧化层中氧原子或者氧空位的振动频率相当，或者与氧原子或者氧空位在氧化物层的振动频率接近的范围内，该信号脉冲的振动频率还可以在氧原子的振动频率和氧空位的振动频率之间或者是氧原子的振动频率和氧空位振动频率的交叉混合。即，该信号脉冲的振动频率与氧化层中氧原子或者氧空位的振动频率相当，或者在与氧原子或者氧空位的振动频率接近的范围内。氧化物层中氧原子或氧空位的振动频率可以通过试验获得，例如可以通过已有的拉曼光谱法及红外光谱法获得。
在本实施例的另一优选实施例中，通过位线140在存储器单元110的上下电极之间施加电流脉冲，并且将该电流脉冲向上电极和下电极施加的电压限制到电压限制。通过该电流脉冲提供氧原子或者氧空位移动所需的足够的电场。同样地，在施加该电流脉冲的同时，在上下电极之间施加与电流脉冲相叠加的信号脉冲。在该可选实施例中，电流脉冲同样可以是图4所示的电压脉冲160样式的电压脉冲，信号脉冲同样可以是图5所示的信号脉冲。即，该信号脉冲的振幅As与所述电压脉冲的脉冲高度H的关系满足：As<5％H，并且其频率与氧化层的振动频率相当，或者在与氧化物层的振动频率接近的范围内。即，该信号脉冲的振动频率与氧化层中氧原子或者氧空位的振动频率相当，或者在与氧原子或者氧空位的振动频率接近的范围内。同样应该理解的是，由于在非易失性存储器的存储器单元的设定过程中，所需的电流通常低于导电细丝产生所需的电流，因此在设定过程中适当调整施加的电流脉冲的振幅或者频率，使其不同于导电细丝产生过程中施加的电流脉冲的振幅或者频率。
本实施例中，可以根据RRAM存储器单元中氧化物层的材料选择不同，调整施加的电压脉冲/电流脉冲以及信号脉冲的强度，以适应相应的氧化物材料并且避免或者减少对存储器单元造成结构上的损伤。
上述电压脉冲/电流脉冲与信号脉冲相叠加，能够降低导电细丝产生以及存储器单元设置/重置过程中对存储器单元的结构损伤，进而可以获得更加均匀的高阻态和低阻态电阻分布，同时能降低存储器单元的滞留现象，提高存储器单元的可循环性。
本发明的另一实施例中，还提供了一种非易失性存储器，该存储器包括存储器模块阵列以及外围电路。
如图8所示，本实施例的非易失性存储器包括多个存储器模块150，由此形成存储器模块阵列，如图9所示，在每一个存储器模块中包括存储单元阵列151、参考单元阵列152，与存储单元阵列连通的行译码器及列译码器，以及与存储单元阵列和参考单元阵列连通的放大电路153。存储单元阵列151中的存储器单元110以及参考单元阵列152中的参考单元110＇均具有图2a所示的结构，包括上电极111、下电极112，以及位于上电极和下电极之间的第一氧化物层113和第二氧化物层114。外围电路包括与存储器模块电性连接的逻辑控制单元，该逻辑控制单元用于接收外部的控制信号，控制整个电路的工作。
在上述存储器模块中，参考单元阵列的电阻是可变的，并且参考单元110＇的电阻R满足：Roff(min)>R>Ron(max)；其中，Ron(max)为所述存储单元的低阻态电阻的最大值，Roff(min)为所述存储单元的高阻态电阻的最小值。
如上所述，本实施例的非易失性存储器包括存储器模块阵列，存储器模块包括存储单元阵列，这种存储器模块阵列形式，可以使每一个存储器模块做到较小的尺寸，例如每一个存储器模块可以为1kb、4kb或者16kb等。由此有利于减小整个器件或者集成电路的尺寸。另外，每一个存储器阵列均包括行、列译码电路，由此能够提高存储单元的单元的处理速度。并且参考阵列中参考单元的电阻在上述范围内可调，能够进一步增大存储器的裕度同时使得高阻态电阻和低阻态电阻分布更加均匀。
如上所述，本发明提供的非易失性存储器及其导电细丝产生方法、设定/重置方法，至少具有如下有益效果：
该非易失性存储器包括存储器模块阵列以及外围电路，每一个存储器模块均包括存储器单元阵列、具有参考单元阵列的放大电路以及与存储器单元连通的行、列地址译码电路。每一个存储器模块可以做到较小的尺寸，例如可以是1kb、4kb或者16kb等。这样的存储器模块阵列使得存储器具有更加紧凑的低阻态电阻和高阻态电阻分布，同时能够扩大存储器的检测裕度。另外，该存储器模块的放大电路中参考单元是可调谐的，可调谐的参考单元电阻能够增大存储器模块阵列的高阻态电阻和低阻态电阻之间的检测窗，即，增大存储器的检测裕度。
本发明的在非易失性存储器的存储器单元中产生导电细丝的方法，在向存储单元的第一电极和第二电极之间施加电压脉冲或者电流脉冲的同时，叠加施加信号脉冲，该信号脉冲的频率与氧原子或氧空位的振动频率相当。电压脉冲或电流脉冲能够快速建立形成导电细丝所需的电场以及足够的热能，信号脉冲则保证氧原子或氧空位的精确移动，由此在形成导电细丝的同时，能够减少对存储单元的结构损伤，进而获得导电细丝尺寸以及低阻态电阻和高阻态电阻分布的更好的均匀性，保持存储器单元的稳定性。
本发明的非易失性存储器的存储器单元的设定/重置方法，同样在向存储单元的第一电极和第二电极之间施加电压脉冲或者电流脉冲的同时，叠加施加信号脉冲。信号脉冲能够加速氧原子或者氧空位的移动，因此无需由电流脉冲或者电压脉冲产生过多的电场，这就减少了对存储单元的结构损伤，进而能够获得更均匀的高阻态及低阻态电阻分布同时减少存储区单元的滞留，提高器件的可循环性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种在非易失性存储器的存储器单元中产生导电细丝的方法，所述存储器单元包括第一电极、第二电极以及位于所述第一电极和第二电极之间的电介质层，其特征在于，包括如下步骤：
在所述第一电极和所述第二电极之间施加多个电压脉冲或电流脉冲；
在施加每一个电压脉冲或电流脉冲的同时，在所述第一电极和所述第二电极之间施加信号脉冲，所述信号脉冲的振动频率与所述电介质层中的氧原子或者氧空位的振动频率相当。
2.根据权利要求1所述的在非易失性存储器的存储器单元中产生导电细丝的方法，其特征在于，所述信号脉冲的振幅As满足如下条件：
As<5％H；其中，H为所述电压脉冲或所述电流脉冲的脉冲高度。
3.根据权利要求1所述的在非易失性存储器的存储器单元中产生导电细丝的方法，其特征在于，在所述第一电极和所述第二电极之间施加多个电压脉冲时，将向所述第一电极和所述第二电极施加的电流限制到电流限制。
4.根据权利要求1所述的在非易失性存储器的存储器单元中产生导电细丝的方法，其特征在于，在所述第一电极和所述第二电极之间施加多个电流脉冲时，将向所述第一电极和所述第二电极施加的电压限制到电压限制。
5.一种非易失性存储器的存储器单元的设定/重置方法，所述存储器单元包括第一电极、第二电极以及位于所述第一电极和第二电极之间的电介质层，其特征在于，包括如下步骤：
在所述第一电极和所述第二电极之间施加多个电压脉冲或电流脉冲；
在施加每一个电压脉冲或电流脉冲的同时，在所述第一电极和所述第二电极之间施加信号脉冲，所述信号脉冲的振动频率与所述电介质层中的氧原子或者氧空位的振动频率相当。
6.根据权利要求5所述的非易失性存储器的存储器单元的设定/重置方法，其特征在于，所述信号脉冲的振幅As满足如下条件：
As<5％H；其中，H为所述电压脉冲或所述电流脉冲的脉冲高度。
7.根据权利要求5所述的非易失性存储器的存储器单元的设定/重置方法，其特征在于，在所述第一电极和所述第二电极之间施加多个电压脉冲时，将向所述第一电极和所述第二电极施加的电流限制到电流限制。
8.根据权利要求5所述的非易失性存储器的存储器单元的设定/重置方法，其特征在于，在所述第一电极和所述第二电极之间施加多个电流脉冲时，将向所述第一电极和所述第二电极施加的电压限制到电压限制。
9.一种非易失性存储器，其特征在于，所述非易失性存储器应用于所述权利要求1～4任一项所述的在非易失性存储器的存储器单元中产生导电细丝的方法，所述非易失性存储器包括存储器模块阵列以及外围电路，
所述存储器模块阵列中的每一个存储器模块包括存储器单元阵列、具有参考单元阵列的放大电路以及与存储器单元连通的行、列地址译码电路；
所述外围电路包括与所述存储器模块电性连接的逻辑控制单元。
10.根据权利要求9所述的非易失性存储器，其特征在于，每一个所述存储器模块的所述参考单元阵列的电阻具有可变电阻。
11.根据权利要求10所述的非易失性存储器，其特征在于，所述参考单元阵列的电阻R满足如下条件：
Roff(min)>R>Ron(max)；
其中，Ron(max)为所述存储器单元的低阻态电阻的最大值，Roff(min)为所述存储单元的高阻态电阻的最小值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110615514.8A CN114267393B (zh) | 2021-06-02 | 2021-06-02 | 非易失性存储器及其导电细丝产生方法、设定/重置方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110615514.8A CN114267393B (zh) | 2021-06-02 | 2021-06-02 | 非易失性存储器及其导电细丝产生方法、设定/重置方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114267393A CN114267393A (zh) | 2022-04-01 |
| CN114267393B true CN114267393B (zh) | 2023-12-26 |
Family
ID=80824570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110615514.8A Active CN114267393B (zh) | 2021-06-02 | 2021-06-02 | 非易失性存储器及其导电细丝产生方法、设定/重置方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114267393B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623047A (zh) * | 2011-01-31 | 2012-08-01 | 瑞萨电子株式会社 | 半导体器件和控制半导体器件的方法 |
| CN102800360A (zh) * | 2011-05-24 | 2012-11-28 | 夏普株式会社 | 可变电阻元件的成型处理方法和非易失性半导体存储装置 |
| CN106251895A (zh) * | 2016-08-15 | 2016-12-21 | 中国科学院微电子研究所 | 阻变存储器的阻态读取电路及阻变存储器 |
| CN109863489A (zh) * | 2016-07-26 | 2019-06-07 | 硅存储技术公司 | 电阻式随机存取存储器(rram)单元细丝的电流形成 |
| CN109950394A (zh) * | 2019-03-29 | 2019-06-28 | 河南大学 | 无电形成过程阻变存储器实现量子电导效应的方法 |
| KR20190116820A (ko) * | 2018-04-05 | 2019-10-15 | 광운대학교 산학협력단 | 뉴로모픽 시스템에 적용가능한 멤리스터 및 용액 공정에 기반한 금속산화물을 포함하는 멤리스터의 제조 방법 |
| KR20190138472A (ko) * | 2018-06-05 | 2019-12-13 | 포항공과대학교 산학협력단 | 저항변화메모리 소자의 전기화학 분석 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795606B2 (en) * | 2008-08-05 | 2010-09-14 | Seagate Technology Llc | Non-volatile memory cell with enhanced filament formation characteristics |
-
2021
- 2021-06-02 CN CN202110615514.8A patent/CN114267393B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623047A (zh) * | 2011-01-31 | 2012-08-01 | 瑞萨电子株式会社 | 半导体器件和控制半导体器件的方法 |
| CN102800360A (zh) * | 2011-05-24 | 2012-11-28 | 夏普株式会社 | 可变电阻元件的成型处理方法和非易失性半导体存储装置 |
| CN109863489A (zh) * | 2016-07-26 | 2019-06-07 | 硅存储技术公司 | 电阻式随机存取存储器(rram)单元细丝的电流形成 |
| CN106251895A (zh) * | 2016-08-15 | 2016-12-21 | 中国科学院微电子研究所 | 阻变存储器的阻态读取电路及阻变存储器 |
| KR20190116820A (ko) * | 2018-04-05 | 2019-10-15 | 광운대학교 산학협력단 | 뉴로모픽 시스템에 적용가능한 멤리스터 및 용액 공정에 기반한 금속산화물을 포함하는 멤리스터의 제조 방법 |
| KR20190138472A (ko) * | 2018-06-05 | 2019-12-13 | 포항공과대학교 산학협력단 | 저항변화메모리 소자의 전기화학 분석 방법 |
| CN109950394A (zh) * | 2019-03-29 | 2019-06-28 | 河南大学 | 无电形成过程阻变存储器实现量子电导效应的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114267393A (zh) | 2022-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111465988B (zh) | 存取自选择存储器装置的技术 | |
| CN111465987B (zh) | 多层自选择存储器装置 | |
| CN110462740B (zh) | 用于多层存储器阵列的多板线架构 | |
| KR101698023B1 (ko) | 저항 디바이스 및 그 동작 방법 | |
| KR102407740B1 (ko) | 저항성 메모리 아키텍처 및 디바이스들 | |
| TWI753562B (zh) | 記憶體單元之基於時間存取 | |
| TWI754856B (zh) | 記憶體胞之基於時間存取 | |
| TW201729210A (zh) | 電阻式隨機存取記憶體列的形成方法 | |
| US10276235B2 (en) | Enhancing nucleation in phase-change memory cells | |
| JP6980130B2 (ja) | メモリセルの感知 | |
| JP5201138B2 (ja) | 半導体装置及びその駆動方法 | |
| CN114267393B (zh) | 非易失性存储器及其导电细丝产生方法、设定/重置方法 | |
| JP7303305B2 (ja) | 垂直デコーダ | |
| KR20140026157A (ko) | 저항변화 메모리 소자 및 제조 방법, 이를 포함하는 메모리 장치 및 데이터 처리 시스템 | |
| WO2014002656A1 (ja) | プログラミング回路、半導体装置及びプログラミング方法 | |
| CN115620791A (zh) | 非易失存储单元及其操控方法、非易失存储系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240914 Address after: No. 888, Nanqianqing Village, Qianqing Street, Keqiao District, Shaoxing City, Zhejiang Province 312025 Patentee after: Shaoxing Shengrui Optoelectronic Technology Co.,Ltd. Country or region after: China Address before: No. 1088, shanwanghe Road, Huangdao District, Qingdao, Shandong 266426 Patentee before: Qingdao Shengrui Photoelectric Technology Co.,Ltd. Country or region before: China |