CN100388388C - 半导体存储器设备及数据写入方法 - Google Patents

半导体存储器设备及数据写入方法 Download PDF

Info

Publication number
CN100388388C
CN100388388C CNB2003101225447A CN200310122544A CN100388388C CN 100388388 C CN100388388 C CN 100388388C CN B2003101225447 A CNB2003101225447 A CN B2003101225447A CN 200310122544 A CN200310122544 A CN 200310122544A CN 100388388 C CN100388388 C CN 100388388C
Authority
CN
China
Prior art keywords
data
storage unit
voltage
variohm
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101225447A
Other languages
English (en)
Other versions
CN1510690A (zh
Inventor
森本英德
井上刚至
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allogeneic Development Co ltd
Eicke Fout Intellectual Property Co
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1510690A publication Critical patent/CN1510690A/zh
Application granted granted Critical
Publication of CN100388388C publication Critical patent/CN100388388C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明记载半导体存储器设备及数据写入方法，提供一种包括多个存储单元的半导体存储器设备，所述多个存储单元的一个存储单元包括可变电阻器和连接到所述可变电阻器的晶体管，所述可变电阻器的电阻值能够依照施加在其上的电压的变化而具有可逆的转换，在相继的写操作中，施加到所述可变电阻器的电压渐增地增加，直到所述可变电阻器的电阻值被设定到指定的电压范围为止，并且当所述电阻值超过所述指定的电压范围之时，可逆地只把多个存储单元中的所述存储单元的所述可变电阻器的电阻值改变到数据擦除范围，然后针对所述可变电阻器重复写操作。

Description

半导体存储器设备及数据写入方法
技术领域
本发明涉及半导体存储器设备及数据写入方法，特别涉及包括多个存储单元的半导体存储器设备及用于向这种半导体存储器设备写入数据的方法。
背景技术
近来，诸如非易失性存储器的半导体存储器设备在集成度、数据处理速率等性能上有了显著的提高。特别是，快闪存储器作为一种非易失性存储器，被广泛的应用于诸如蜂窝式电话的个人终端的密集信息设备中。快闪存储器是一种EEPROM(电可擦除可编程只读存储器)。快闪存储器包括多个存储单元。每个存储单元包括一个具有浮动栅极的MOS晶体管，所述浮动栅极与存储单元中其他元件电隔离。
图8为包括在一个快闪存储器中的存储单元100的横截面示意图。
如图8所示，存储单元100包括一个半导体衬底101，一个漏区102和一个源区103。漏区102和源区103提供在半导体衬底101上。漏区102和源区103之间具有一指定的距离。源区103和漏区102掺杂有生产不同电导率的掺杂物(杂质元素)。漏区102、源区103及漏区102和源区103之间的半导体衬底101的一部分的表面覆盖有作为栅绝缘层的第一绝缘层104。在漏区102和源区103之间的半导体衬底101的所述部分的上面，顺序地提供有由多晶硅形成的浮动栅极105、由SiO2形成的第二绝缘层106及由多晶硅形成的控制栅极107。第一绝缘层104穿插在半导体衬底101和浮动栅极105之间。在存储单元100的最终状态中，浮动栅极105的两个侧表面均覆盖有一绝缘层(未示出)，因此，浮动栅极105处于电浮空态。第二绝缘层106电隔离浮动栅极105和控制栅极107。
通常在快闪存储器领域中，在存储单元100的漏区102和源区103之间的沟道区中产生的热电子注入到浮动栅极105，与将数据写入到存储单元100(编程)相关联。
更具体地，当在漏区102和源区103之间施加一个高电场时，大幅度电流流经沟道区。结果，热电子就在接近漏区102的沟道区中产生出，并具有高电场。热电子被注入到浮动栅极105中，并且电荷在浮动栅极105中积累。这样就改变了作为包括在存储单元100中的MOS晶体管的晶体管特性的阈值电压(Vth)，并且数据被写入到存储单元100。阈值电压(Vth)被定义为施加在控制栅极107上的、使源区103和漏区104之间的沟道区置入导电态所需的最小电压。通过积累在浮动栅极105中的电荷数量来控制阈值电压(Vth)。
图9示意性地示出了用于将数据写入图8中所示的存储单元100的电压条件。
为了将数据写入存储单元100，将大约12V的编程电压施加在控制栅极107上，将大约6V的漏极电压施加在漏区102上，将大约0V的参考电压施加在半导体衬底101中的沟道区和源区103上。
在这种电压条件下，在具有高电场的部分中如上所述产生的热电子，被施加在控制栅极107上的大约12V的编程电压通过第一绝缘层104注入到浮动栅极105中。浮动栅极105为带负电的。结果，存储单元100被置入数据写入(编程)态。
在数据写入(编程)态中，热电子被收集到浮动栅极105中，存储单元100的阈值电压(Vth)上升。因此，存储单元100的阈值电压(Vth)变为数据写入(编程)态中的阈值电压。当改变上述电压条件以从浮动栅极105中移除电子(负电荷)，并由此降低存储单元100的阈值电压(Vth)时，存储单元100被置入数据擦除态。
图10为描述了包括在一通用2值快闪存储器中的存储单元的阈值电压分布图。
水平轴表示存储单元的阈值电压(Vth)，垂直轴表示存储单元的数量。在图10中，在水平轴中心处的参考阈值电压表示施加在每个存储单元的控制栅极上的、用于从存储单元读取数据的读电压。
通常在2值快闪存储器中，电子(负电荷)被从存储单元的浮动栅极中移除的状态为数据擦除态，这种状态与数据“1”相关联。电子被注入存储单元的状态为数据写入态，这种状态与数据“0”相关联。
在图10中，具有阈值电压低于(位于参考阈值电压左边)参考阈值电压的图中的部分示出了数据擦除阈值电压的分布，所述数据擦除阈值电压表示在数据擦除态中存储单元的阈值电压，具有阈值电压高于(位于参考阈值电压右边)参考阈值电压的图中的部分示出了数据写阈值电压的分布，所述数据写阈值电压表示在数据写入态中存储单元的阈值电压。
如图10所示，数据擦除态中的存储单元具有低的阈值电压，数据写入态中的存储单元具有高的阈值电压。因此，在相同的电压被施加在每个存储单元的控制栅极的地方，数据擦除态中的存储单元比数据写入态中的存储单元具有更大幅度的电流流过。因此，利用数据擦除态中的存储单元的电流值和数据写入态中的存储单元的电流值不同这一事实，可以检验数据是否存在于存储单元中(数据的状态)。这种检验操作被称为数据读操作或数据验证操作。
在数据读操作或数据验证操作中，对其中设置了指定参考电压的参考单元和将被检验的存储单元进行比较。
具体地，对流经参考单元的电流值和流经将被检验的存储单元中的电流值进行比较。通过比较这些电流值，数据就可以被读取。
更具体地，流经连接于存储单元的位线中的电流值和流经连接于参考单元的位线中的电流值通过读出放大器来加以检测，并比较这些电流值。因此，确定数据是否存在于存储单元中。
在快闪存储器中，通过控制图8中所示的存储单元100中的浮动栅极105中积累的电荷量，可以将数据写阈值电压改变至一指定值。因此，可以写入与预先处理的信息不同的多值信息的数据。
图11为示出了包括在多值快闪存储器中的存储单元的示例性阈值电压分布的图，所述多值快闪存储器能够写入多值数据。为了简单起见，图11示出了4值快闪存储器的分布，在所述4值快闪存储器中，一个存储单元可以存储2位的数据。
在图11中，水平轴表示存储单元的阈值电压，垂直轴表示存储单元的数量。参考阈值电压A、B和C均表示施加在存储单元的控制栅极上的、用于读取数据的数据读电压。
4值快闪存储器中的每个存储单元能够有选择地处于四个状态中的一个状态之中，所述四个状态，即一个数据擦除态和三个数据写入态。四个状态对应于存储单元的四个阈值电压分布。最低的阈值电压对应于数据擦除态，其他三个阈值电压对应于数据写入态。当存储单元能够有选择地处于这四个状态中的一个状态之中时，针对确认存储单元中数据的存在的数据读操作，三个参考电压A、B和C可以如图11所示那样地被设置。
在如图11所示的存储单元中，每个存储单元可以存储2位的数据。对应于最低阈值电压分布的数据被定义为“11”。对应于第二最低阈值电压分布的数据被定义为“10”。对应于第三最低阈值电压分布的数据被定义为“01”。对应于最高阈值电压分布的数据被定义为“00”。数据“11”表示数据擦除态。在其中数据被定义为“10”、“01”和“00”的数据写入态中，对应于数据每个级别的阈值电压分布范围比在如图10所示的2值快闪存储器的情况下要窄。因此，浮动栅极中的电荷数量被准确地控制，从而使得每个阈值电压分布中的差异足够的小。
如图11所示，能够存储多值信息的多值快闪存储器可以增加存储容量而不用增加存储单元的数量。因此，使用这种多值快闪存储器可以有效地增加存储容量，或可以减少用于相等存储容量的电路大小。
图12为针对图10或11中所示的快闪存储器执行的数据写入操作(编程)的流程图(例如，参见美国专利No.5,440,505)。尽管未示出，但是每个存储单元按如下方式连接。控制栅极连接到指定的字线WL，漏区连接到指定的位线BL。存储单元以矩阵形式排列。
数据写操作按如下方式执行。
首先，选中数据擦除态下的存储单元，启动对选定数据的数据写操作(步骤S501)。
接着，按如下方式设置第一数据写(编程)电压(步骤S502)。
(1)Vw1＝V01(施加在字线WL上的电压)
(2)Vb1＝V02(施加在位线BL上的电压)
(3)t＝t01(Vw1和Vb1的电压脉冲宽度)
例如，在4值快闪存储器中，按如下方式施加电压：Vw1＝8.0V，Vb1＝5.0V。在2值快闪存储器中，施加Vw1＝12.0V。在4值快闪存储器中，由于对应于4值快闪存储器中的每个数据级别的每个存储单元的阈值电压(Vth)的波动，所以电压Vw1可以减少至8.0V。由于电压Vw1可以更低些，所以可以减轻用于产生高电压的电荷泵电路上的负载。
接着，将Vw1和Vb1的第一数据写电压施加在选中的存储单元上，所述电压被保持达电压脉冲宽度t01之久(步骤S503)。
接着，对已写入数据的存储单元的阈值电压执行验证操作(步骤S504)。如上所述，验证操作是用于检验存储单元的阈值电压以确认数据(信息)是否已如期被写入存储单元的操作。
当已被写入数据的存储单元的阈值电压处在指定的范围内时(步骤S505中为是)，则完成数据写操作(步骤S506)。当已被写入数据的存储单元的阈值电压超出指定的范围时(步骤S507中为是)，则对存储单元的数据写操作产生失败(步骤S508)。当已被写入数据的存储单元的阈值电压尚未达到指定的范围时(步骤S507中为否)，则将数据写电压再次施加在存储单元上，并再次执行验证操作。
当存储单元的阈值电压尚未达到指定的范围时，则第一数据写电压Vw1增加一指定的电压值(ΔV)，例如，0.5V，达到Vw1＝8.5V(步骤S509)。
接着，按如下方式设置第二数据写(编程)电压(步骤S510)。
(1)Vw1＝V03(＝V01+ΔV)(步骤S509中)
(2)Vb1＝V02
(3)t＝t02(t02＜t01)
将第二数据写电压的电压宽度t02设置为比第一数据写电压的电压脉冲宽度更短，并且施加第二数据写电压的时间段比施加第一数据写电压的时间段更短。
接着，在第二数据写电压Vw1和已经对存储单元执行的数据写入操作(编程)次数均达到最大值(步骤S511和S512)之前，重复步骤S503到S512，从而使得存储单元的阈值电压达到指定范围。
当第二数据写电压Vw1和已经对存储单元执行的数据写操作(编程)次数均达到最大值(步骤S511和S512中为是)时，则对存储单元的数据写操作产生失败(步骤S508)。如步骤S507和S508中所示，当已被写入数据的存储单元的阈值电压超出指定的范围时(步骤S507中为是)，由于快闪存储单元阵列结构，因此无法擦除1位的数据。因此，对存储单元的数据写操作导致失败。
存在这样一种趋势，需要增加快闪存储器的存储容量。例如，随着多值信息的级别从4(4值信息)增加到16(16值信息)，对应于数据的每个级别的存储单元的阈值电压分布范围进一步变窄。因此，即使在根据图12所示的流程图非常谨慎地执行对存储单元的数据写操作之时，也可能由于例如包括在存储单元中的MOS晶体管的晶体管特性的差异，而导致存储单元的阈值电压超出阈值电压阈值分布的指定范围，并且因此，不正确的数据被写入存储单元。
在这种情况下，有必要擦除存储单元中的数据(信息)，并再次执行数据写操作。在快闪存储器中，由于其单元阵列结构，数据擦除被逐块地执行，每个块包括多个存储单元。因此，当不正确的数据被写入一个确定块的一个存储单元中时，有必要(i)首先，将如下数据写入另一个块的存储单元中，所述数据已被写入相同块的其他存储单元，(ii)擦除所述确定块中的数据，接着(iii)将已被写入所述另一个块的数据写回到所述确定块的存储单元中。
通常在快闪存储器中，可以以毫秒量级的时间段从一个存储单元中擦除数据，反之，可以以微秒量级的时间段将数据写入一个存储单元中。数据擦除比数据写入所消耗的时间要多得多。因此，使用上述方法将数据写入快闪存储器的每个存储单元中，会明显延长完成数据写操作(编程)所需的时间。
发明内容
根据本发明的一个方面，提供了一种包括多个存储单元的半导体存储器设备，其中所述多个存储单元的一个存储单元包括可变电阻器和连接到所述可变电阻器的晶体管，其中所述可变电阻器的电阻值能够依照施加在其上的电压的变化而具有可逆的转换，其中在相继的写操作中，施加到所述可变电阻器的电压渐增地增加，直到所述可变电阻器的电阻值被设定到指定的电压范围为止，并且其中，当所述电阻值超过所述指定的电压范围之时，可逆地只把多个存储单元中的所述存储单元的所述可变电阻器的电阻值改变到数据擦除范围，然后针对所述可变电阻器重复写操作。
在本发明的一个实施例中，晶体管为MOS晶体管。
在本发明的一个实施例中，可变电阻器的电阻值设置为达到多个不重叠的范围。
在本发明的一个实施例中，可变电阻器由具有钙钛矿类型晶体结构的材料形成。
在本发明的一个实施例中，晶体管包括一个源极，一个栅极和一个漏极，源极和漏极中的一个通过所述可变电阻器连接到位线，栅极连接到字线。
在本发明的一个实施例中，将指定极性的电压施加到位线上，将低于所述指定极性电压的电压施加到字线上，从而使得从多个存储单元中选中一个存储单元，并将数据写入所述一个存储单元中。
在本发明的一个实施例中，将与指定极性相反极性的电压施加到位线上，将低于所述指定极性电压的电压施加到字线上，从而使得从多个存储单元中选中一个存储单元，并将数据从所述一个存储单元中擦除。
根据本发明的另一个方面，提供一种用于将数据写入多个存储单元中的存储单元的数据写入方法，其中所述存储单元包括可变电阻器和连接到所述可变电阻器的晶体管，其中所述可变电阻器的电阻值能够依照施加在其上的电压的变化而具有可逆的转换，所述数据写入方法包括：
第一步骤，将第一数据写电压施加在所述存储单元；
第二步骤，在施加了第一数据写电压后，确定所述可变电阻器的电阻值是否在指定范围内；
第三步骤，当所述可变电阻器的电阻值还没有达到指定范围时，将高于第一数据写电压的第二数据写电压施加在所述存储单元上；
第四步骤，重复第二步骤和第三步骤，直到所述可变电阻器的电阻值达到指定范围为止；
第五步骤，当所述可变电阻器的电阻值超出指定范围时，将数据擦除电压只施加到多个存储单元中的所述存储单元的可变电阻器；
第六步骤，在施加了数据擦除电压之后，确定所述可变电阻器的电阻值是否达到了数据擦除范围；以及
第七步骤，重复第五步骤和第六步骤，直到所述可变电阻器的电阻值达到数据擦除范围为止，然后将第一数据写电压施加在所述存储单元上。
在本发明的一个实施例中，第三步骤包括，以比在第一步骤中施加第一数据写电压的时间段更短的时间段施加第二数据写电压的步骤。
包括在根据本发明的半导体存储器设备中的存储单元包括可变电阻器和连接到所述可变电阻器的晶体管，其中所述可变电阻器的电阻值能够依照施加在其上的电压的变化而具有可逆的转换。通过根据目标存储单元的地址选择字线和位线，从多个存储单元中选出所述目标存储单元。通过连接到所述目标存储单元的位线将数据写电压或数据擦除电压施加在可变电阻器上，数据被写入目标存储单元中，或者数据从目标存储单元中被擦除。
因此，根据本发明的半导体存储器单元可以存储多值信息。即使当不正确的数据被写入存储单元时，这种数据也可以在逐个存储单元的基础上被擦除。因此，可以高速(即，在短时间内)地执行数据写操作。
因此，这里描述的本发明使得下述优势成为可能：提供一种允许数据在逐个存储单元的基础上被擦除，并允许高速(在短时间内)及高精度地执行数据写操作的半导体存储器设备，以及提供一种用于这种半导体存储器设备的数据写入方法。
在参考附图阅读并理解下述详细说明的基础上，本发明的这些及其他优点对于本领域技术人员将变得显而易见。
附图说明
图1为可用于根据本发明的半导体存储器设备中的存储单元的示意图；
图2示出了根据本发明一个示例的存储器阵列的一个示例；
图3为示出了用于将数据写入图2所示的存储器阵列的第一数据写入方法的流程图；
图4为示出了用于将数据写入图2所示的存储器阵列的第二数据写入方法的流程图；
图5为示出了用于将数据写入图2所示的存储器阵列的第三数据写入方法的流程图；
图6为示出了用于将数据写入图2所示的存储器阵列的第四数据写入方法的流程图；
图7为示出了根据施加的脉冲电压的次数，由具有钙钛矿类型晶体结构的材料形成的可变电阻器的电阻值的变化图。
图8为传统的快闪存储器中存储单元的横截面示意图；
图9为示出当数据写入图8所示的存储单元中时电压条件的示意图；
图10为示出包括在传统的2值快闪存储器中的存储单元的阈值电压分布图；
图11为示出包括在多值快闪存储器中的存储单元的示例性阈值电压分布图；
图12为示出用于将数据写入(编程)传统的快闪存储器中的操作的流程图。
具体实施方式
以下，将通过示意性示例并参考附图来描述本发明。
图1是包括在根据本发明的半导体存储器设备中的非易失性半导体存储单元(此后称为“存储单元”)10的示意图。
存储单元10包括具有一个栅电极21、一个源区22和一个漏区23的晶体管，以及连接到漏区23的、作为存储器载体的可变电阻器30。晶体管和可变电阻器30形成在半导体衬底(未示出)上。这里，晶体管为MOS晶体管。
作为对应于存储单元10的存储器载体的可变电阻器30具有如下的电阻值，所述电阻值可被施加在可变电阻器30两端之间的电压或各电压连续反向地改变。即使在终止了施加电压之后，可变电阻器30的电阻值也可以保持。
可变电阻器30采用例如在美国专利No.6,204,139中公开的Pr(1-x)Ca(x)MnO3、La(1-x)Ca(x)MnO3、或Nd(1-x)Sr(x)MnO3(0＜x＜1)制造。这些材料具有钙钛矿类型晶体结构，这种结构展现出超高磁阻以及高温超导性。
当将脉冲电压施加在由例如Pr(1-x)Ca(x)MnO3、La(1-x)Ca(x)MnO3、或Nd(1-x)Sr(x)MnO3(0＜x＜1)制造的可变电阻器30的两端时，它的电阻值随施加脉冲电压的次数连续变化。
图7为示出了当多次施加相同极性的脉冲电压时电阻值的变化图。水平轴表示施加脉冲电压的次数，垂直轴表示可变电阻器的电阻值。
如图7所示，随着施加相同极性的脉冲电压的次数增加，可变电阻器的电阻值增加。
由于可变电阻器30的这种特性，包括作为存储器载体的可变电阻器30的半导体存储单元10能够通过受控的可变电阻器30的电阻值的变化量来存储多值信息。这类似于能够通过随注入到浮动栅极的电荷量连续变化的阈值电压存储多值信息的快闪存储器的存储单元。具体地，可变电阻器30的电阻值设置为达到多个不重叠的范围。
图2示出了根据本发明的一个示例的存储器阵列50的示例性结构。
存储器阵列50包括多个非易失性半导体存储单元10。每个存储单元10的栅电极21连接到字线WL00到WL0n-1的相应线。连接到漏区23的可变电阻器30，连接到位线BL00到BL0n-1的相应位线，其中漏区23是每个存储单元10的驱动区域。存储单元10以矩阵形式排列。
存储器阵列50中的每个存储单元10通过施加在字线WL00到WL0n-1的相应字线和施加在位线BL00到BL0n-1的相应位线上的指定控制电压来选择。对选中的存储单元10进行数据写入、擦除或读出。
下面将描述对选中的存储单元10进行数据写入、擦除或读出操作。作为示例，由字线WL02和BL02选中的、图2圆圈中的存储单元10用作选中的存储单元10。
为了将数据写入选中的非易失性半导体存储单元10中，例如，将Vw1＝3.0V施加在字线WL02上，并将Vb1＝5.0V施加在位线BL02上。施加在非选中字线WL00、WL01和WL03到WL0n-1，以及在非选中位线BL00、BL01和BL03到BL0n-1上的电压设置为Vw1＝Vb1＝0V。结果，选中的存储单元10的可变电阻器30的电阻值从初始状态发生改变。因此，对应于可变电阻器30的电阻值的变化量的数据被写入到选中的存储单元10中。
为了擦除存储在选中的存储单元10中的数据，例如，将Vw1＝3.0V施加在字线WL02上，并将Vb1＝-5.0V施加在位线BL02上。将施加在非选中字线WL00、WL01和WL03到WL0n-1，以及施加在非选中位线BL00、BL01和BL03到BL0n-1上的电压设置为Vw1＝Vb1＝0V。结果，选中的存储单元10的可变电阻器30的电阻值返回到初始状态(数据擦除态)。因此，对应于可变电阻器30的电阻值的变化量的数据被从选中的存储单元10中擦除。
如上所述，在存储器阵列50中，仅通过翻转施加到位线BL02的电压的极性来切换数据写操作和数据擦除操作。因此，1位的数据可以被写入选中的存储单元10，或从其中擦除。
为了读取存储在选中的存储单元10中的数据，例如，将Vw1＝3.0V施加在字线WL02上，并将Vb1＝3.0V(其低于用于写数据的电压5.0V)施加在位线BL02上。将施加在非选中字线WL00、WL01和WL03到WL0n-1，以及施加在非选中位线BL00、BL01和BL03到BL0n-1上的电压设置为Vw1＝Vb1＝0V。结果，流经位线BL02的BL电流和流经作为参考存储单元的参考单元的BL电流进行比较。因此，就从选中的存储单元10中读取数据。
如上所述，存储器阵列50允许按如下方式将数据写入选中的存储单元10或从其中擦除。通过根据相应存储单元10的地址选择字线和位线来选中一个指定的MOS晶体管。将数据写电压或数据擦除电压施加在通过位线连接到选中的MOS晶体管的可变电阻器30上。
由于这种系统，存储器阵列50能够存储多值信息。即使当写入不正确的数据时，也可以逐位地擦除数据，即，从每个存储单元10中擦除数据。因此，可以高速(即，在短时间内)地执行数据写入和数据擦除。
用于将数据写入存储阵列50的示例性操作(图2)将会更详细的描述。
图3是描述根据本发明用于将数据写入存储器阵列50的第一数据写入方法的流程图。
首先，选中数据擦除态中的存储单元10，启动对选中的存储单元10的数据写操作(步骤S101)。
接着，按如下方式设置第一数据写(编程)电压(步骤S102)。
(1)Vb1＝V10(施加在位线BL上的电压)
(2)Vw1＝V11(施加在字线WL上的电压)
(3)t＝t11(Vw1和Vb1的电压脉冲宽度)
例如，Vb1＝V10＝5.0V，Vw1＝V11＝3.0V，t＝t11＝50nsec。
接着，将Vw1和Vb1的第一数据写电压施加在选中的存储单元10上，并持续电压脉冲宽度t11(步骤S103)。
在施加了第一数据写电压之后，执行验证操作以发现已被写入数据(被编程)的选中的存储单元10的可变电阻器30的电阻值是否在指定范围内(步骤S104)。验证操作是用于检验可变电阻器30的电阻值以便确认数据(信息)是否已如期被写入选中的存储单元10中的操作。
当可变电阻器30的电阻值在指定的范围内时(步骤S105中为是)，完成数据写操作(步骤S106)。
当可变电阻器30的电阻值超出指定的范围时(步骤S107中为是)，按如下方式设置数据擦除电压，并将数据擦除电压施加在选中的存储单元10上(步骤S108)。
(1)Vb1＝V00(施加在位线BL上的电压)
(2)Vw1＝V11(施加在字线WL上的电压)
(3)t＝t11(Vw1和Vb1的电压脉冲宽度)
例如，Vb1＝V00＝-5.0V，Vw1＝V11＝3.0V，t＝t11＝50nsec。数据擦除电压Vb1(＝-5.0V)的极性和第一数据写电压Vb1(＝5.0V)的极性相反。
在施加了数据擦除电压之后，执行验证操作以查明已从其中擦除数据的选定存储单元10的可变电阻器30的电阻值是否在数据擦除范围内(步骤S109)。验证操作是用于检验可变电阻器30的电阻值以便确认数据(信息)是否已如期从选中的存储单元10中擦除的操作。
当经过验证操作的非易失性半导体存储单元10的可变电阻器30的电阻值未达到数据擦除范围时(步骤S110中为否)，将数据擦除电压再次施加到存储单元10上，以执行验证操作(步骤S108到S110)。重复步骤S108到S110直到将存储单元10置入数据擦除态，即，直到可变电阻器30的电阻值达到数据擦除范围为止。当将存储单元10置入数据擦除态中时，将第一数据写电压施加到存储单元10上以再次执行数据写操作。
当可变电阻器30的电阻值尚未达到指定范围(步骤S107中为否)时，再次施加数据写电压以将数据写入存储单元10，并再次执行验证操作。
在这种情况下，第一数据写电压Vb1增加一个指定的电压值(ΔV)，例如，0.5V，增加到Vb1＝5.5V(步骤S111)。
接着，按如下方式设置第二数据写电压(步骤S112)。
(1)Vb1＝V10+ΔV(步骤S112中)
(2)Vw1＝V11
(3)t＝t11
例如，Vb1＝V10+ΔV＝5.5V，Vw1＝V11＝3.0V，t＝t11＝50nsec。
接着，在第二数据写电压Vb1和已经对存储单元10执行的数据写入操作(编程)次数均达到最大值(步骤S113和S114)之前，重复步骤S103到S114，从而使得可变电阻器30的电阻值达到指定范围。
当第二数据写电压Vw1和已经对存储单元10执行的数据写操作(编程)次数均达到最大值(步骤S113和S114为是)时，对存储单元10的数据写操作导致失败(步骤S115)。
如上所述，根据本发明的用于写数据的第一数据写入方法，即使当确定非易失性半导体存储器设备10的可变电阻器30的电阻值超出指定范围时，也可以高速地(即，在短时间内)写入数据，而无需将包括所述确定非易失性半导体存储单元10的块中的其他存储单元中所写的数据传输到另一个块，也无需首先擦除包括所述确定非易失性半导体存储单元10的块中的数据，然后将所述数据再次写入所述块中。
图4为示出根据本发明的用于将数据写入存储器阵列50的第二数据写入方法的流程图。
根据第二数据写入方法，当已被写入数据的存储单元10的可变电阻器30的电阻值尚未达到指定范围时(步骤S207中为否)，再次施加数据写电压以便将数据写入存储单元10，并再次执行验证操作。
在这种情况下，第二次及其后施加数据写电压的时间段被设置为比前一次的时间段更短(步骤S211到S212)。采用这种方式，存储单元10的可变电阻器30的电阻值的变化量可以以更高的精度加以控制，所述变化量是由于在第二次及其后施加数据写电压时所用的数据写电压Vb1的增加而引起的。此外，可以抑制在数据被写入时所消耗的功率的增加。如图4中步骤S211所示，其中第二次及其后施加数据写电压的时间段t缩短了Δt(例如，5nsec)，并且数据写电压Vb1增加了ΔV(例如，0.5V)。例如，第二次的数据写电压为Vb1＝V10+ΔV＝5.5V，Vw1＝V11＝3.0V，t＝t11-Δt＝45nsec。
图4中所示的用于写数据的第二数据写入方法和图3所示的用于写数据的第一数据写入方法基本相同，除了在步骤S211到S212中的条件不同。
图3和图4中所示的用于写数据的第一和第二数据写入方法对于能够存储多值信息的非易失性半导体存储单元是很有效的，但是对于能够存储2值信息的非易失性半导体存储单元也提供相同的效果。
图5是描述根据本发明用于将数据写入存储器阵列50的第三数据写入方法的流程图。
首先，选中数据擦除态中的存储单元10，启动对选中的存储单元的数据写操作(步骤S301)。
接着，按如下方式设置第一数据写(编程)电压(步骤S302)。
(1)Vb1＝V10(施加在位线BL上的电压)
(2)Vw1＝V11(施加在字线WL上的电压)
(3)t＝t11(Vw1和Vb1的电压脉冲宽度)
例如，Vb1＝V10＝5.0V，Vw1＝V11＝3.0V，t＝t11＝50nsec。
接着，将Vw1和Vb1的第一数据写电压施加在选中的存储单元10上，并持续电压脉冲宽度t11(步骤S303)。
在施加了第一数据写电压之后，执行验证操作以查明已被写入数据(被编程)的选中的存储单元10的可变电阻器30的电阻值是否在指定范围内(步骤S304)。验证操作是用于检验可变电阻器30的电阻值以便确认数据(信息)是否已如期被写入选中的存储单元10中的操作。
当可变电阻器30的电阻值在指定的范围内时(步骤S305中为是)，完成数据写操作(步骤S306)。
当可变电阻器30的电阻值超出指定的范围时(步骤S307中为是)，对存储单元10的数据写操作导致失败(步骤S315)。
当可变电阻器30的电阻值尚未达到指定的范围时(步骤S307中为否)，再次施加数据写电压以便将数据写入存储单元10，并再次执行验证操作。
在这种情况下，第一数据写电压Vb1增加了ΔV(例如，0.5V)，增加到Vb1＝5.5V(步骤S311)。
接着，按如下方式设置第二数据写电压(步骤S312)。
(1)Vb1＝V10+ΔV(步骤S311中)
(2)Vw1＝V11
(3)t＝t11
例如，Vb1＝V10+ΔV＝5.5V，Vw1＝V11＝3.0V，t＝t11＝50nsec。
接着，在第二数据写电压Vb1和已经对存储单元10执行数据写操作(编程)次数均达到最大值(步骤S313和S314)之前，重复步骤S303到S314，从而使得可变电阻器30的电阻值达到指定范围。
当第二数据写电压Vw1和已经对存储单元10执行数据写操作(编程)次数均达到最大值时(步骤S313和S314中为是)，对存储单元10的数据写操作导致失败(步骤S315)。
如上所述，根据本发明的用于写数据的第三数据写入方法，这样设置使得当确定非易失性半导体存储器设备10的可变电阻器30的电阻值超出指定范围时，数据写操作导致失败。
在这种情况下，包括非易失性半导体存储单元10的存储器阵列50可以按如下方式执行。在完成对存储器阵列50的数据写操作后，只擦除已写入不正确数据的存储单元10中的数据，然后再次只对所述存储单元10执行数据写操作。
通过对比，在传统的快闪存储器中，数据擦除不能逐位的进行。因此，不能使用第三数据写入方法。采用传统的快闪存储器，数据擦除是逐块进行的。当不正确的数据写入存储单元中时，有必要(i)首先，将已被写入相同块中的其他存储单元的数据写入另一个块中的存储单元中，接着(ii)擦除所述确定块中的数据，接着(iii)将已被写入所述另一个块的数据写回到所述确定块的存储单元中。这明显延长了完成数据写操作所需的时间。
与传统快闪存储器的这种数据写入方法不同的是，根据本发明的用于写数据的第三数据写入方法允许只将写入存储单元的不正确数据用正确的数据代替。这样就缩短了用于数据写操作的时间。
图6是描述根据本发明用于将数据写入存储器阵列50的第四数据写入方法的流程图。
根据第四数据写入方法，当已被写入数据的存储单元10的可变电阻器30的电阻值尚未达到指定范围时(步骤S407中为否)，再次施加数据写电压以便将数据写入存储单元10，并再次执行验证操作。
在这种情况下，第二次及其后施加数据写电压的时间段设置为比前一次的时间段更短(步骤S411到S412)。采用这种方式，存储单元10的可变电阻器30的电阻值的变化量可以采用更高的精度加以控制，所述变化量是由于在第二次及其后施加数据写电压时所用的数据写电压Vb1的增加而引起的。此外，可以抑制在数据被写入时所消耗的功率的增加。如图6中步骤S411所示，其中第二次及其后施加数据写电压的时间段t缩短了Δt(例如，5nsec)，并且数据写电压Vb1增加了ΔV(例如，0.5V)。例如，第二次的数据写电压为Vb1＝V10+ΔV＝5.5V，Vw1＝V11＝3.0V，t＝t11-Δt＝45nsec。
图6中所示的用于写数据的第四数据写入方法和图5所示的用于写数据的第三数据写入方法基本相同，除了在步骤S411到S412中的条件不同。
图5和图6中所示的用于写数据的第三和第四数据写入方法对于能够存储多值信息的非易失性半导体存储单元是很有效的，但是对于能够存储2值信息的非易失性半导体存储单元也提供相同的效果。
尽管未示出，根据本发明的一个示例的存储器阵列50通常连接到如下项：位线驱动电路，用于给位线施加驱动电压；字线驱动电路，用于给字线施加驱动电压；控制单元，用于控制位线驱动电路和字线驱动电路的操作；电源电路，用于给位线驱动电路和字线驱动电路提供一个数据写电压、一个数据擦除电压和一个数据读电压；以及读出电路，用于当读取数据时，比较将从其中读取数据的非易失性半导体存储单元中的电流值和作为参考的参考单元中的电流值。在这种情况下，存储器阵列50选择对应于从位线驱动电路和字线驱动电路提供的输入地址信息的指定的非易失性半导体存储单元，并执行数据写操作、数据擦除操作和数据读操作。
在上述描述中，可变电阻器30连接到晶体管20的漏区23，但是本发明不限于这种结构。可变电阻器30可以连接至晶体管20的源极22。
在根据本发明的半导体存储器设备中，对应于输入地址信息的存储单元包括可变电阻器和连接至可变电阻器的晶体管。在一对电极之间的可变电阻器的电阻值通过在电极之间施加的电压值反向地改变，即使在终止电压施加之后，可变电阻器仍可维持所述电阻值。由于这种结构，半导体存储器设备允许数据以逐存储单元的基础被擦除，可以高速(即，在短时间内)和高精度地写入数据。
各种其他修改对于本领域技术人员来说很明显且容易做出，而不背离本发明的范围和精神。因此，附属权利要求的范围并非意图限制这里提出的说明，而是意图更广泛地解释权利要求。

Claims (9)

1.一种包括多个存储单元的半导体存储器设备，其中所述多个存储单元的一个存储单元包括可变电阻器和连接到所述可变电阻器的晶体管，其中所述可变电阻器的电阻值能够依照施加在其上的电压的变化而具有可逆的转换，其中在相继的写操作中，施加到所述可变电阻器的电压渐增地增加，直到所述可变电阻器的电阻值被设定到指定的范围为止，并且其中，当所述电阻值超过所述指定的范围之时，可逆地只把多个存储单元中的所述存储单元的所述可变电阻器的电阻值改变到数据擦除范围，然后针对所述可变电阻器重复写操作。
2.根据权利要求1所述的半导体存储器设备，其中所述晶体管为MOS晶体管。
3.根据权利要求1所述的半导体存储器设备，其中所述可变电阻器的电阻值被设置为达到多个不重叠的范围。
4.根据权利要求1所述的半导体存储器设备，其中所述可变电阻器由具有钙钛矿类型晶体结构的材料形成。
5.根据权利要求1所述的半导体存储器设备，其中：
所述晶体管包括一个源极、一个栅极和一个漏极，以及
所述源极和漏极之一通过所述可变电阻器连接到位线，并且所述栅极连接到字线。
6.根据权利要求5所述的半导体存储器设备，其中将指定极性的电压施加到位线上，将低于所述指定极性电压的电压施加到字线上，从而使得从多个存储单元中选中一个存储单元，并将数据写入所述一个存储单元中。
7.根据权利要求6所述的半导体存储器设备，其中将与指定极性相反极性的电压施加到位线上，将低于所述指定极性电压的电压施加到字线上，从而使得从多个存储单元中选中一个存储单元，并将数据从所述一个存储单元中擦除。
8.一种用于将数据写入多个存储单元中的存储单元的数据写入方法，其中所述存储单元包括可变电阻器和连接到所述可变电阻器的晶体管，其中所述可变电阻器的电阻值能够依照施加在其上的电压的变化而具有可逆的转换，所述数据写入方法包括：
第一步骤，将第一数据写电压施加在所述存储单元；
第二步骤，在施加了第一数据写电压后，确定所述可变电阻器的电阻值是否在指定范围内；
第三步骤，当所述可变电阻器的电阻值还没有达到指定范围时，将高于第一数据写电压的第二数据写电压施加在所述存储单元上；
第四步骤，重复第二步骤和第三步骤，直到所述可变电阻器的电阻值达到指定范围为止；
第五步骤，当所述可变电阻器的电阻值超出指定范围时，将数据擦除电压只施加到多个存储单元中的所述存储单元的可变电阻器；
第六步骤，在施加了数据擦除电压之后，确定所述可变电阻器的电阻值是否达到了数据擦除范围；以及
第七步骤，重复第五步骤和第六步骤，直到所述可变电阻器的电阻值达到数据擦除范围为止，然后将第一数据写电压施加在所述存储单元上。
9.根据权利要求8所述的数据写入方法，其中第三步骤包括：以比在第一步骤中施加第一数据写电压的时间段更短的时间段施加第二数据写电压的步骤。
CNB2003101225447A 2002-12-03 2003-12-03 半导体存储器设备及数据写入方法 Expired - Fee Related CN100388388C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP351832/02 2002-12-03
JP2002351832A JP4187148B2 (ja) 2002-12-03 2002-12-03 半導体記憶装置のデータ書き込み制御方法
JP351832/2002 2002-12-03

Publications (2)

Publication Number Publication Date
CN1510690A CN1510690A (zh) 2004-07-07
CN100388388C true CN100388388C (zh) 2008-05-14

Family

ID=32310711

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101225447A Expired - Fee Related CN100388388C (zh) 2002-12-03 2003-12-03 半导体存储器设备及数据写入方法

Country Status (6)

Country Link
US (1) US7061790B2 (zh)
EP (1) EP1426975B1 (zh)
JP (1) JP4187148B2 (zh)
KR (1) KR100554308B1 (zh)
CN (1) CN100388388C (zh)
TW (1) TWI238414B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339589A (ja) * 2004-05-24 2005-12-08 Matsushita Electric Ind Co Ltd 不揮発性メモリーの電気抵抗値設定方法
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
US8179711B2 (en) 2004-10-26 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
US7453716B2 (en) * 2004-10-26 2008-11-18 Samsung Electronics Co., Ltd Semiconductor memory device with stacked control transistors
JP4524455B2 (ja) * 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
CN101167138B (zh) * 2005-04-22 2010-09-22 松下电器产业株式会社 电子元件、存储装置及半导体集成电路
US7259983B2 (en) * 2005-05-27 2007-08-21 Spansion Llc Page buffer architecture for programming, erasing and reading nanoscale resistive memory devices
JP2007018615A (ja) * 2005-07-08 2007-01-25 Sony Corp 記憶装置及び半導体装置
US7372725B2 (en) 2005-08-15 2008-05-13 Infineon Technologies Ag Integrated circuit having resistive memory
JP4309877B2 (ja) * 2005-08-17 2009-08-05 シャープ株式会社 半導体記憶装置
US7463507B2 (en) * 2005-11-09 2008-12-09 Ulrike Gruening-Von Schwerin Memory device with a plurality of memory cells, in particular PCM memory cells, and method for operating such a memory cell device
JP2007294592A (ja) * 2006-04-24 2007-11-08 Sony Corp 記憶装置の駆動方法
WO2008007481A1 (en) * 2006-07-14 2008-01-17 Murata Manufacturing Co., Ltd. Resistive memory device
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
JP5253784B2 (ja) * 2007-10-17 2013-07-31 株式会社東芝 不揮発性半導体記憶装置
KR101237005B1 (ko) 2007-11-09 2013-02-26 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
JP2009146478A (ja) * 2007-12-12 2009-07-02 Sony Corp 記憶装置および情報再記録方法
US8125818B2 (en) 2008-02-25 2012-02-28 Panasonic Corporation Method of programming variable resistance element and variable resistance memory device using the same
US7826248B2 (en) 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
CN101599301B (zh) * 2008-06-06 2012-09-05 西格斯教育资本有限责任公司 存储器与存储器写入方法
JP2010225221A (ja) 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
JP5269151B2 (ja) * 2011-06-09 2013-08-21 シャープ株式会社 半導体記憶装置
US9047945B2 (en) 2012-10-15 2015-06-02 Marvell World Trade Ltd. Systems and methods for reading resistive random access memory (RRAM) cells
US9042159B2 (en) 2012-10-15 2015-05-26 Marvell World Trade Ltd. Configuring resistive random access memory (RRAM) array for write operations
US8885388B2 (en) 2012-10-24 2014-11-11 Marvell World Trade Ltd. Apparatus and method for reforming resistive memory cells
US9042162B2 (en) 2012-10-31 2015-05-26 Marvell World Trade Ltd. SRAM cells suitable for Fin field-effect transistor (FinFET) process
WO2014074362A1 (en) 2012-11-12 2014-05-15 Marvell World Trade Ltd. Concurrent use of sram cells with both nmos and pmos pass gates in a memory system
US9514815B1 (en) * 2015-05-13 2016-12-06 Macronix International Co., Ltd. Verify scheme for ReRAM
CN105719691A (zh) 2016-01-22 2016-06-29 清华大学 阻变存储器的操作方法及阻变存储器装置
US9691478B1 (en) 2016-04-22 2017-06-27 Macronix International Co., Ltd. ReRAM array configuration for bipolar operation
US9959928B1 (en) 2016-12-13 2018-05-01 Macronix International Co., Ltd. Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
US5748538A (en) * 1996-06-17 1998-05-05 Aplus Integrated Circuits, Inc. OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
CN1340213A (zh) * 1999-02-17 2002-03-13 国际商业机器公司 用于存储信息的微电子器件及其方法
US20020154531A1 (en) * 1999-12-16 2002-10-24 Tyler Lowrey Programmable resistance memory array

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323351A (en) 1992-06-10 1994-06-21 Nexcom Technology, Inc. Method and apparatus for programming electrical erasable programmable read-only memory arrays
US6269040B1 (en) * 2000-06-26 2001-07-31 International Business Machines Corporation Interconnection network for connecting memory cells to sense amplifiers
US6625057B2 (en) * 2000-11-17 2003-09-23 Kabushiki Kaisha Toshiba Magnetoresistive memory device
JPWO2002050843A1 (ja) 2000-12-21 2004-04-22 富士通株式会社 不揮発性半導体記憶装置及びデータ消去方法
JP2002269968A (ja) * 2001-03-13 2002-09-20 Canon Inc 強磁性体メモリの情報再生方法
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
JP4187197B2 (ja) * 2002-11-07 2008-11-26 シャープ株式会社 半導体メモリ装置の制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
US5748538A (en) * 1996-06-17 1998-05-05 Aplus Integrated Circuits, Inc. OR-plane memory cell array for flash memory with bit-based write capability, and methods for programming and erasing the memory cell array
US6204139B1 (en) * 1998-08-25 2001-03-20 University Of Houston Method for switching the properties of perovskite materials used in thin film resistors
CN1340213A (zh) * 1999-02-17 2002-03-13 国际商业机器公司 用于存储信息的微电子器件及其方法
US20020154531A1 (en) * 1999-12-16 2002-10-24 Tyler Lowrey Programmable resistance memory array

Also Published As

Publication number Publication date
EP1426975A3 (en) 2006-03-22
JP2004185723A (ja) 2004-07-02
US7061790B2 (en) 2006-06-13
EP1426975B1 (en) 2012-08-08
CN1510690A (zh) 2004-07-07
JP4187148B2 (ja) 2008-11-26
EP1426975A2 (en) 2004-06-09
KR100554308B1 (ko) 2006-02-24
US20040174739A1 (en) 2004-09-09
TW200425149A (en) 2004-11-16
KR20040048854A (ko) 2004-06-10
TWI238414B (en) 2005-08-21

Similar Documents

Publication Publication Date Title
CN100388388C (zh) 半导体存储器设备及数据写入方法
KR100547969B1 (ko) 비휘발성 반도체 기억장치 및 그 제어방법
US7715220B2 (en) Memory apparatus
CN100354977C (zh) 半导体存储装置及存储单元阵列的擦除方法
US8059448B2 (en) Semiconductor memory device with variable resistance elements
JP3284358B2 (ja) 不揮発性メモリ装置
JP4129274B2 (ja) 半導体記憶装置
CN1930631B (zh) 用于非易失性存储器的粗略/精细编程的可变电流吸收
JP4460552B2 (ja) 半導体記憶装置
US7542326B2 (en) Semiconductor memory device
CN101889312B (zh) 存储装置及信息再记录方法
CN101243520B (zh) 非易失性存储单元的编程
CN1938782A (zh) 具有同时写入和擦除功能的非易失性存储器阵列
KR20040048864A (ko) 반도체 메모리장치 및 메모리셀의 기록 및 소거방법
CN101197190A (zh) 一种对多层非易失性存储器设备编程的方法
US8369128B2 (en) Storage device and information rerecording method
CN101295544B (zh) 偏压一多阶单元存储器的方法
JP5754761B2 (ja) 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法
CN113707200B (zh) 存储器及其读、写、擦除方法
CN115482861A (zh) 半导体存储装置及其写入方法
CN102142279A (zh) 半导体存储装置
JP2020149989A (ja) 電圧可変型メモリ素子と、該電圧可変型メモリ素子を有する半導体記憶装置
CN102543191A (zh) 向半导体存储装置的数据的写入方法以及半导体存储装置
JP5236343B2 (ja) 半導体装置及びその制御方法
JP2004310815A (ja) 不揮発性半導体記憶装置の駆動方法および不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ICAN TREFFERT INTELLECTUAL PROPERTY

Free format text: FORMER OWNER: SHARP CORPORATION

Effective date: 20130131

Owner name: ALLOGENE DEVELOPMENT CO., LTD.

Free format text: FORMER OWNER: ICAN TREFFERT INTELLECTUAL PROPERTY

Effective date: 20130131

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130131

Address after: Delaware

Patentee after: Allogeneic Development Co.,Ltd.

Address before: Budapest

Patentee before: Eicke Fout intellectual property Co.

Effective date of registration: 20130131

Address after: Budapest

Patentee after: Eicke Fout intellectual property Co.

Address before: Osaka, Japan

Patentee before: Sharp Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

CF01 Termination of patent right due to non-payment of annual fee