CN1938782A - 具有同时写入和擦除功能的非易失性存储器阵列 - Google Patents

具有同时写入和擦除功能的非易失性存储器阵列 Download PDF

Info

Publication number
CN1938782A
CN1938782A CNA200580010513XA CN200580010513A CN1938782A CN 1938782 A CN1938782 A CN 1938782A CN A200580010513X A CNA200580010513X A CN A200580010513XA CN 200580010513 A CN200580010513 A CN 200580010513A CN 1938782 A CN1938782 A CN 1938782A
Authority
CN
China
Prior art keywords
storage unit
memory array
transistor
word line
memory transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200580010513XA
Other languages
English (en)
Inventor
B·洛杰克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of CN1938782A publication Critical patent/CN1938782A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种非易失性存储器阵，其具有的个别单元带有一电流注射器(21)和一非易失性存储晶体管(23)。注射器电流产生的带电粒子可通过隧道效应储存于该存储晶体管内。在通过一字线(19，102)激活该阵列的一行时，该激活的行使电流注射器(21)准备好操作，以在程序线(11，13)的电压适当时使电荷储存于一存储单元(23)内，同时，一在另一邻接行的单元通过自一存储晶体管激励的电荷而被擦除。多个传导板(30)设置于该字线(19)之上，而每一板具有一对反向延伸的狭形部(86，88)，一个使一在一第一行的单元可以编程，而另一个则使一在另一行的单元可以擦除。

Description

具有同时写入和擦除功能的非易失性存储器阵列
技术领域
本发明涉及一种非易失性存储器阵，具体地说为一种适合于同时写入和擦除的非易失性存储器阵列。
背景技术
碰撞电离为人所知已有多年。授予B.Eitan的美国专利第4,432,075号及授予Hayashi等人的美国专利第4,821,236号叙述了一种与一电荷发生器邻接的EEPROM晶体管，该电荷发生器在该EEPROM的附近产生一衬底电流，在该EEPROM的表面下的电极附近产生过剩电荷或空穴，类似于空间电荷。假定产生的空穴向该EEPROM的其中一个电极加速，由此产生的高能次级电子足以贯穿在该衬底上的栅极氧化物并变成注入到一导电浮动栅内。对于很小的EEPROMs来说，该浮动栅通过带到带隧道效应而变成带电，该效应使到无需在该浮动栅上设置一控制极。
授予R.Sinks的美国专利第5,126,967号及美国专利第4,890,259号叙述了一种由可以储存模拟波形的非易失性晶体管构成的存储器阵列。
EEPROM晶体管的直接记录模拟波形而无需模数转换的能力导致一些新的应用，诸如在神经网络中的用途。这已在美国专利第6,125,053号中揭示，其中C.Dioris和C.Mead叙述了利用EEPROMs储存由碰撞电离产生的变量电荷来表示一模拟值。这与一常规EEPROM相反，在其中一浮动栅通过储存电荷或不储存电荷来显示一数字值。在该‘053专利中，叙述了一种可以同时写入及读取的EEPROM。
与其类似的一个课题为在一阵列中同时进行编程及擦除操作。本发明的一个目的在于设计一种存储器阵列，其可同时地将一存储区域编程及将另一存储区域擦除。
发明内容
上述目的业已通过一种半导体非易失性存储器阵列来达成，其具有一列可写入的单元以及另一列可在同时擦除的单元。该些单元的特征为一种具有一浮动栅型的非易失性存储晶体管，加上一形成于一隔离但邻接的隔离区内的电荷注射器，再加上惯用的行和列地址线。该电荷注射器产生空间电荷，其向该在隔离区下面的衬底底部流动。由于该注射器很接近该存储晶体管，该存储晶体管的一或多个电极要加偏压以吸引电荷，例如空穴。该些空穴对一或多个带电电极的碰撞导致次级粒子，最好是电子，通过碰撞电离而具有充足的能量以隧道效应到达该浮动栅上。在该注射器内的电流激励、一快速二极管和该晶体管内的电极偏压，以一精细的方式受控以致于可在该浮动栅上放置精密量的电荷。一放置于一电极处的电流表可以或能够测量在一特定范围内的传递电荷，该特定范围自若干由衬底及注射器区的掺杂而定的可能范围内选出。不同的掺杂级导致该晶体管内的存储单元有不同的传导阈值以及从而有不同的范围。在一晶体管阵列内的不同阈值使到一阵列可在无需模数转换下在一扩展的模拟信号微调范围内作用。
为了达成同时写入及擦除，可通过一字线选择一正在写入的行，该字线同时可擦除一相邻的非当前的行。该字线通过介质材料与多个多晶硅板相隔，该间隔形成一相对于该字线的电容关系。该多晶硅板具有狭形部，其形成该些晶体管的控制极。沿一方向延伸的狭形部形成EEPROM控制极以在一行中进行写入，而沿另一方向延伸的狭形部则形成控制极以在另一行中进行擦除。
附图说明
图1所示为一根据本发明的一非易失性晶体管存储器阵列的一部分的电路图。
图2所示为图1所示的存储器阵列的一存储单元的重绘的示意图。
图3所示为图1所示的存储器阵列的一存储单元的沿图4中的3-3线的截面图。
图4所示为图2所示的一存储单元的芯片布置的俯视图。
图5所示为图2所示类型的一晶体管存储单元的一带到带隧道效应作用区对比一雪崩击穿区的注射器电流与电压的曲线图。
图6所示为图2所示类型的一晶体管存储单元的注射器电流作为漏极及控制极偏压的一涵数的曲线图。
图7所示为图2所示类型的存储单元的储存的电子数目作为阈值电压的一涵数的曲线图。
图8所示为图1所示的存储器阵列的一存储单元的一字线沿图4中的8-8线的截面图。
具体实施方式
参阅图1，一非易失性晶体管存储器阵列的一第一存储单元15具有的分别与触点22和26相关联的第一和第二程序线11和13、位线17和37以及字线19全部皆贯穿该单元并延伸到邻接的单元内。具体地说，程序线11和13、位线17行和字线19沿一第一方向延伸至邻接单元115内，而位线37则沿一第二方向延伸至邻接单元215内。字线19与晶体管25和125的控制极成一电容关系。每一存储单元具有一EEPROM存储晶体管23和一包括一快速二极管29的电流注射器，该快速二极管的一阴极28与一电触点22和一MOS注射晶体管21的一电极连接。该二极管29的阳极与晶体管衬底和电触点24连接。该晶体管21的第一程序线11的偏压为该二极管29提供反偏压。该反偏压产生一流向衬底中央的电流。
当一连接作为一平行板电容器的n沟道MOS晶体管35在激励线33上产生一适当的偏压时，程序线11和13的设置使其可为该MOS晶体管21提供一偏压。该EEPROM存储晶体管23具有一通过该晶体管35和21的控制极而实质上为该引线形成线36所构成的分布式浮动栅，而该控制极为一种部份地由字线19构成的新颖的电容耦合结构。
如图所示，该字线19为单元15中的一电容性器件25的一部分，也是该在一邻接单元中的电容性器件125的一部分。该字线及相关的电容性器件的一个特征在于向一个单元提供偏压作写入，但在该邻接单元中则以一将在下文中参照图3及图4所述的方式将该偏压用于擦除。该字线为该些电容性器件的一个板并且可以置于其它的板的上面或下面。该些其它的板为多晶硅结构，一个板会与两个邻接的存储单元相关联，该些板具有构成一EEPROM的一部份且与一控制电极相类似的狭形部或功能部件，如同在下文中更完整地叙述那般。
一与位线37和触点32相关联的电流表39，其在晶体管23通过在该些位线及程序线上施以适当的偏压进行读取或写入时测量流经器件25并穿过存储晶体管23的电流。程序线11和13在其它时候通常为浮动。位线17和37要加偏压以对流经一选择单元的晶体管23的电流作一精确的电流测量。图1未示出行地址及列地址电路系统。
一在列方向的邻接单元115和单元15具有相同的构件，即一连接作为一平行板电容器的MOS晶体管135，一由一二极管129和注入晶体管121构成的电流注射器，一EEPROM存储晶体管123和一电容性器件125。一电流表139读取该存储晶体管123的沿着该位线137的输出。程序线11和13加偏压到该电流注射器以使其导通，而电子则激励到存储晶体管123的浮动栅。将电荷注入氧化物和浮动栅内或者将电荷自浮动栅注入氧化物和衬底的方法可以为以下任一机制：光发射、Fowler-Nordheim隧道效应、在合适温度下的热电子注射(即不低于500℃)、或者是齐纳或雪崩击穿(即假如在衬底中的载流子得到的能量超过电子或空穴势垒高度)。该存储器阵列内的其它单元，诸如单元215和315分别具有与存储单元15和115相类似的构件。
在一编程操作时，可以测量流向或流出一选择的存储晶体管的电流，即现有的信道传导率，以便可示出该由晶体管35，21及23的三个控制极构成的浮动栅结构上的电荷存储量。如下所示，该MOS晶体管21的部份信道传导率由注射器提供，具体地说由该注射器的二极管29提供。碰撞电离最常见的通过监测存储晶体管的衬底电流来测量。在编程时，存储晶体管23的源极和漏极在位线17及字线19上电浮动。电流表39可通过接触通路32读取电荷状态。
为了能作低压碰撞电离，注射二极管29结的两边皆被重掺杂，而阻挡层的厚度大约相等于耗尽层宽度。例如，该尺度为100，而在该结的轻掺杂边上的一掺杂级超过1017cm-3。
在图2所示的存储单元15中，两个程序线11和13控制该可加反偏压到二极管29的注射晶体管31的操作。重提一次，该二极管29的反偏压产生可将电荷储存于存储晶体管23的浮动栅中的碰撞电离。但所述存储晶体管23具有一相对于字线19成一电容关系的器件25。该器件25具有一多晶硅板30，其具有一用作为该由字线19操纵的存储晶体管23的控制极的第一指形或狭形部86。该字线19可在该板30的上面或下面，由一绝缘层隔开，诸如氧化物。在该字线在该板30的下面的情况下，该字线19可以埋入一n井扩散层内以节省空间。另一狭形部88自存储单元15延伸到一邻接的注射晶体管以作为注射器的控制极。该字线19上的电压与该板30电容耦合从而提供擦除EEPROM存储晶体管23用的电压。同时，该板为一邻接单元中的一注射晶体管的一控制极提供一电压。换句话说，每一注射晶体管皆有一控制极，其为一多晶硅板-诸如板30的一狭形部。就注射晶体管21而论，自多晶硅板100伸出的狭形部90通过与字线102的电容耦合来提供电压。重提一次，该线33上的偏压为线36充电，激发自二极管29的碰撞电离通过一共衬底朝向存储晶体管23。由于该线36用作为该存储晶体管的浮动栅，该浮动栅维持带电，即使偏压自线31移除。该狭形部90的作用是将施加于晶体管21的控制极的电压增大并且使字线可用于控制编程。在后者的工作模式下，存储单元的一整行(或列)可在字线的控制下编程或擦除。在前者的工作模式下，若干用于编程或擦除的电压通过一字线耦合，但所需电压的另一部分由一施加于该线33的电压供给，从而使个别单元的编程及擦除可以受控。图2的电路布局与图1的相比较为接近一单元的实际线路图，因为该些字线与该些位线成直角。
参照图3，可见一p型圆片衬底61具有p井63、65和67，其由通过沟槽电离成型的绝缘区73、75、77和79隔开。p井具有n+掺杂物62和64，其上设有传导通路72和74。掺杂物62和64为一具有一多晶硅栅76的MOS晶体管21限定源电极和漏电极。该晶体管21与图1和图2中的快速二极管29连接。在此可见，该快速二极管通过紧靠该n+区62的p掺杂区81构成。
该晶体管21连同该快速二极管构成一电流注射器。在经过该二极管的反向电压增大时，漏电流基本上保持不变，直到当电流戏剧性地增大而到达击穿电压为止。该击穿电压为齐纳电压。当传统的整流器或二极管必须要在该电压以下操作时，该电流注射二极管是设计来在齐纳电压下操作。
以下是图1和图2中的元件与图3所示的部件之间的对应关系。图3的通路72和74端接于图1和图2中的触点22和26。图1和图2中的二极管29由图3的p-n结62和81构成。表面下的n区62通过图3中的通路72与程序线11于图1和图2中的触点22处连接。表面下的p区64通过图3中的通路74与位线13于图1和图2中的触点26处连接。多晶硅栅76与多晶硅栅86通过一由图3中的线85示出的线以及图1和图2中的晶体管21和23的相连的控制极连接。多晶硅栅76为图2中的多晶硅板100的狭形部90，其可由施加于字线102的电压控制。所述多晶硅栅还可由施加于可使其偏压的MOS器件35的线33的电压控制以便在该晶体管23内编程及写入。通过字线控制，一组存储晶体管可同时编程。通过自该器件33的控制极的控制，一单一晶体管可以编程。
在图3中，该通路97如图1和图2所示，可通过触点32与电流表39相关联。存储晶体管23的控制极86以一间距置于分别通过如图中1和图2所示的触点28和32与通路97和99相关联的源极82和漏极84之间。重提一次，该晶体管23具有一浮动栅，其形成如图中1和图2所示的三个晶体管35、21和22的控制极的引线。该些控制极引线由图3中的虚线85示出。控制极86为图2所示的器件25的多晶硅板30的一狭形部86。触点32与在线37上的电流表39相关联。虽然在此只叙述该与测量一存储单元上的电荷有关的电流表39，每一井皆可具有一电流表。
在图3中，晶体管223为一邻接单元的一存储晶体管。该晶体管223与晶体管23相称，其具有一共电极84和源电极88。在共电极84上面的通路99构成一对称平面，除了该些电流测量电极以外。控制多晶硅区92为另一多晶硅板的一狭形部，注入晶体管221的多晶硅区176也同样是。存储晶体管223的浮动栅实际上由三条控制极引线构成，其类似晶体管35、21和23的引线，也由虚线185示出。在p井65的右边为p井67，其由绝缘区77分开。该些在p井67内的掺杂的n掺杂物162和164在传导通路172和174的下面。掺杂物162和164为MOS注入晶体管221限定电极。该电流注射器的一协同操作部份由一具有一紧靠该n+区162的p掺杂区181的二极管构成。该二极管与该与晶体管21相关联的二极管在同一时间以同一方式用掺杂物制作。该二极管由晶体管221控制，其具有控制极176具与晶体管21以相同的方式操作。用于在浮动栅85和185上储存电荷的电子通过该碰撞电离产生。该些电子将会通过隧道效应热电子注射或其它的已知机制传送到该些浮动栅。
在电流表39上测出的电流与该些在同一井内的存储晶体管的浮动栅上储存的电荷成比例。由于超过一个的存储晶体管可以共享同一个井，必须通过校正以使测出的电流与储存的电荷相符。
图4所示为本发明的一个显著的特征。图中可见该字线19在该多晶硅板30的下面或上面。该多晶硅板30具有一对沿相反方向延伸的狭形部86和186。如图3所示，该狭形部86为存储晶体管23的控制极。该狭形部186则为一在另一行的注射晶体管的控制极。在字线19上的电压在类似一电容器的器件，即多晶硅板30上感生电压。在狭形部86使存储单元23进行擦除的同时，狭形部186在另一行的一注射晶体管中激发碰撞电离电流从而使另一行开始写入。这与该多晶硅板130所起的作用相类似，该多晶硅板通过一诸如氧化物的绝缘层设置在字线119之上或之下，并具有凸伸入注射晶体管21内作为其控制极的狭形部76。在字线119上的电压在多晶硅板130从而也在狭形部76上感生电压。该电压产生可将电荷储存于存储晶体管23的浮动栅中的碰撞电离电流。共线101，即图3中的存储晶体管23和223的一共电极，对右边结构来说为一对称轴线，除了该些电流测量线以外。横向对称使到该两个存储晶体管可共享同一个井并获得一良好程度的紧密性。
每一字线皆与多个多晶硅板有一电容关系，该些多晶硅板通过诸如氧化物的绝缘材料与字线以一定间距相隔开。向一字线施加一电压可使在一行中的所有非易失性存储晶体管进行写入以及使在另一行中的所有非易失性存储晶体管进行擦除。每一多晶硅板最好具有两个向相反方向延伸的狭形部，其构成为在邻接行中的晶体管的多晶硅栅。
在图5中示出了衬底电流相对该与注射器相关联的MOS晶体管的栅电极的电压的曲线图。注意在高于1.0伏特时，在范围200的电流在电压增大时几乎有一线性增大。在垂直线＂L＂的左边为带到带隧道效应区。在垂直线L的右边为雪崩区。在雪崩区内的电流在电压增大时不再成线性增大。该雪崩区应该要避免。图3中的特性曲线是关于一特定的注射器掺杂级。不同的掺杂具有不同的曲线。
在图6中示出了不同的特性曲线，其中相关的稍微不同的衬底电流沿纵轴绘制，至于不同的控制极相对于漏极的偏压，则在水平轴上绘制。图中示出有五个储存能级。
在图7中，可见到不同的阈值电压可选择不同范围的储存电子。第一对曲线201，203相对应于在一第一阈值电压下储存自一第一衬底电流的电子。第二对曲线205，207相对应于在一第二阈值电压下储存自一第二衬底电流的电子。一类似的情况存在于该第三对曲线211，213和第四对曲线215，217。所以给存储晶体管不同的阈值电压可以选择变量的存储电荷。不同的阈值电压可以与一存储器阵列中的不同行相关联。
在图8中，所示的字线19为一在隔离区132和134之间的n井119内的扩散p+层的范例。该n井119在该p型衬底136中形成。通过将字线扩散于衬底内，该字线几何形状可以做得更小。在沉积多晶硅板43之前，沉积一厚度至少为1500的氧化层138。多晶硅板43的厚度为一控制极的普通厚度，大约为3000。该扩散的字线19在多个多晶硅板，例如在一行中的所有多晶硅板下延伸。无论多晶硅板有否在该字线下扩散，与在一行存储单元中的一种控制极相关联的所有多晶硅板皆在该字线的下面或上面以相互平行的关系彼此对齐。
字线19的作用如一电容器的一个板。该氧化层138为一作为一第二电容器板，即多晶硅板43的介电分离器。在一存储器阵列中，该埋入的字线和多个多晶硅板形成一在一存储器阵列中的新型的半导体装置。
该字线的埋入是可选择的。该字线可以镀在该些多晶硅板之上。然而，通过埋入字线就可构成一小得多的存储器阵列。每一字线照例是独立控制的。典型的每一字线控制一单行或单列的存储器阵列作一写入操作以及一单行或单列作一擦除操作。在上所述，自每一多晶硅板延伸的狭形部形成晶体管的控制极。由于狭形部是自多晶硅板以相反方向延伸，就有可能在狭形部用作操作或控制注射晶体管的一行中控制写入，并且在狭形部用作操作或控制一存储晶体管的另一行中控制擦除。
以下为用于存储单元编程的字线及位线在操作时的建议电压，其中该单元为一具有＂M＂行的阵列，而＂M＂大于＂i＂。 WLi为第＂i＂条字线，其中＂i＂是整数，而BLi则为第＂i＂条位线。该n井大约为5伏特以及p衬底接地。以下数值为次能带电离电压。
编程单元
WLi-1＝接地   BLi-1＝～+3-5v
WLi＝～+5v    BLi＝浮动
WLi+1＝接地   BLi+1＝浮动
以下为用于擦除的建议电压，假定以一Fowler-Nordheim擦除模式。该n井大约为负15伏特以及p衬底接地。
擦除一行
WLi-1＝接地     BLi-1＝浮动
WLi＝～-15v     BLi＝浮动
WLi+1＝接地     BLi+1＝浮动
擦除一组
WLi-1＝～-15v BL-浮动(全部)
WLi＝～-15v
WLi+1＝～-15v
以下为建议的读取电压。该n井及p衬底皆接地。该有效位线电压必须低于该编程电压。
读取单元
WLi-1＝接地   BLi-1＝浮动
WLi＝～+5v    BLi＝+VDD(～1.8v)+
WLi+1         BLi+1＝浮动
上述电压值起示范作用并用于说明相关的数值。实际的数值将会不同。

Claims (20)

1.一种用于同时写入和擦除数据的非易失性存储器阵列，其包括：
多条平行的字线以及多条位线和程序线，所述字线、位线和程序线配置成可选择地施加偏压；
多个在所述字线之间成行地排列且接受所述偏压的存储单元，每一存储单元具有一非易失性存储晶体管和一邻接的电流注射器，所述字线与多个平行的多晶硅板成电容关系，而每一多晶硅板的一部分将所述字线感生的电压传送到在不同行中的一存储晶体管和一电流注射器；以及
由此，通过字线电压就可写入与一第一行相关联的存储单元，而在一第二行中的存储单元也可以通过所述字线电压同时地进行擦除。
2.如权利要求1所述的存储器阵列，其特征在于：每一非易失性存储晶体管与另一非易失性存储晶体管成一对称对。
3.如权利要求1所述的存储器阵列，其特征在于：自所述电流注射器流入所述存储晶体管的电流导致带电粒子经碰撞电离产生，所述带电粒子储存于所述存储晶体管的控制极。
4.如权利要求3所述的存储器阵列，其特征在于：自所述电流注射器的电流通过一带有一外施偏压的电极测量。
5.如权利要求1所述的存储器阵列，其特征在于：每一所述电流注射器具有在一最接近的范围内相互作用的一快速二极管和一控制晶体管以便使若干经碰撞电离产生的带电粒子储存于所述存储晶体管内。
6.如权利要求1所述的存储器阵列，其特征在于：所述非易失性存储晶体管与所述邻接的电流注射器成一并排的关系。
7.如权利要求6所述的存储器阵列，其特征在于：所述非易失性存储晶体管与所述邻接的电流注射器通过一隔离区相隔开。
8.如权利要求1所述的存储器阵列，其特征在于：每一存储单元具有至少两相互连接的浮动栅晶体管。
9.如权利要求1所述的存储器阵列，其特征在于：所述存储器阵列的不同行具有不同的掺杂密度以便在不同行中产生不同的阈值电压。
10.如权利要求9所述的存储器阵列，其特征在于：具有相同阈值电压的存储单元设置于一行内，而不同行具有不同的阈值电压。
11.如权利要求10所述的存储器阵列，其特征在于：不同行的存储晶体管生成一系列的阈值电压。
12.如权利要求1所述的存储器阵列，其特征在于：每一存储单元与一电通信的用于测量所述存储单元内的存储电荷的电流表相关联。
13.一种非易失性存储器阵列，其包括：
多个设置于行和列中的存储单元，每一存储单元具有一字线；一非易失性存储晶体管，所述存储晶体管的源极、漏极和沟道在一衬底的一第一隔离区之内；以及一邻接的电流注射器，所述电流注射器在所述衬底的一第二隔离区之内并相对于所述存储晶体管成空间电荷关系；所述第二隔离区邻接所述第一隔离区，所述空间电荷设置成加速到所述存储晶体管的源极和漏极的其中至少一个并通过与电极碰撞导致高能的带电粒子储存于所述非易失性存储晶体管内；所述字线与一多晶硅板成一电容关系，所述多晶硅板具有一构成所述存储晶体管的一控制极的第一区以及具有一构成所述电流注射器的一控制器的第二区。
14.如权利要求13所述的存储器阵列，其特征在于：所述阵列的行具有字线，而所述阵列的列具有位线及程序线，所有字线，位线及程序线可选择地施加偏压，在邻接的行中的所述字线及多晶硅板以这样的方式连接以致于可选择性地在写入在一第一行中的存储单元的同时擦除在一邻接行中的存储单元。
15.如权利要求13所述的存储器阵列，其特征在于：所述存储器阵列的不同行具有不同的掺杂密度以便在不同行中产生不同的阈值电压。
16.如权利要求13所述的存储器阵列，其特征在于：具有相同阈值电压的存储单元设置于一行内，而不同行具有不同的阈值电压。
17.如权利要求16所述的存储器阵列，其特征在于：不同行的存储晶体管生成一系列的阈值电压。
18.如权利要求13所述的存储器阵列，其特征在于：每一存储单元与一电通信的用于测量所述存储单元内的存储电荷的电流表相关联。
19.如权利要求13所述的存储器阵列，其特征在于：每一存储单元具有至少两相互连接的浮动栅晶体管。
20.一种用于连续的数据读写入和读取的非易失性存储器阵列，其包括：
多条平行的字线以及多条正交的成对的位线和程序线，所述字线、位线和程序线配置成可选择地施加偏压；
多个成行设置的与所述字线相关联的存储单元，每一存储单元具有一晶体管和一邻接的电流注射器，邻接的字线与多晶硅板通过电通信区成电容关系，所述电通信区自所述多晶硅板延伸入所述晶体管及所述电流注射器内，由此当在一第二行中的存储单元被擦除时，在一第一行中的存储单元能够编程。
CNA200580010513XA 2004-02-04 2005-01-27 具有同时写入和擦除功能的非易失性存储器阵列 Pending CN1938782A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/773,059 2004-02-04
US10/773,059 US7092288B2 (en) 2004-02-04 2004-02-04 Non-volatile memory array with simultaneous write and erase feature

Publications (1)

Publication Number Publication Date
CN1938782A true CN1938782A (zh) 2007-03-28

Family

ID=34808640

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200580010513XA Pending CN1938782A (zh) 2004-02-04 2005-01-27 具有同时写入和擦除功能的非易失性存储器阵列

Country Status (5)

Country Link
US (3) US7092288B2 (zh)
EP (1) EP1721321A4 (zh)
CN (1) CN1938782A (zh)
TW (1) TW200540871A (zh)
WO (1) WO2005076916A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576569A (zh) * 2009-08-21 2012-07-11 拉姆伯斯公司 原位内存退火
CN101414483B (zh) * 2007-08-20 2014-05-07 三星电子株式会社 用于非易失性存储器的编程和擦除方法
CN108073984A (zh) * 2017-12-27 2018-05-25 宁波山丘电子科技有限公司 一种基于神经网络的存储模块及存储模组

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575311B1 (ko) * 2003-07-16 2006-05-02 엘지전자 주식회사 인터넷 전자레인지 및 그 통신 방법
US7092288B2 (en) * 2004-02-04 2006-08-15 Atmel Corporation Non-volatile memory array with simultaneous write and erase feature
US7554151B2 (en) * 2005-11-03 2009-06-30 Atmel Corporation Low voltage non-volatile memory cell with electrically transparent control gate
US20070235797A1 (en) * 2006-03-29 2007-10-11 Bohumil Lojek Process for reducing a size of a compact EEPROM device
JP4364226B2 (ja) * 2006-09-21 2009-11-11 株式会社東芝 半導体集積回路
US11783898B2 (en) 2014-09-18 2023-10-10 Jonker Llc Ephemeral storage elements, circuits, and systems
US10061738B2 (en) 2014-09-30 2018-08-28 Jonker Llc Ephemeral peripheral device
US10839086B2 (en) 2014-09-30 2020-11-17 Jonker Llc Method of operating ephemeral peripheral device
US10115467B2 (en) 2014-09-30 2018-10-30 Jonker Llc One time accessible (OTA) non-volatile memory
KR102599123B1 (ko) * 2018-11-14 2023-11-06 삼성전자주식회사 인공 신경망 모델에 기초하여 읽기 레벨들을 추론하는 스토리지 장치 및 인공 신경망 모델의 학습 방법
US11507816B2 (en) * 2019-09-19 2022-11-22 Silicon Storage Technology, Inc. Precision tuning for the programming of analog neural memory in a deep learning artificial neural network
US11239238B2 (en) 2019-10-29 2022-02-01 Intel Corporation Thin film transistor based memory cells on both sides of a layer of logic devices
US11335686B2 (en) 2019-10-31 2022-05-17 Intel Corporation Transistors with back-side contacts to create three dimensional memory and logic
US11257822B2 (en) 2019-11-21 2022-02-22 Intel Corporation Three-dimensional nanoribbon-based dynamic random-access memory
US11056492B1 (en) * 2019-12-23 2021-07-06 Intel Corporation Dense memory arrays utilizing access transistors with back-side contacts
US11087832B1 (en) 2020-03-02 2021-08-10 Intel Corporation Three-dimensional nanoribbon-based static random-access memory

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126A (en) * 1847-05-22 Cast-iron cab-wheel
US4334292A (en) 1980-05-27 1982-06-08 International Business Machines Corp. Low voltage electrically erasable programmable read only memory
US4375085A (en) * 1981-01-02 1983-02-22 International Business Machines Corporation Dense electrically alterable read only memory
US4434478A (en) * 1981-11-27 1984-02-28 International Business Machines Corporation Programming floating gate devices
US4432075A (en) 1981-12-04 1984-02-14 Hebrew University Of Jerusalem Electrically programmable non-volatile memory
JPS59161873A (ja) 1983-03-07 1984-09-12 Agency Of Ind Science & Technol 半導体不揮発性メモリ
US4890259A (en) 1988-07-13 1989-12-26 Information Storage Devices High density integrated circuit analog signal recording and playback system
US5126967A (en) 1990-09-26 1992-06-30 Information Storage Devices, Inc. Writable distributed non-volatile analog reference system and method for analog signal recording and playback
US5990512A (en) 1995-03-07 1999-11-23 California Institute Of Technology Hole impact ionization mechanism of hot electron injection and four-terminal ρFET semiconductor structure for long-term learning
US6144581A (en) 1996-07-24 2000-11-07 California Institute Of Technology pMOS EEPROM non-volatile data storage
JPH10144086A (ja) * 1996-11-14 1998-05-29 Sharp Corp 不揮発性半導体記憶装置
US5780341A (en) * 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
US5732017A (en) * 1997-03-31 1998-03-24 Atmel Corporation Combined program and data nonvolatile memory with concurrent program-read/data write capability
US6091634A (en) * 1997-04-11 2000-07-18 Programmable Silicon Solutions Compact nonvolatile memory using substrate hot carrier injection
US5949716A (en) * 1997-04-16 1999-09-07 Invox Technology Look-ahead erase for sequential data storage
US6345000B1 (en) * 1997-04-16 2002-02-05 Sandisk Corporation Flash memory permitting simultaneous read/write and erase operations in a single memory array
JP3570879B2 (ja) * 1997-07-09 2004-09-29 富士通株式会社 不揮発性半導体記憶装置
FR2768256B1 (fr) * 1997-09-10 2001-01-19 Inside Technologies Procede d'enregistrement d'un mot binaire au moyen de cellules memoire du type programmable et effacable electriquement
US5889711A (en) * 1997-10-27 1999-03-30 Macronix International Co., Ltd. Memory redundancy for high density memory
JP3012589B2 (ja) * 1998-03-24 2000-02-21 日本電気アイシーマイコンシステム株式会社 不揮発性半導体記憶装置
US6032248A (en) * 1998-04-29 2000-02-29 Atmel Corporation Microcontroller including a single memory module having a data memory sector and a code memory sector and supporting simultaneous read/write access to both sectors
US6300183B1 (en) * 1999-03-19 2001-10-09 Microchip Technology Incorporated Independently programmable memory segments within a PMOS electrically erasable programmable read only memory array achieved by N-well separation and method therefor
US6396744B1 (en) * 2000-04-25 2002-05-28 Multi Level Memory Technology Flash memory with dynamic refresh
US6741502B1 (en) * 2001-09-17 2004-05-25 Sandisk Corporation Background operation for memory cells
US6780712B2 (en) * 2002-10-30 2004-08-24 Taiwan Semiconductor Manufacturing Company Method for fabricating a flash memory device having finger-like floating gates structure
US7099226B2 (en) * 2003-10-14 2006-08-29 Atmel Corporation Functional register decoding system for multiple plane operation
US7092288B2 (en) * 2004-02-04 2006-08-15 Atmel Corporation Non-volatile memory array with simultaneous write and erase feature

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414483B (zh) * 2007-08-20 2014-05-07 三星电子株式会社 用于非易失性存储器的编程和擦除方法
CN102576569A (zh) * 2009-08-21 2012-07-11 拉姆伯斯公司 原位内存退火
CN108073984A (zh) * 2017-12-27 2018-05-25 宁波山丘电子科技有限公司 一种基于神经网络的存储模块及存储模组
CN108073984B (zh) * 2017-12-27 2021-12-31 上海闪易半导体有限公司 一种基于神经网络的存储模块及存储模组

Also Published As

Publication number Publication date
WO2005076916A2 (en) 2005-08-25
US7301794B2 (en) 2007-11-27
US20060285384A1 (en) 2006-12-21
US20060187707A1 (en) 2006-08-24
US20050169049A1 (en) 2005-08-04
TW200540871A (en) 2005-12-16
EP1721321A2 (en) 2006-11-15
EP1721321A4 (en) 2007-02-28
US7092288B2 (en) 2006-08-15
WO2005076916A3 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
CN1938782A (zh) 具有同时写入和擦除功能的非易失性存储器阵列
US6380636B1 (en) Nonvolatile semiconductor memory device having an array structure suitable to high-density integrationization
JP2982670B2 (ja) 不揮発性半導体記憶装置および記憶方法
KR101099866B1 (ko) 불휘발성 반도체 메모리 장치 및 이 장치 내에서의 데이터 판독 방법
KR950011295B1 (ko) 불휘발성 반도체기억장치와 리드온리 메모리 및 그 임계치전압 측정방법
US6870773B2 (en) Data writing method for semiconductor memory device and semiconductor memory device
KR960008739B1 (ko) 1개의 트랜지스터 메모리 셀의 어레이를 갖고 있는 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리
KR100234609B1 (ko) 반도체 기억 장치
EP0463623A2 (en) Nonvolatile semiconductor memory circuit
CN109104879A (zh) 多栅极诱发的漏极泄漏电流产生器
CN101558450B (zh) 用于对非易失性存储器单元进行低电压编程的方法及系统
KR950004864B1 (ko) 반도체 기억장치
US9368215B2 (en) Method for biasing an embedded source plane of a non-volatile memory having vertical select gates
CN107025936A (zh) 具有横向耦合结构的非易失性存储单元及其阵列
JP4073525B2 (ja) 不揮発性半導体記憶装置
KR19990014206A (ko) 불휘발성 반도체 기억장치
CN100568388C (zh) 非易失存储器和其驱动方法
JP3202545B2 (ja) 半導体記憶装置及びその設計方法
KR20100030452A (ko) 공통 피웰을 이용하는 낸드 플래시 메모리 및 이의 동작방법
CN101833993B (zh) 扩大存储单元操作区间的方法及应用其的非挥发存储器阵列
US20080130367A1 (en) Byte-Erasable Nonvolatile Memory Devices
CN107204340A (zh) Cp阱偏置方法
US20070091682A1 (en) Byte-Erasable Nonvolatile Memory Devices
US6011717A (en) EEPROM memory programmable and erasable by Fowler-Nordheim effect
CN101651143B (zh) 电性隔离的栅极二极管非挥发存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication