CN100354977C - 半导体存储装置及存储单元阵列的擦除方法 - Google Patents

半导体存储装置及存储单元阵列的擦除方法 Download PDF

Info

Publication number
CN100354977C
CN100354977C CNB2003101201090A CN200310120109A CN100354977C CN 100354977 C CN100354977 C CN 100354977C CN B2003101201090 A CNB2003101201090 A CN B2003101201090A CN 200310120109 A CN200310120109 A CN 200310120109A CN 100354977 C CN100354977 C CN 100354977C
Authority
CN
China
Prior art keywords
storage unit
memory cell
cell array
voltage
erasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101201090A
Other languages
English (en)
Other versions
CN1505054A (zh
Inventor
森本英德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1505054A publication Critical patent/CN1505054A/zh
Application granted granted Critical
Publication of CN100354977C publication Critical patent/CN100354977C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

提供一种可迅速且正确进行数据的擦除、再写入的自由度高的半导体存储装置及存储单元阵列的擦除方法。具备对于将由利用电阻变化存储信息的可变电阻元件(24)和选择晶体管(21)构成的非易失性存储单元(20)矩阵配置，并且为选择规定的存储单元配置字线(WL1…WLm)与位线(BL1…BLn)而形成的存储单元阵列，分别以规定的施加条件在与存储单元阵列连接的字线(WL)、位线(BL)及源线(SL)上施加电压，而使可变电阻元件的电阻成为规定的擦除状态的擦除机构(13)，该擦除机构根据电压施加条件切换批擦除存储单元阵列内的全部存储单元的批擦除模式和个别地擦除该存储单元阵列内的一部分存储单元的个别擦除模式。

Description

半导体存储装置及存储单元阵列的擦除方法
技术领域
本发明涉及一种具有一个或多个沿行方向及列方向分别排列配置多个非易失性存储单元，为了从其中选择规定的存储单元或存储单元组，沿行方向与列方向分别排列配置多根字线与多根位线而成的存储单元阵列的半导体存储装置，特别涉及一种在存储器载体中使用了可变电阻元件的存储单元阵列的擦除方法。
背景技术
近年来的半导体存储装置的进步显著，特别是从快闪存储器可以电改写，且即使切断电源数据也不消失方面来看，被使用于可容易地移动的存储卡或移动电话机等中，作为装置工作的初始设定，发挥作为非易失地存储的数据保存(data storage)、程序保存等的功能。
作为上述快闪存储器，公知ETOX(美国INTEL公司注册商标)型存储单元。该ETOX型存储单元，如图9所示，在半导体基板1内形成源极3及漏极2，该源极和漏极具有与半导体基板1相反的极性。另外，在该源极和漏极间上形成栅绝缘膜4，接着在其上面形成浮栅(floatinggate)5、层间绝缘膜6、控制栅极7。
该ETOX型单元10的工作原理，是在数据写入(编程)时，作为源极电压Vs，向源极3提供通常的低电压(例如0V)，在漏极2上施加Vd(例如6V)，在控制栅极7上施加高电压Vpp(例如12V)。此时，在漏极和源极间上产生热电子(hot-electron)与热空穴(hot hole)。热空穴作为基板电流，流入基板内。另一方面，热电子被注入浮栅内，从晶体管的控制栅极7看到的阈值电压上升。
另外，在读出时，源极电压为低电压(例如0V)，漏极电压为比源极电压稍高的电压(例如1V)，在控制栅极7上施加5V电压。此时，在写入单元与非写入单元中，由于阈值不同，故流入源极和漏极间的电流不同。读出这一状态，在电流比某规定电流大的情况下为“1”(已擦除的单元)，小的情况下为“0”(已写入的单元)。
在擦除时，向源极3提供高电压Vpp(例如12V)，向控制栅极7提供低电压(例如0V)，再有将漏极保持为浮动状。由此，在浮栅和源极间通过隧道氧化膜4流过富勒-诺尔德哈姆(Fowler-Nordheim)电流，将电子从浮栅5取出。
根据这样的工作原理，为了判别写入及擦除单元在规定的阈值以上还是以下，进行校验。写入校验是与阈值(Vthp)高(例如5.3V)的单元(参考单元)比较，成为该值以上的阈值时，判断为写入单元。另一方面，擦除校验是与阈值(Vthe)低(例如3.1V)的单元(参考单元)比较，成为该该值以下的阈值时判断为擦除单元。
图10表示这种快闪存储器中现有例中使用的共源极型的存储单元阵列部的构成图。向字译码器11输入地址信号，向列译码器12输入数据、地址信号，再向擦除电路13输入擦除信号。该芯片具有m根(例如m＝2048)字线WL1…WLm，每根字线连接n个(例如n＝512)存储单元MC的控制栅极。即，具有n根位线BL1…BLn。因此，该存储器的存储容量为m×n个(例如1Mb)。另外，该存储单元阵列的源极是共用的，共用的源线SL与擦除电路13连接。擦除时，擦除信号被输入到擦除电路13，如图10所示在呈阵列状配置的存储单元晶体管的源极上施加Vpp，可以同时擦除整个单元。
在实际的装置中，擦除是以块单元，例如64Kb比较大的单位进行，再有，由于该被擦除的块内的存储单元的阈值若在编程状态下存在，则在擦除状态下也存在，故必须使用例如图11所示的复杂的算法进行擦除。
对图11所示的擦除方法进行说明。若开始擦除，则首先利用通常的写入操作(利用CHE(Channel Hot Electron)的写入方式)使1个块内的全部存储单元为写入状态(步骤S1)。接着，例如在8位单位中进行验证根据步骤S1写入的存储单元的阈值是否在5.5V以上的编程校验(步骤S2)。若存储单元的阈值不是5.5V以上，则返回步骤S1继续进行写入。另一方面，若存储单元的阈值为5.5V以上，则进入步骤S3。在步骤S3中施加块批擦除脉冲。通过从源极侧抽出电子，降低存储单元的阈值，来进行擦除。接下来，在步骤S4中，进行验证块内的全部存储单元的阈值是否为3.5V以下的擦除校验。若存储单元的阈值不是3.5V以下，则返回步骤S3继续擦除。另一方面，若存储单元的阈值为3.5V以下，则结束擦除。
从图11的擦除方法知道，由于尽量使擦除后的阈值分布紧密，即分布的范围狭窄，且消除多余擦除单元(阈值为0V以下的单元)，首先使全部的单元成为写入状态。该写入利用通常的编程操作，可以对8个存储单元同时进行。若1个单元的写入时间为2μs，则该写入操作所花费时间如以下的算式(1)所示为131ms。
2μs×64Kb÷8＝131ms…(1)
该时间，若使擦除总计时间为600ms，则约占其20％。另外，对于步骤S2的校验，若以8位单位每个单元100ns进行，则校验时间如以下的算式(2)所示为6.6ms左右。再有，对于步骤S3的擦除脉冲施加，为300ms左右。
100ns×64Kb÷8＝6.6ms  …  (2)
关于图11的擦除方式，作为缩短脉冲施加的总计时间的方法，虽然考虑提高擦除脉冲施加时的源极施加电压，但若提高源极电压，则能带间的隧道电流增多，在隧道氧化膜上空穴被俘获，可靠性劣化。因此，不能进一步提高源极电压，故擦除速度也不能进一步提高。
作为这种快闪存储器的代表性的应用设备，列举移动电话机。根据移动电话机对小型化极为强烈的要求，在容量上限制大的电源增强的条件下，即使在长时间的待机期间，也适用具备所谓的不需要为保持信息的备用电源的非易失性特性的快闪存储器。另外，根据快闪存储器自身的存储容量的扩大，对存储许多应用程序或数据，切换这些即可施行功能的移动电话机的多功能化有帮助。
在上述的非易失性半导体存储装置中，该应用程序或数据本身存在庞大化的倾向，今后，可改写存储于快闪存储器内的软件的系统被实用，期待可以进行隐错修正或功能升级的系统。在这种情况下，在象快闪存储器那样，为改写程序数据等文件而首先必须批擦除的半导体存储装置中，改写需要非常长的时间，且也必须确保用于暂存文件用的多余存储区域等，存在其过程非常繁杂的问题。
发明内容
本发明鉴于上述问题点，其目的在于提供一种可迅速且正确地进行数据的擦除、再写入的自由度高的半导体存储装置及存储单元阵列的擦除方法。
为了达成该目的，本发明的非易失性半导体存储装置的特征构成为，是一种具有一个或多个沿行方向及列方向排列配置多个非易失性存储单元，为了从其中选择规定的存储单元或存储单元组，沿行方向与列方向分别排列配置多根字线与多根位线而成的存储单元阵列的半导体存储装置，其中，上述存储单元连接利用电阻的变化存储信息的可变电阻元件的一端与选择晶体管的漏极，且在上述存储单元阵列内，将上述可变电阻元件的另一端与上述选择晶体管的源极中的任何一方沿上述列方向共同连接在上述位线上，而其另一方共同连接在源线上，上述选择晶体管的栅极沿上述行方向共同连接在上述字线上，具备分别以规定的施加条件，在与上述存储单元阵列连接的上述字线、上述位线及上述源线上施加电压，通过使该存储单元阵列内的擦除对象的上述存储单元内的上述可变电阻元件的电阻成为规定的擦除状态，从而擦除该存储单元内的上述信息的擦除机构，上述擦除机构在上述存储单元阵列的至少一个中，根据上述电压的施加条件切换批擦除该存储单元阵列内的全部上述存储单元的批擦除模式和上述擦除机构个别地擦除该存储单元阵列内的一部分上述存储单元的个别擦除模式。
即，由于以对于构成于存储单元阵列内的存储单元，存储程序数据等，在一并改写的情况下，采用批擦除模式，对于构成于存储单元阵列内的存储单元，存储代码数据等，在个别地改写代码数据的情况下，采用个别擦除模式的方式，构成为根据电压的施加条件可切换擦除模式，故可以根据存储单元中存储的数据的特性有效使用。
若上述擦除机构构成为，对上述存储单元阵列的至少一个，将上述电压的施加条件设定为批擦除模式的施加条件，可以将该存储单元阵列内的全部上述存储单元一并地擦除，并且，对上述存储单元阵列的其他的至少一个，将上述电压的施加条件设定为个别擦除模式的施加条件，可以将该存储单元阵列内的一部分上述存储单元个别地擦除，则由于对每个存储单元阵列可以切换设定批擦除模式与个别擦除模式，故可根据存储单元中存储的数据的特性有效地使用存储单元阵列。
在这里，上述批擦除模式与上述个别擦除模式的施加条件是对分别施加在上述字线、上述位线及上述源线上的电压值进行设定。
通过将上述擦除机构构成为，在上述批擦除模式中，在上述批擦除模式的施加条件下，对上述存储单元阵列的全部上述存储单元进行电压的施加后，判断上述各存储单元是否已被擦除，在上述字线单位中沿行方向全部存储单元被擦除的情况下，对该字线停止上述批擦除模式的施加条件下的电压施加，对上述字线单位中沿行方向全部存储单元未被擦除的存储单元，对该字线反复进行上述批擦除模式的施加条件下的电压施加与上述判断，直到在上述字线单位中沿行方向全部的存储单元被擦除，在上述字线单位中沿行方向擦除全部存储单元的数据的情况下，通过对该存储单元的可变电阻元件根据需要降低电阻值，从而可以避免数据的写入处理时直到成为规定的电阻值的写入时间长的不良情况。即，优选既可以均匀地保持各存储单元的可变电阻元件的电阻值，又可以降低数据的写入处理时直到成为规定的电阻值的写入时间的分散。
若构成为具备分别以规定的施加条件，在与上述存储单元阵列内的写入对象的上述存储单元连接的上述字线、上述位线及上述源线上施加电压，通过使该存储单元内的上述可变电阻元件的电阻成为规定的写入状态，而将上述信息写入该存储单元内的写入机构，在上述批擦除模式中，在上述擦除机构以上述批擦除模式的施加条件对上述存储单元阵列内的全部上述存储单元进行电压的施加前，上述写入机构，以使上述可变电阻元件的电阻统一为规定的写入状态的方式，对该存储单元的全部进行写入操作，则先将存储单元全部变为高电阻状态后，通过进行上述批擦除模式中的擦除操作，避免在数据不被写入且电阻值小的存储单元中异常地流过电流的状态，既可以降低擦除时的消耗电流也可以降低电阻值的分散。
若构成为上述擦除机构，在上述个别擦除模式中，在上述个别擦除模式的施加条件下，对上述存储单元阵列内的擦除对象的上述存储单元进行电压的施加后，个别地判断该存储单元是否已被擦除，对于被擦除的存储单元，停止对与该存储单元连接的上述字线或上述位线的至少任何一方以上述个别擦除模式的施加条件的电压施加，对于未被擦除的存储单元，在存储单元单位中反复进行上述个别擦除模式的施加条件下的电压施加与上述判断，直到该存储单元被擦除，则在达到降低个别擦除模式中的擦除时电阻值的分散的目的上是优选的。
从上述观点看出，本发明的存储单元阵列的擦除方法的特征构成为，具备：在上述存储单元阵列单位中，批擦除上述存储单元阵列内的全部上述存储单元的批擦除模式，和个别地擦除上述存储单元阵列内的一部分上述存储单元的个别擦除模式，在上述各擦除模式中，分别以各擦除模式的施加条件，在与上述存储单元阵列的擦除对象的存储单元连接的上述字线、上述位线及上述源线上施加电压，通过使该擦除对象的存储单元内的上述可变电阻元件的电阻成为规定的擦除状态，来擦除该存储单元内的上述信息，上述批擦除模式与上述个别擦除模式的施加条件是对上述字线、上述位线及上述源线的至少一个的施加条件不同。
在上述批擦除模式中，在上述批擦除模式的施加条件下，对上述存储单元阵列的全部上述存储单元进行电压的施加后，判断上述各存储单元是否已被擦除，在上述字线单位中沿行方向全部存储单元被擦除的情况下，对该字线停止上述批擦除模式的施加条件下的电压施加，对上述字线单位中沿行方向全部存储单元未被擦除的存储单元，对该字线反复进行上述批擦除模式的施加条件下的电压施加与上述判断，直到在上述字线单位中沿行方向全部的存储单元被擦除，在使构成存储单元的可变电阻元件的电阻值的分散降低方面是优选的，在同样的观点上，更优选在上述批擦除模式的施加条件下对上述存储单元阵列内的全部上述存储单元进行电压的施加前，分别以规定的施加条件，在与上述存储单元阵列连接的上述字线、上述位线及上述源线上施加电压，通过使该存储单元内的上述可变电阻元件的电阻统一为规定的写入状态，来进行写入操作。
在上述个别擦除模式中，在上述个别擦除模式的施加条件下，对上述存储单元阵列内的擦除对象的上述存储单元进行电压的施加后，个别地判断该存储单元是否已被擦除，对于被擦除的存储单元，停止对与该存储单元连接的上述字线或上述位线的至少任何一方的上述个别擦除模式的施加条件下的电压施加，对于未被擦除的存储单元，在存储单元单位中反复进行上述个别擦除模式的施加条件下的电压施加与上述判断，直到该存储单元被擦除，在使构成存储单元的可变电阻元件的电阻值的偏差降低方面是优选的。
附图说明
图1是用于本发明的使用可变电阻元件构成的存储单元阵列部的构成图。
图2是用于本发明的使用了可变电阻元件的存储单元的剖面的示意图。
图3是表示用于本发明的可变电阻元件的特性的图。
图4是表示用于本发明的使用了可变电阻元件的写入、擦除的电压条件的示意图。
图5是用于本发明的使用可变电阻元件构成的存储单元阵列的擦除方法的流程图。
图6是用于本发明的使用可变电阻元件构成的存储单元阵列的擦除方法的流程图。
图7是表示另一实施方式的用于本发明的使用可变电阻元件构成的存储单元阵列部的构成图。
图8是表示另一实施方式的用于本发明的使用可变电阻元件构成的存储单元阵列部的方框构成图。
图9是ETOX型存储单元的剖视图。
图10是用于现有例的共源极型存储单元阵列部的构成图。
图11是表示现有例的擦除算法的流程。
具体实施方式
以下，参照附图，说明本发明的半导体存储装置及存储单元阵列的擦除方法的实施方式。
本发明的非易失性半导体存储装置，如图1所示，构成为具备一个或多个沿行方向及列方向排列配置多个非易失性存储单元20，为了从其中选择规定的存储单元或存储单元组，沿行方向与列方向分别排列配置多根字线WL1…WLm与多根位线BL1…BLn而成的存储单元阵列。
上述存储单元20，通过将利用电阻的变化存储上述信息的可变电阻元件24的一端与选择晶体管21的漏极连接而构成，并且在上述存储单元阵列内，将上述可变电阻元件24的另一端与上述选择晶体管21的源极中的任何一方沿上述列方向共同连接在上述位线BL上，而另一方共同连接在源线SL上，上述选择晶体管21的栅极沿上述行方向共同连接在上述字线WL上。
再有，具备分别以规定的施加条件，在与上述存储单元阵列连接的上述字线WL、上述位线BL及上述源线SL上施加电压，通过使该存储单元阵列内的擦除对象的上述存储单元内的上述可变电阻元件的电阻成为规定的擦除状态，从而擦除该存储单元内的上述信息的擦除电路13。
上述擦除电路13构成为，在上述存储单元阵列的至少一个中，根据上述电压的施加条件切换批擦除该存储单元阵列内的全部上述存储单元的批擦除模式和上述擦除电路13个别地擦除该存储单元阵列内的一部分上述存储单元的个别擦除模式。
若详细阐述，则如图2所示，用于本发明的共源极型存储单元20，由在被半导体基板30上的元件分离区域所分离的区域内形成的选择晶体管21、和与上述选择晶体管21的漏极区域22电连接的可变电阻元件24构成，上述选择晶体管21的源极区域23与相邻的存储单元共用。上述可变电阻元件24，例如，如图3所示，是根据电压脉冲的施加次数电阻值连续变化的元件，根据电应力的施加改变电阻，即使解除电应力后也保持变化后的电阻，含有锰的钙钛矿结构的氧化物，例如是利用MOCVD法、旋转镀膜法、激光侵蚀、溅射法等形成用Pr(1-x)CaxMnO3、La(1-x)CaxMnO3或La(1-x-y)CaxPbyMnO3(其中x＜1，y＜1，x+y＜1)表示的任何物质，例如Pr0.7Ca0.3MnO3、La0.65Ca0.35MnO3、La0.65Ca0.175Pb0.175MnO3等的锰氧化膜，来做成的。由于向上述可变电阻元件24写入数据的时间从几十ns到200ns，故写入速度比快闪存储器还快，通过从几十ns到200ns施加相反极性的电压，也可以实现擦除，写入、擦除速度显然比快闪存储器还快。
以下，在本说明书中，RRAM元件的“增加电阻值”时表现为“写入”，“降低电阻值”时表现为“擦除”，虽然通常是按照在进行写入时接通选择晶体管，在位线BL上施加5V的电压，在源线SL上施加0V电压，相反在进行擦除时接通选择晶体管，施加相反极性的电压，而在进行读出时接通选择晶体管，在位线BL上施加比写入电压低的电压(例如2V)，在源线上施加0V电压，对其进行说明，但各电压值构成为由电压产生电路交替供给，其值并未限定于上述的值，只要与非易失性可变电阻元件的特性配合进行适当设定即可。即，向选择存储单元20写入数据，如图4(a)所示，在使源线SL为低电位(例如接地电位)的状态下，通过在选择单元的字线WL上施加例如3V电压，在位线BL上施加例如5V电压，使非选择的字线WL、位线BL为0V，来进行该操作。由此，只对选择单元导通选择晶体管，由于在电阻元件的两端施加电压，选择单元的电阻元件的电阻值上升。为了对进行过写入的存储单元验证电阻值是否成为规定的值，例如，进行利用图外的差动放大电路比较流过选择存储单元的电流或施加在选择存储单元上的电压与规定的值的程序校验，反复施加写入电压并校验，直到成为规定的电阻值。加在字线WL上的电压可以为选择晶体管的通态电压以上。
读出是在选择存储单元的字线WL上施加例如3V电压，在位线BL上施加比写入电压低的电压(例如2V)，在源线SL上施加0V电压。此时，在写入单元与非写入单元中，由于电阻值不同，所以流入选择晶体管的源极和漏极间的电流不同。该电流例如使用差动放大电路读出，在电流比某规定电流大的情况下为“0”，在小的情况下为“1”。
上述擦除电路13构成为，在上述存储单元阵列的至少一个中，根据上述电压的施加条件切换批擦除该存储单元阵列内的全部上述存储单元的批擦除模式和上述擦除电路13个别地擦除该存储单元阵列内的一部分上述存储单元的个别擦除模式。
在上述批擦除模式中，如图4(b)所示，在一个或多个存储单元阵列的源线SL上施加例如5V，在字线WL上施加例如3V，在位线BL上施加例如0V的擦除脉冲。该电压施加状态，是施加与图4(a)所示的写入操作相反的电压状态，由此，可变电阻元件的电阻值降低。在上述批擦除模式中，在上述批擦除模式的施加条件下，对上述存储单元阵列的全部上述存储单元20进行电压的施加后，判断上述各存储单元是否已被擦除，在上述字线单位中沿行方向全部存储单元被擦除的情况下，对该字线停止上述批擦除模式的施加条件下的电压施加，对上述字线单位中沿行方向全部存储单元未被擦除的存储单元，对该字线反复进行上述批擦除模式的施加条件下的电压施加与上述判断，直到在上述字线单位中沿行方向全部的存储单元被擦除。
如图5所示，在上述批擦除模式中，首先在图4(a)的条件下施加擦除脉冲(S11)，进行验证选择存储单元的电阻值是否在规定的电阻值电平以下的擦除校验(S12)，在字线单位中沿行方向全部的存储单元被擦除时，对该字线WL或字线组WL组停止电压施加，在其他字线WL或字线组WL组上施加电压，部分擦除(S13)，进行校验，全部的存储单元的可变电阻元件24成为规定的电阻值以下(S14)，擦除结束。若对64Kb的存储容量进行上述擦除，则擦除时间为50ns，校验若与快闪存储器同样，为6.6ms，几乎成为校验时间的6.6ms。再有，在这里，虽然可以反复进行从步骤S11到步骤S12的操作，直到全部的存储单元的可变电阻元件24为规定的电阻值以下，但在这种情况下，由于对已经成为规定的电阻值以下的存储单元继续施行擦除操作，故消耗多余的电力，在下一次写入数据时由于电阻值分散有可能花费不必要的时间，从这一观点看，希望加入上述的步骤S13、S14的擦除流程。
在上述个别擦除模式中，如图4(c)所示，在选择存储单元的源线SL上施加例如0V，在字线WL上施加例如3V，在规定的位线BL上施加例如-5V的擦除脉冲。该电压施加状态，是施加与图4(a)所示的写入操作相反的电压状态，由此，可变电阻元件的电阻值降低。根据本个别擦除模式，不擦除存储单元阵列整体，可以对每一位进行擦除写入。在这里，构成为在上述个别擦除模式中，在上述个别擦除模式的施加条件下，对上述存储单元阵列内的擦除对象的上述存储单元20进行电压的施加后，个别地判断该存储单元20是否已被擦除，对于被擦除的存储单元，停止对与该存储单元连接的上述字线或上述位线的至少任何一方的上述个别擦除模式的施加条件下的电压施加，对于未被擦除的存储单元，在存储单元单位中反复进行上述个别擦除模式的施加条件下的电压施加与上述判断，直到该存储单元被擦除，但优选要减小构成存储单元的可变电阻元件的分散。1位擦除的时间，擦除时间50ns，校验100ns，合计150ns。每位地擦除64Kb的块的时间，根据以下的算式(3)，是78.6ms，比批擦除时间(6.6ms、9.9ms)长。
150ns×64Kb＝78.6ms  …  (3)
在上述的实施方式中，作为擦除机构，虽然说明的是构成为在上述存储单元阵列的至少一个中，根据上述电压的施加条件切换批擦除该存储单元阵列内的全部上述存储单元的批擦除模式和上述擦除机构个别地擦除该存储单元阵列内的一部分上述存储单元的个别擦除模式，但作为擦除机构，也可以构成为对上述存储单元的至少一个，将上述电压的施加条件设定为批擦除模式的施加条件，从而可以将该存储单元阵列内的全部上述存储单元批擦除，并且对上述存储单元阵列的其他的至少一个，将上述电压的施加条件设定为个别擦除模式的施加条件，从而可以将该存储单元阵列内的一部分上述存储单元个别地擦除。
即，对于需要有效地批擦除存储单元阵列并在其中更新存储新的程序数据的用途，对于需要以位单位频繁且随意高速地变更数据的用途，以及对于需要其组合的用途等，可以与上述半导体存储装置的用途配合，构成适宜的擦除机构。
如图8所示，利用本发明的非易失性半导体存储装置，构成作为在个别擦除模式中擦除8M的代码用存储区域的1位擦除存储区域1、2，同时，构成作为在批擦除模式中擦除24M的数据用存储区域的批擦除存储区域1、2等，可以根据用途，适当地组合半导体存储装置的构成与擦除方式进行采用。再有，图中，外围电路1由批擦除存储区域的字线选择电路、写入电压产生电路、批擦除模式中进行擦除的批擦除电路等构成，外围电路2由与1位擦除存储区域对应的字线选择电路、个别擦除模式中进行擦除的位擦除电路、读出电路构成，存在于每个存储区域中的操作不良的存储单元内，构成冗余的块。
另外，也可以构成为具备分别以规定的施加条件，在与上述存储单元阵列内的写入对象的上述存储单元20连接的上述字线WL、上述位线BL及上述源线SL上施加电压，通过使该存储单元20内的上述可变电阻元件24的电阻成为规定的写入状态，而将上述信息写入该存储单元20内的写入机构，在上述批擦除模式中，上述擦除机构在上述批擦除模式的施加条件下对上述存储单元阵列内的全部上述存储单元进行电压的施加前，上述写入机构，以使上述可变电阻元件的电阻统一为规定的写入状态的方式，对该存储单位的全部进行写入操作。
即，在存储单元阵列内，由于也存在未被写入的单元，故若施加擦除电压，则流过未被写入的单元的电流相对写入单元的多，通过使其先变成写入状态即高电阻状态，可以降低擦除电压施加时的消耗电流，另外也可以降低擦除时的电阻值的分散。具体地讲，如图6所示，向阵列内或电位阱内的单元施加写入电压(S21)。接着，进行验证全部的单元是否处于写入状态的程序校验，反复进行编程、校验，直到成为写入状态(S22)。然后，与上述擦除方法同样，进行擦除电压施加(S23)与擦除校验(S24)。此时的擦除时间，写入电位阱内的全部位的时间(1位50ns)为3.3ms，校验时间为6.6ms，合计9.9ms，虽然时间增加了约25％，但降低了消耗电流。
在上述的擦除电路13中，虽然说明了在图4(b)、(c)所示的电压施加条件下，施行批擦除与1位擦除的构成，但也可以如图7所示，由在上述图4(b)所示的电压施加条件下施行批擦除的第1擦除电路；和以1位擦除时由该第1擦除电路将源线SL保持在5V上，由第2擦除电路使与擦除对象的存储单元连接的位线BL为0V，使与擦除对象以外的存储单元连接的位线为5V的方式进行控制，并根据擦除方式选择信号，切换上述第1擦除电路与第2擦除电路工作的擦除方式选择电路；所构成。
除在上述实施方式中说明的可变电阻元件以外，也可以使用沿磁化方向改变电阻值的MRAM(Magnetic RAM)元件或电阻值由热导致的结晶状态的变化而改变的OUM(Ovonic Unified Memory)元件等构成非易失性半导体存储装置。
如上所详细说明的，根据本发明，可以提供一种根据用途可以选择所谓的批擦除与个别擦除的存储单元的擦除方法，可迅速且正确地进行数据的擦除、再写入，而且可以降低电力消耗的半导体存储装置及存储单元阵列的擦除方法。
虽然根据优选实施方式说明了本发明，但在不脱离本发明的精神和范围的情况下可以由熟练的技术人员进行各种改进和变更。因此本发明仅被限定在权利要求书的范围内。

Claims (12)

1.一种半导体存储装置，其特征在于，具备一个或多个存储单元阵列与擦除机构，
所述存储单元阵列，沿行方向及列方向排列配置多个具备利用电阻的变化来存储信息的可变电阻元件的非易失性存储单元，为了从其中选择规定的存储单元或存储单元组，沿行方向与列方向分别排列配置多根字线与多根位线，
所述存储单元构成为，连接所述可变电阻元件的一端与选择晶体管的漏极，将所述可变电阻元件的另一端和所述选择晶体管的源极中的任何一方沿所述列方向共同连接在所述位线上，而将其另一方共同连接在源线上，将所述选择晶体管的栅极沿所述行方向共同连接在所述字线上，
所述擦除机构，构成为分别以规定的施加条件，在与所述存储单元阵列连接的所述字线、所述位线及所述源线上施加电压，通过使该存储单元阵列内的擦除对象的所述存储单元内的所述可变电阻元件的电阻成为规定的擦除状态，从而可以擦除该存储单元内的所述信息，并且，在所述存储单元阵列的至少一个中，根据所述电压的施加条件切换批擦除该存储单元阵列内的全部所述存储单元的批擦除模式和所述擦除机构个别地擦除该存储单元阵列内的一部分所述存储单元的个别擦除模式，施行所述擦除操作，
所述批擦除模式的电压施加条件与所述个别擦除模式的电压施加条件是，对连接在擦除对象的所述存储单元上的所述字线、所述位线及所述源线的至少一个的电压施加条件不同。
2.根据权利要求1所述的半导体存储装置，其特征在于，所述擦除机构，在所述批擦除模式中，在所述批擦除模式的施加条件下，对所述存储单元阵列的全部所述存储单元进行电压的施加后，判断所述各存储单元是否已被擦除，当所述字线单位中的沿行方向全部存储单元被擦除时，对该字线停止所述批擦除模式的施加条件下的电压施加，对于所述字线单位中的沿行方向全部存储单元未被擦除的存储单元，对该字线反复进行所述批擦除模式的施加条件下的电压施加与所述判断，直到在所述字线单位中沿行方向全部的存储单元被擦除。
3.根据权利要求2所述的半导体存储装置，其特征在于，具备分别以规定的施加条件，在与所述存储单元阵列内的写入对象的所述存储单元连接的所述字线、所述位线及所述源线上施加电压，通过使该存储单元内的所述可变电阻元件的电阻成为规定的写入状态，而将所述信息写入该存储单元内的写入机构，
在所述批擦除模式中，在所述擦除机构以所述批擦除模式的施加条件对所述存储单元阵列内的全部所述存储单元进行电压施加之前，所述写入机构，以使所述可变电阻元件的电阻统一为规定的写入状态的方式，对该存储单元的全部进行写入操作。
4.根据权利要求1所述的半导体存储装置，其特征在于，所述擦除机构，在所述个别擦除模式中，在所述个别擦除模式的施加条件下，对所述存储单元阵列内的擦除对象的所述存储单元进行电压的施加后，个别地判断该存储单元是否已被擦除，对于被擦除的存储单元，停止对与该存储单元连接的所述字线或所述位线的至少任何一方以所述个别擦除模式的施加条件的电压施加，对于未被擦除的存储单元，在存储单元单位中反复进行所述个别擦除模式的施加条件下的电压施加与所述判断，直到该存储单元被擦除。
5.一种半导体存储装置，其特征在于，
具备一个或多个存储单元阵列与擦除机构，
所述存储单元阵列构成为，沿行方向及列方向排列配置多个具备利用电阻的变化来存储信息的可变电阻元件的非易失性存储单元，为了从其中选择规定的存储单元或存储单元组，沿行方向与列方向分别排列配置多根字线与多根位线，
所述存储单元构成为，连接所述可变电阻元件的一端与选择晶体管的漏极，将所述可变电阻元件的另一端与所述选择晶体管的源极中的任何一方沿所述列方向共同连接在所述位线上，而将其另一方共同连接在源线上，将所述选择晶体管的栅极沿所述行方向共同连接在所述字线上，
所述擦除机构，构成为分别以规定的施加条件，在与所述存储单元阵列连接的所述字线、所述位线及所述源线上施加电压，通过使该存储单元阵列内的擦除对象的所述存储单元内的所述可变电阻元件的电阻成为规定的擦除状态，从而可以擦除该存储单元内的所述信息，并且，构成为对所述存储单元的至少一个，将所述电压的施加条件设定为批擦除模式的施加条件，从而可以将该存储单元阵列内的全部所述存储单元批擦除，以及对所述存储单元阵列的其他的至少一个，将所述电压的施加条件设定为个别擦除模式的施加条件，从而可以将该存储单元阵列内的一部分所述存储单元个别地擦除，
所述批擦除模式的电压施加条件与所述个别擦除模式的电压施加条件是，对连接在擦除对象的所述存储单元上的所述字线、所述位线及所述源线的至少一个的电压施加条件不同。
6.根据权利要求5所述的半导体存储装置，其特征在于，所述擦除机构，在所述批擦除模式中，在所述批擦除模式的施加条件下，对所述存储单元阵列的全部所述存储单元进行电压的施加后，判断所述各存储单元是否已被擦除，在所述字线单位中沿行方向全部存储单元被擦除的情况下，对该字线停止所述批擦除模式的施加条件下的电压施加，对所述字线单位中沿行方向全部存储单元未被擦除的存储单元，对该字线反复进行所述批擦除模式的施加条件下的电压施加与所述判断，直到在所述字线单位中沿行方向全部的存储单元被擦除。
7.根据权利要求6所述的半导体存储装置，其特征在于，具备分别以规定的施加条件，在与所述存储单元阵列内的写入对象的所述存储单元连接的所述字线、所述位线及所述源线上施加电压，通过使该存储单元内的所述可变电阻元件的电阻成为规定的写入状态，而将所述信息写入该存储单元内的写入机构，
在所述批擦除模式中，在所述擦除机构以所述批擦除模式的施加条件对所述存储单元阵列内的全部所述存储单元进行电压施加之前，所述写入机构，以使所述可变电阻元件的电阻统一为规定的写入状态的方式，对该存储单元的全部进行写入操作。
8.根据权利要求5所述的半导体存储装置，其特征在于，所述擦除机构，在所述个别擦除模式中，在所述个别擦除模式的施加条件下，对所述存储单元阵列内的擦除对象的所述存储单元进行电压的施加后，个别地判断该存储单元是否已被擦除，对于被擦除的存储单元，停止对与该存储单元连接的所述字线或所述位线的至少任何一方以所述个别擦除模式的施加条件下的电压施加，对于未被擦除的存储单元，在存储单元单位中反复进行所述个别擦除模式的施加条件下的电压施加与所述判断，直到该存储单位被擦除。
9.一种半导体存储装置中的存储单元阵列的擦除方法，其特征在于，
所述半导体存储装置具有1个或多个沿行方向及列方向排列配置多个具备利用电阻的变化来存储信息的可变电阻元件的非易失性存储单元，为了从其中选择规定的存储单元或存储单元组，沿行方向与列方向分别排列配置多根字线与多根位线而成的存储单元阵列，
所述存储单元构成为，连接所述可变电阻元件的一端与选择晶体管的漏极，将所述可变电阻元件的另一端与所述选择晶体管的源中的任何一方沿所述列方向共同连接在所述位线上，而将其另一方共同连接在源线上，将所述选择晶体管的栅极沿所述行方向共同连接在所述字线上，
具备：在所述存储单元阵列单位中，批擦除所述存储单元阵列内的全部所述存储单元的批擦除模式、和个别地擦除所述存储单元阵列内的一部分所述存储单元的个别擦除模式，
在所述各擦除模式中，分别以各擦除模式的施加条件，在与所述存储单元阵列的擦除对象的存储单元连接的所述字线、所述位线及所述源线上施加电压，通过使该擦除对象的存储单元内的所述可变电阻元件的电阻成为规定的擦除状态，来擦除该存储单元内的所述信息，
所述批擦除模式与所述个别擦除模式的施加条件是对所述字线、所述位线及所述源线的至少一个的施加条件不同。
10.根据权利要求9所述的擦除方法，其特征在于，在所述批擦除模式中，在所述批擦除模式的施加条件下，对所述存储单元阵列的全部所述存储单元进行电压的施加后，判断所述各存储单元是否已被擦除，在所述字线单位中沿行方向全部存储单元被擦除的情况下，对该字线停止所述批擦除模式的施加条件下的电压施加，对所述字线单位中沿行方向全部存储单元未被擦除的存储单元，对该字线反复进行所述批擦除模式的施加条件下的电压施加与所述判断，直到在所述字线单位中沿行方向全部的存储单元被擦除。
11.根据权利要求10所述的擦除方法，其特征在于，在所述批擦除模式的施加条件下对所述存储单元阵列内的全部所述存储单元进行电压的施加前，
分别以规定的施加条件，在与所述存储单元阵列连接的所述字线、所述位线及所述源线上施加电压，通过使该存储单元内的所述可变电阻元件的电阻统一为规定的写入状态，来进行写入操作。
12.根据权利要求9所述的擦除方法，其特征在于，在所述个别擦除模式中，在所述个别擦除模式的施加条件下，对所述存储单元阵列内的擦除对象的所述存储单元进行电压的施加后，个别地判断该存储单元是否已被擦除，对于被擦除的存储单元，停止对与该存储单元连接的所述字线或所述位线的至少任何一方以所述个别擦除模式的施加条件的电压施加，对于未被擦除的存储单元，在存储单元单位中反复进行所述个别擦除模式的施加条件下的电压施加与所述判断，直到该存储单元被擦除。
CNB2003101201090A 2002-12-05 2003-12-05 半导体存储装置及存储单元阵列的擦除方法 Expired - Fee Related CN100354977C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002353732A JP4124635B2 (ja) 2002-12-05 2002-12-05 半導体記憶装置及びメモリセルアレイの消去方法
JP2002353732 2002-12-05

Publications (2)

Publication Number Publication Date
CN1505054A CN1505054A (zh) 2004-06-16
CN100354977C true CN100354977C (zh) 2007-12-12

Family

ID=32310738

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101201090A Expired - Fee Related CN100354977C (zh) 2002-12-05 2003-12-05 半导体存储装置及存储单元阵列的擦除方法

Country Status (6)

Country Link
US (1) US6888773B2 (zh)
EP (1) EP1426974A3 (zh)
JP (1) JP4124635B2 (zh)
KR (1) KR100530115B1 (zh)
CN (1) CN100354977C (zh)
TW (1) TWI232459B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201258A (zh) * 2010-03-26 2011-09-28 索尼公司 非易失性存储器件

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6919592B2 (en) * 2001-07-25 2005-07-19 Nantero, Inc. Electromechanical memory array using nanotube ribbons and method for making same
US6706402B2 (en) 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
US8937575B2 (en) * 2009-07-31 2015-01-20 Nantero Inc. Microstrip antenna elements and arrays comprising a shaped nanotube fabric layer and integrated two terminal nanotube select devices
WO2005019793A2 (en) * 2003-05-14 2005-03-03 Nantero, Inc. Sensor platform using a horizontally oriented nanotube element
JP4285082B2 (ja) * 2003-05-27 2009-06-24 ソニー株式会社 記憶装置
KR100504700B1 (ko) * 2003-06-04 2005-08-03 삼성전자주식회사 고집적 상변환 램
US7583526B2 (en) * 2003-08-13 2009-09-01 Nantero, Inc. Random access memory including nanotube switching elements
JP2005183619A (ja) * 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置
DE102004018859B3 (de) * 2004-04-19 2005-09-15 Infineon Technologies Ag Verwendung einer Speicherschaltung zum Bereitstellen einer Information für eine vorgegebene Zeitdauer
US7161403B2 (en) * 2004-06-18 2007-01-09 Nantero, Inc. Storage elements using nanotube switching elements
US7330709B2 (en) * 2004-06-18 2008-02-12 Nantero, Inc. Receiver circuit using nanotube-based switches and logic
JP2006031795A (ja) * 2004-07-14 2006-02-02 Renesas Technology Corp 不揮発性半導体記憶装置
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
WO2006121461A2 (en) * 2004-09-16 2006-11-16 Nantero, Inc. Light emitters using nanotubes and methods of making same
US7365632B2 (en) * 2004-09-21 2008-04-29 Nantero, Inc. Resistive elements using carbon nanotubes
JP2008515127A (ja) * 2004-09-30 2008-05-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ プログラム可能な抵抗を備えるメモリセルを有する集積回路、及び、プログラム可能な抵抗を備えるメモリセルをアドレス指定するための方法
US7339813B2 (en) * 2004-09-30 2008-03-04 Sharp Laboratories Of America, Inc. Complementary output resistive memory cell
JP2006114087A (ja) * 2004-10-13 2006-04-27 Sony Corp 記憶装置及び半導体装置
DE102004051152B4 (de) 2004-10-20 2007-12-20 Qimonda Ag NOR-Speicheranordnung von resistiven Speicherelementen
KR100738070B1 (ko) * 2004-11-06 2007-07-12 삼성전자주식회사 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
EP1825038B1 (en) * 2004-12-16 2012-09-12 Nantero, Inc. Aqueous carbon nanotube applicator liquids and methods for producing applicator liquids thereof
EP1859449B1 (en) * 2005-03-07 2013-04-10 Nxp B.V. Driving of a memory matrix of resistance hysteresis elements
US7245529B2 (en) * 2005-03-28 2007-07-17 Silicon Storage Technology, Inc. Dynamically tunable resistor or capacitor using a non-volatile floating gate memory cell
US9390790B2 (en) 2005-04-05 2016-07-12 Nantero Inc. Carbon based nonvolatile cross point memory incorporating carbon based diode select devices and MOSFET select devices for memory and logic applications
US8000127B2 (en) 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
US9287356B2 (en) 2005-05-09 2016-03-15 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8941094B2 (en) 2010-09-02 2015-01-27 Nantero Inc. Methods for adjusting the conductivity range of a nanotube fabric layer
US7782650B2 (en) * 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8008745B2 (en) * 2005-05-09 2011-08-30 Nantero, Inc. Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements
US8183665B2 (en) 2005-11-15 2012-05-22 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8217490B2 (en) * 2005-05-09 2012-07-10 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8013363B2 (en) * 2005-05-09 2011-09-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US9196615B2 (en) * 2005-05-09 2015-11-24 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
TWI324773B (en) 2005-05-09 2010-05-11 Nantero Inc Non-volatile shadow latch using a nanotube switch
US8513768B2 (en) * 2005-05-09 2013-08-20 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7781862B2 (en) 2005-05-09 2010-08-24 Nantero, Inc. Two-terminal nanotube devices and systems and methods of making same
US7479654B2 (en) 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
US9911743B2 (en) * 2005-05-09 2018-03-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7835170B2 (en) 2005-05-09 2010-11-16 Nantero, Inc. Memory elements and cross point switches and arrays of same using nonvolatile nanotube blocks
JP4313372B2 (ja) * 2005-05-11 2009-08-12 シャープ株式会社 不揮発性半導体記憶装置
US7575693B2 (en) * 2005-05-23 2009-08-18 Nantero, Inc. Method of aligning nanotubes and wires with an etched feature
JP2006338784A (ja) 2005-06-02 2006-12-14 Sony Corp 記憶装置及び半導体装置
JP4742696B2 (ja) * 2005-06-27 2011-08-10 ソニー株式会社 記憶装置
US20060292716A1 (en) * 2005-06-27 2006-12-28 Lsi Logic Corporation Use selective growth metallization to improve electrical connection between carbon nanotubes and electrodes
US7426128B2 (en) * 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
JP2007026492A (ja) * 2005-07-13 2007-02-01 Sony Corp 記憶装置及び半導体装置
JP4309877B2 (ja) * 2005-08-17 2009-08-05 シャープ株式会社 半導体記憶装置
US8525143B2 (en) * 2005-09-06 2013-09-03 Nantero Inc. Method and system of using nanotube fabrics as joule heating elements for memories and other applications
EP1964188A4 (en) 2005-09-06 2010-06-16 Nantero Inc CARBON NANOTUBES FOR SELECTIVE HEAT TRANSFER FROM ELECTRONIC ELEMENTS
US7257013B2 (en) 2005-09-08 2007-08-14 Infineon Technologies Ag Method for writing data into a memory cell of a conductive bridging random access memory, memory circuit and CBRAM memory circuit
EP1763038A1 (en) * 2005-09-08 2007-03-14 Infineon Technologies AG Method for writing data into a memory cell of a conductive bridging random access memory, memory circuit and CBRAM memory circuit
JP5049491B2 (ja) 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
WO2007074504A1 (ja) * 2005-12-26 2007-07-05 Fujitsu Limited 不揮発性半導体記憶装置及びその書き込み方法
JP2007184063A (ja) 2006-01-10 2007-07-19 Renesas Technology Corp 不揮発性半導体記憶装置
JP2007294592A (ja) * 2006-04-24 2007-11-08 Sony Corp 記憶装置の駆動方法
JP4129274B2 (ja) 2006-05-18 2008-08-06 シャープ株式会社 半導体記憶装置
JP4297136B2 (ja) 2006-06-07 2009-07-15 ソニー株式会社 記憶装置
US8330251B2 (en) * 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
WO2008029446A1 (fr) * 2006-09-05 2008-03-13 Fujitsu Limited Procédé d'écriture d'appareil de stockage a semi-conducteur non volatil
KR100819106B1 (ko) * 2006-09-27 2008-04-02 삼성전자주식회사 상변화 메모리 장치에서의 라이트 동작방법
JP2008146740A (ja) * 2006-12-08 2008-06-26 Sharp Corp 半導体記憶装置
US8110883B2 (en) 2007-03-12 2012-02-07 Nantero Inc. Electromagnetic and thermal sensors using carbon nanotubes and methods of making same
JP4157582B1 (ja) * 2007-03-26 2008-10-01 シャープ株式会社 半導体記憶装置
US7852662B2 (en) * 2007-04-24 2010-12-14 Magic Technologies, Inc. Spin-torque MRAM: spin-RAM, array
JP4288376B2 (ja) 2007-04-24 2009-07-01 スパンション エルエルシー 不揮発性記憶装置およびその制御方法
JP2008276858A (ja) * 2007-04-27 2008-11-13 Spansion Llc 不揮発性記憶装置及びそのバイアス制御方法
US8134220B2 (en) * 2007-06-22 2012-03-13 Nantero Inc. Two-terminal nanotube devices including a nanotube bridge and methods of making same
US7876597B2 (en) 2007-09-19 2011-01-25 Micron Technology, Inc. NAND-structured series variable-resistance material memories, processes of forming same, and methods of using same
JP2009104716A (ja) * 2007-10-24 2009-05-14 Toshiba Corp 抵抗変化メモリ装置とそのデータ消去方法
KR101237005B1 (ko) * 2007-11-09 2013-02-26 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
EP2062515B1 (en) * 2007-11-20 2012-08-29 So, Kwok Kuen Bowl and basket assembly and salad spinner incorporating such an assembly
JP5477284B2 (ja) * 2008-03-25 2014-04-23 日本電気株式会社 半導体記憶装置、メモリセルアレイ、半導体記憶装置の製造方法および駆動方法
WO2010008624A2 (en) * 2008-03-25 2010-01-21 Nantero, Inc. Carbon nanotube-based neural networks and methods of making and using same
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
JP5106297B2 (ja) 2008-07-30 2012-12-26 株式会社東芝 半導体記憶装置
JP5268481B2 (ja) * 2008-07-31 2013-08-21 株式会社東芝 不揮発性半導体記憶装置
US7881095B2 (en) 2008-08-08 2011-02-01 Seagate Technology Llc Asymmetric write current compensation using gate overdrive for resistive sense memory cells
US8319205B2 (en) * 2008-08-14 2012-11-27 Nantero Inc. Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same
US9263126B1 (en) 2010-09-01 2016-02-16 Nantero Inc. Method for dynamically accessing and programming resistive change element arrays
US7885097B2 (en) * 2008-10-10 2011-02-08 Seagate Technology Llc Non-volatile memory array with resistive sense element block erase and uni-directional write
US9030867B2 (en) * 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936580B2 (en) * 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US7936583B2 (en) * 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US7915637B2 (en) 2008-11-19 2011-03-29 Nantero, Inc. Switching materials comprising mixed nanoscopic particles and carbon nanotubes and method of making and using the same
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
JP5233815B2 (ja) * 2009-04-22 2013-07-10 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
WO2010125852A1 (ja) * 2009-04-27 2010-11-04 株式会社日立製作所 半導体装置
CN101872647B (zh) * 2009-04-27 2014-01-08 复旦大学 一次编程电阻随机存储单元、阵列、存储器及其操作方法
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
WO2011005809A1 (en) * 2009-07-10 2011-01-13 Seagate Technology Llc Non-volatile memory array with resistive sense element block erase and uni-directional write
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8128993B2 (en) * 2009-07-31 2012-03-06 Nantero Inc. Anisotropic nanotube fabric layers and films and methods of forming same
US8574673B2 (en) 2009-07-31 2013-11-05 Nantero Inc. Anisotropic nanotube fabric layers and films and methods of forming same
US8551806B2 (en) * 2009-10-23 2013-10-08 Nantero Inc. Methods for passivating a carbonic nanolayer
US8895950B2 (en) 2009-10-23 2014-11-25 Nantero Inc. Methods for passivating a carbonic nanolayer
US9617151B2 (en) 2010-02-12 2017-04-11 Nantero Inc. Methods for controlling density, porosity, and/or gap size within nanotube fabric layers and films
US20110203632A1 (en) * 2010-02-22 2011-08-25 Rahul Sen Photovoltaic devices using semiconducting nanotube layers
EP2363862B1 (en) * 2010-03-02 2016-10-26 Crocus Technology MRAM-based memory device with rotated gate
JP5091970B2 (ja) * 2010-03-23 2012-12-05 株式会社東芝 半導体記憶装置およびその制御方法
US10661304B2 (en) 2010-03-30 2020-05-26 Nantero, Inc. Microfluidic control surfaces using ordered nanotube fabrics
WO2011123560A1 (en) 2010-03-30 2011-10-06 Nantero, Inc. Methods for arranging nanoscopic elements within networks, fabrics, and films
US8395140B2 (en) * 2010-07-09 2013-03-12 Micron Technology, Inc. Cross-point memory utilizing Ru/Si diode
JP5204825B2 (ja) 2010-09-17 2013-06-05 シャープ株式会社 半導体記憶装置
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US9042164B2 (en) 2012-03-26 2015-05-26 Honeywell International Inc. Anti-tampering devices and techniques for magnetoresistive random access memory
US8730715B2 (en) 2012-03-26 2014-05-20 Honeywell International Inc. Tamper-resistant MRAM utilizing chemical alteration
KR102127486B1 (ko) * 2013-04-01 2020-06-29 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9650732B2 (en) 2013-05-01 2017-05-16 Nantero Inc. Low defect nanotube application solutions and fabrics and methods for making same
US10654718B2 (en) 2013-09-20 2020-05-19 Nantero, Inc. Scalable nanotube fabrics and methods for making same
KR102217243B1 (ko) 2014-10-28 2021-02-18 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US9299430B1 (en) 2015-01-22 2016-03-29 Nantero Inc. Methods for reading and programming 1-R resistive change element arrays
KR20170010620A (ko) * 2015-07-20 2017-02-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102348092B1 (ko) * 2015-09-14 2022-01-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
CN106653080B (zh) * 2015-11-04 2019-11-01 华邦电子股份有限公司 快闪存储器与增进快闪存储器可靠性的方法
US9779808B2 (en) 2016-03-07 2017-10-03 Toshiba Memory Corporation Resistance random access memory device and method for operating same
US9947400B2 (en) 2016-04-22 2018-04-17 Nantero, Inc. Methods for enhanced state retention within a resistive change cell
US9941001B2 (en) 2016-06-07 2018-04-10 Nantero, Inc. Circuits for determining the resistive states of resistive change elements
US9934848B2 (en) 2016-06-07 2018-04-03 Nantero, Inc. Methods for determining the resistive states of resistive change elements
CN106816172B (zh) * 2017-01-17 2019-04-19 中国科学院上海微系统与信息技术研究所 相变存储器的整体擦除装置
US10825516B2 (en) 2018-02-27 2020-11-03 Nantero, Inc. Resistive change element cells sharing selection devices
CN109994137A (zh) * 2019-03-20 2019-07-09 浙江大学 一种单管单阻随机存储器阵列的快速写入方法
US11798623B2 (en) 2021-11-05 2023-10-24 Nantero, Inc. Three dimensional (3D) memories with multiple resistive change elements per cell and corresponding architectures

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412309A (en) * 1981-09-28 1983-10-25 Motorola, Inc. EEPROM With bulk zero program capability
US6292394B1 (en) * 2000-06-29 2001-09-18 Saifun Semiconductors Ltd. Method for programming of a semiconductor memory cell
US6377489B1 (en) * 1999-12-28 2002-04-23 Hyundai Electronics Industries Co., Ltd. Method of erasing a flash memory device
CN1373479A (zh) * 2001-03-05 2002-10-09 三菱电机株式会社 利用电阻值的变化来存储数据的数据读出容限大的存储器
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69630107D1 (de) * 1996-04-15 2003-10-30 St Microelectronics Srl Mit einem EEPROM integrierter FLASH-EPROM
JPH09320282A (ja) 1996-05-27 1997-12-12 Sharp Corp 不揮発性半導体記憶装置の消去制御方法
JP2977023B2 (ja) * 1996-09-30 1999-11-10 日本電気株式会社 不揮発性半導体記憶装置及びその製造方法
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
KR100383766B1 (ko) * 1999-12-28 2003-05-14 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법
KR100414146B1 (ko) * 2000-06-27 2004-01-13 주식회사 하이닉스반도체 플래쉬 메모리 소자의 소거 방법
JP3802763B2 (ja) * 2001-01-29 2006-07-26 シャープ株式会社 不揮発性半導体メモリ装置およびその消去方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412309A (en) * 1981-09-28 1983-10-25 Motorola, Inc. EEPROM With bulk zero program capability
US6377489B1 (en) * 1999-12-28 2002-04-23 Hyundai Electronics Industries Co., Ltd. Method of erasing a flash memory device
US6292394B1 (en) * 2000-06-29 2001-09-18 Saifun Semiconductors Ltd. Method for programming of a semiconductor memory cell
CN1373479A (zh) * 2001-03-05 2002-10-09 三菱电机株式会社 利用电阻值的变化来存储数据的数据读出容限大的存储器
US6473332B1 (en) * 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201258A (zh) * 2010-03-26 2011-09-28 索尼公司 非易失性存储器件
CN102201258B (zh) * 2010-03-26 2016-05-11 索尼公司 非易失性存储器件

Also Published As

Publication number Publication date
JP2004185754A (ja) 2004-07-02
EP1426974A3 (en) 2006-03-22
US6888773B2 (en) 2005-05-03
EP1426974A2 (en) 2004-06-09
KR20040049291A (ko) 2004-06-11
TWI232459B (en) 2005-05-11
KR100530115B1 (ko) 2005-11-21
CN1505054A (zh) 2004-06-16
US20040114438A1 (en) 2004-06-17
TW200418036A (en) 2004-09-16
JP4124635B2 (ja) 2008-07-23

Similar Documents

Publication Publication Date Title
CN100354977C (zh) 半导体存储装置及存储单元阵列的擦除方法
US7511985B2 (en) Semiconductor memory device
US8059448B2 (en) Semiconductor memory device with variable resistance elements
JP4195715B2 (ja) 半導体記憶装置
CN100479057C (zh) 非易失性半导体存储装置及其控制方法
JP4157582B1 (ja) 半導体記憶装置
JP4460552B2 (ja) 半導体記憶装置
CN101952893B (zh) 电阻变化元件的驱动方法及使用它的电阻变化型存储装置
JP4594878B2 (ja) 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
JP4410272B2 (ja) 不揮発性メモリ装置及びそのデータ書き込み方法
US8139392B2 (en) Nonvolatile semiconductor memory device and writing method of the same
US20070217252A1 (en) Memory cell, memory with a memory cell, and method for writing data in a memory cell
JP4546842B2 (ja) 不揮発性半導体記憶装置及びその制御方法
CN102347073B (zh) 非易失性可变电阻元件的电阻控制方法
KR20040049286A (ko) 비휘발성 반도체 메모리장치
JPWO2006137110A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR102658527B1 (ko) 반도체 기억 장치 및 그 기재 방법
CN100538902C (zh) 与非型闪存器件的擦除确认方法及其与非型闪存器件
JP4189269B2 (ja) 不揮発性半導体記憶装置、その書き込み・リセット方法、及び、その読み出し方法
US11257536B2 (en) Semiconductor storage device and control method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071212

Termination date: 20191205

CF01 Termination of patent right due to non-payment of annual fee