CN111344791B - 用于在非易失性存储器中存储多位数据的系统和方法 - Google Patents

用于在非易失性存储器中存储多位数据的系统和方法 Download PDF

Info

Publication number
CN111344791B
CN111344791B CN201880068646.XA CN201880068646A CN111344791B CN 111344791 B CN111344791 B CN 111344791B CN 201880068646 A CN201880068646 A CN 201880068646A CN 111344791 B CN111344791 B CN 111344791B
Authority
CN
China
Prior art keywords
read current
voltage
memory cell
offset value
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880068646.XA
Other languages
English (en)
Other versions
CN111344791A (zh
Inventor
V·蒂瓦里
N·多
H·V·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN111344791A publication Critical patent/CN111344791A/zh
Application granted granted Critical
Publication of CN111344791B publication Critical patent/CN111344791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种通过以下操作来读取具有多个存储器单元的存储器设备的方法、以及被配置为用于以下操作的设备：读取多个存储器单元中的第一存储器单元以生成第一读取电流；读取多个存储器单元中的第二存储器单元以生成第二读取电流；将第一偏移值施加到第二读取电流；以及然后将第一读取电流和第二读取电流组合以形成第三读取电流；以及然后使用第三读取电流确定程序状态。另选地，根据第一读取电流生成第一电压，根据第二读取电流生成第二电压，由此将偏移值施加到第二电压，其中将第一电压和第二电压组合以形成第三电压，并且然后使用第三电压确定程序状态。

Description

用于在非易失性存储器中存储多位数据的系统和方法
相关专利申请
本申请要求2017年11月3日提交的美国临时申请号62/581,489和2018年10月1日提交的美国专利申请号16/148,304的权益。
技术领域
本发明涉及非易失性存储器设备，并且更具体地涉及增大可存储在该非易失性存储器设备中的位的数量。
背景技术
非易失性存储器器件在本领域中是公知的。例如，分裂栅存储器单元公开于美国专利5,029,130中。该存储器单元具有浮栅和控制栅，该控制栅设置在衬底的沟道区上方并且控制该沟道区的导电性，该沟道区在源极区和漏极区之间延伸。将各种组合的电压施加到控制栅极、源极和漏极，以编程存储器单元(通过将电子注入到浮栅中)、擦除存储器单元(通过从浮栅移除电子)以及读取存储器单元(通过测量或检测沟道区的电导率以确定浮栅的编程状态)。
非易失性存储器单元中的栅极的配置和数量可以变化。例如，美国专利7,315,056公开了附加包括在源极区上方的编程/擦除栅极的存储器单元。美国专利7,868,375公开了一种存储器单元，该存储器单元附加包括在源极区上方的擦除栅极和在浮栅上方的耦合栅极。
图1示出了具有在硅半导体衬底12中形成的间隔开的源极区14和漏极区16的分裂栅存储器单元10。衬底的沟道区18被限定在源极区14/漏极区16之间。浮栅20设置在沟道区18的第一部分上方并与其绝缘(并且部分地在源极区14上方并与其绝缘)。控制栅极(也称为字线栅极或选择栅极)22具有下部和上部，该下部设置在沟道区18的第二部分上方并与其绝缘，该上部在浮栅20上方延伸(即，控制栅极22围绕浮栅20的上边缘缠绕)。
可通过将高正电压置于控制栅极22上以及将参考电位置于源极区14和漏极区16上来擦除存储器单元10。浮栅20和控制栅极22之间的高电压降将导致浮栅20上的电子通过熟知的福勒-诺得海姆遂穿机构从浮栅20穿过介入绝缘遂穿到控制栅极22(使浮栅20更带正电—擦除状态)。可以通过将地电位施加到漏极区16、在源极区14上施加正电压以及在控制栅极22上施加正电压来编程存储器单元10。然后，电子将从漏极区16流向源极区14，其中一些电子变得加速并且变热，由此它们被注入到浮栅20上(使浮栅带负电—编程状态)。可以通过将地电位置于漏极区16上、将正电压置于源极区14上以及将正电压置于控制栅极22上(接通控制栅极22下方的沟道区部分)来读取存储器单元10。如果浮栅更带正电(擦除)，则控制栅极上的正电压将至少部分地耦接到浮栅以接通浮栅下方的沟道区部分，并且电流将从源极区14流到漏极区16(即，基于感测到的电流而将存储器单元10感测为处于其擦除“1”状态)。如果浮栅20带负电(编程)，则来自控制栅极22的耦合电压将不会克服浮栅的负电荷，并且浮栅下方的沟道区弱接通或关断，从而减少或阻止任何电流(即，基于感测到的低电流或无电流而将存储器单元10感测为处于其编程“0”状态)。
图2示出了与存储器单元10具有相同元件但附加具有设置在源极区14上方并与其绝缘的编程/擦除(PE)栅极32的替代分裂栅存储器单元30(即，这是三栅极设计)。可以通过将高电压置于PE栅极32上以引起电子从浮栅20隧穿到PE栅极32来擦除存储器单元30。可以通过将正电压置于控制栅极22、PE栅极32和源极区14上以及将电流置于漏极区16上以将来自流过沟道区18的电流的电子注入到浮栅20上来编程存储器单元30。可以通过将正电压置于控制栅极22和漏极区16上以及感测电流来读取存储器单元30。
图3示出了与存储器单元10具有相同元件但附加具有设置在源极区14上方并与其绝缘的擦除栅极42以及位于浮栅20上方并与其绝缘的耦合栅极44的替代分裂栅存储器单元40。可以通过将高电压置于擦除栅极42上(并且任选地将负电压置于耦合栅极44上)以引起电子从浮栅20隧穿到擦除栅极42来擦除存储器单元40。可以通过将正电压置于控制栅极22、擦除栅极42、耦合栅极44和源极区14上以及将电流置于漏极区16上以将来自流过沟道区18的电流的电子注入到浮栅20上来编程存储器单元40。可以通过将正电压置于控制栅极22和漏极区16上(并且任选地将正电压置于擦除栅极42和/或耦合栅极44上)以及感测电流来读取存储器单元40。
对于所有上面引用的存储器单元，在编程操作、擦除操作和读取操作中的每一者中施加电压，以将存储器单元编程到“0”状态，将存储器单元擦除到“1”状态，并读取存储器单元以确定它们是处于编程状态还是处于擦除状态。此类存储器设备的一个缺点是，每个存储器单元仅能存储一个数据位(即，单元仅有两个可能的状态)。需要在每个存储器单元中对多于一个数据位进行编程。也已知以模拟方式操作上述存储器单元，使得存储器单元可存储多于仅两个二进制值(即，仅一个信息位)。例如，存储器单元可在其阈值电压以下进行操作，这意味着这些存储器单元可仅部分地编程或部分地擦除(而不是完全地编程或完全地擦除存储器单元)，并且以模拟方式在存储器单元的阈值电压以下进行操作。还可能也将存储器单元编程到阈值电压以上的多个程序状态中的一个程序状态。然而，如果需要离散编程状态，则可能难以可靠地对存储器单元进行编程和读取，因为各种状态的读取电流值如此接近。
发明内容
通过一种通过以下操作来读取具有多个存储器单元的存储器设备的方法来解决上述问题和需要：读取多个存储器单元中的第一存储器单元以生成第一读取电流；读取多个存储器单元中的第二存储器单元以生成第二读取电流；将第一偏移值施加到第二读取电流；以及然后将第一读取电流和第二读取电流组合以形成第三读取电流；以及然后使用第三读取电流确定程序状态。
一种读取具有多个存储器单元的存储器设备的方法，该方法包括：读取多个存储器单元中的第一存储器单元以生成第一读取电流；读取多个存储器单元中的第二存储器单元以生成第二读取电流；根据第一读取电流生成第一电压；根据第二读取电流生成第二电压；将第一偏移值施加到第二电压；以及然后将第一电压和第二电压组合以形成第三电压；以及然后使用第三电压确定程序状态。
一种存储器设备包括半导体衬底、形成在半导体衬底上的多个存储器单元以及形成在半导体衬底上的电路，该电路被配置为：读取多个存储器单元中的第一存储器单元以生成第一读取电流；读取多个存储器单元中的第二存储器单元以生成第二读取电流；将第一偏移值施加到第二读取电流；以及然后将第一读取电流和第二读取电流组合以形成第三读取电流；以及然后使用第三读取电流确定程序状态。
一种存储器设备包括半导体衬底、形成在半导体衬底上的多个存储器单元以及形成在半导体衬底上的电路，该电路被配置为：读取多个存储器单元中的第一存储器单元以生成第一读取电流；读取多个存储器单元中的第二存储器单元以生成第二读取电流；根据第一读取电流生成第一电压；根据第二读取电流生成第二电压；将第一偏移值施加到第二电压；以及然后将第一电压和第二电压组合以形成第三电压；以及然后使用第三电压确定程序状态。
通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。
附图说明
图1为第一常规分裂栅非易失性存储器单元的侧面剖视图。
图2为第二常规分裂栅非易失性存储器单元的侧面剖视图。
图3为第三常规分裂栅非易失性存储器单元的侧面剖视图。
图4为示出对于非易失性存储器单元的八个程序状态的电流对电压特性的曲线图。
图5A至图5B为示出对于两个非易失性存储器单元的八个程序状态的电流对电压特性的曲线图。
图6A至图6B为示出对于两个非易失性存储器单元的八个程序状态的电流对电压特性的曲线图，其中第二单元的程序状态相对于第一单元的程序状态移位。
图6C为共同示出对于两个非易失性存储器单元的八个程序状态的电流对电压特性的曲线图。
图7为存储器设备架构的平面图。
图8为示出存储器单元阵列的布局的示意图。
具体实施方式
本发明涉及能够在每个存储器单元中存储多于一个信息位的非易失性存储器设备。这可通过在其阈值电压以上和/或以下对存储器单元进行操作来完成。例如，存储器单元可仅部分地编程或部分地擦除(而不是完全地编程或完全地擦除存储器单元)，并且以模拟方式进行操作。以下描述集中于在存储器单元的阈值电压以下对存储器单元进行操作。然而，它同样也适用于在存储器单元的阈值电压以上进行操作的存储器单元。
为了最好地示出本发明，描述了随控制栅极电压的变化的沟道电流之间的子阈值关系。对于存储器单元的任何给定编程状态，随着控制栅极电压逐渐增大，沟道电流逐渐上升。当根据沟道电流对数绘制时，此关系为线性的。此外，随着存储器单元编程状态改变(例如，随着编程到浮栅上的电子的数量改变)，随控制栅极电压的变化的电流的线性对数关系上下移位。
图4中示出了这种关系。随控制栅极电压的变化的电流(穿过沟道区)的线性对数关系为多个不同程序状态表示。程序状态n＝0表示存储器单元的最高程序状态(即，仍然允许读取电流的浮栅上的最大电子—超出该点的编程基本上对于用于读取存储器单元的所有控制栅极电压关断存储器单元电流)，并且程序状态n＝7表示存储器单元的最低程序状态(即，浮栅上的最小电子，其对应于最高擦除状态)。由图4表示的存储器单元理论上可存储多个信息位，因为该存储器单元可被编程为8种不同状态。通过测量一个或多个特定控制栅极电压(诸如读取电压VR)处的电流，可确定程序状态n。
被配置为存储如图4所示的n个程序状态的存储器单元的一个问题是，当状态n的数量超过仅几个时，用于可靠操作的两个相邻程序状态的读取电流的差值可为太小(即，程序状态太接近)。程序状态太接近容易受到程序上的噪声和/或存储器单元的读取的影响。例如，就存储器单元如何能够可靠地编程为任何给定程序状态而言，将存在小的变化范围。类似地，就如何能够通过测量读取电流来可靠地读取单元的状态而言，将存在小的变化范围。因此，n个状态不能定位得彼此太靠近，否则无法可靠地区分它们彼此。这将实际极限置于可编程到单个存储器单元中的状态n的数量上，这意味着对于可存储在存储器设备中的状态n的数量存在实际极限。
图5A至图5B示出了上述问题的解决方案。具体地，不同状态n可存储在多个存储器单元之上。例如，图4的单个存储器单元中存储的8个程序状态可存储在两个不同单元中，前四个状态(n＝0到n＝3)可存储在第一单元中(图5A，单元1)，并且后四个状态(n＝4到n＝7)可存储在第二单元中(图5B，单元2)。使用两个单元，可存储相同数量的总状态，但以相邻程序状态之间的分离的两倍来获得更好的可靠性。或者，换句话讲，相对于仅使用单个单元，可使用两个存储器单元以相邻程序状态之间的给定分离来存储两倍的状态。
如上所述分裂两个(或更多个)单元之上的程序状态解决了程序状态分离问题，但产生了另一个问题。理想的是，为了简化设计配置和操作，将两个单元的读取电流一起添加，并且将组合的读取电流用于确定将8个可能的位中的哪一个(对应于8个可能的程序状态中的一者)编程到存储器单元对中。然而，如图5A至图5B所示，不同单元中的不同状态具有相同电流/电压特性。例如，单元1中的状态n＝0产生与单元2中的状态n＝4相同的读取电流输出。其他状态也是如此(n＝1和n＝5产生相同读取电流等)。因此，即使在施加读取电压VR时一个单元被完全地编程为关断，也无法确定将读取电流施加到哪个状态。例如，如果位值对应于程序状态n＝6，并且单元2被编程到n＝6并且单元1被编程为关断，则当稍后从两个单元读取回组合的读取电流时，无法确定组合的读取电流对应于程序状态6还是程序状态2。
为了克服该问题，将偏移X施加到来自单元2的读取电流，使得来自单元2的读取电流读数在来自单元1的任何可能的电流读数以上有效地移位。例如，可将单元1中的状态3的电流水平添加到单元2的读取电流。因此，单元1中的四个状态的所有可能的读取电流将不与单元2中的四个状态的任何可能的读取电流重叠。这在图6A至图6B中表示。因此，假设单元1的n＝3的编程状态是对于两个单元的最大程序状态(即，对于程序状态n＝3所显示的读取电流为对于每个存储器单元的最大读取电流)，则单元2可对于单元2的所有可能的程序状态提供超过编程状态n＝3的最大读取电流的非重叠的读取电流。图6C共同示出了所有可能的程序状态的两个单元的读取电流(对于单元1的n＝0-3和对于单元2的n＝4-7)。这意味着两个单元的程序状态可在将两个单元电流一起添加之后使用控制栅极上的单个读取电压VR来唯一地确定，但程序状态被充分地分离，因为允许单元2的读取电流超过否则可由单元生成的最大读取电流。例如，如果存储在单元对中的位对应于程序状态n＝6，则单元2被编程到状态n＝6，并且单元1被编程为关断。然后，在读取操作期间，可以从任何其他状态唯一地读取n＝6状态。类似地，如果存储在单元对中的位对应于程序状态n＝1，则单元1被编程到状态n＝1，并且单元2被编程为关断。然后，在读取操作期间，可以从任何其他状态唯一地读取n＝1状态。
实现对于单元2的偏移X可使用加法电路来完成，该加法电路在将来自单元2的读取电流添加到来自单元1的单元电流之前将电流偏移X添加到来自单元2的读取电流(例如，加法电路是感测放大器的用于检测穿过单元的电流的一部分)。或者，加法电路可将电压偏移X添加到由感测放大器生成的电压信号以反射穿过单元2检测到的电流。在这种情况下，将是在根据组合的电压信号确定从存储器单元对读取哪个程序状态之前将电压信号(对应于检测到的电流水平)一起添加。或者，乘法器电路可作为感测放大器的一部分或在该感测放大器的下游，以在将单元2的电流或电压信号添加到单元1的电流/电压信号之前使其相乘。偏移X(无论是电压偏移还是电流偏移)可存储在参考单元(即专用于此目的的存储器单元阵列中的存储器单元)中，使得将适当量的偏移可靠地施加到该给定管芯的单元2的电压信号或电流信号。
在图7中示出示例性存储器设备的架构。存储器设备包括非易失性存储器单元的阵列50，该阵列可被分隔成两个单独的平面(平面A 52a和平面B 52b)。存储器单元可以是图1至图3中所示的类型的存储器单元，可以形成在单个芯片上，可以在半导体衬底12中按多行和多列布置。与非易失性存储器单元的阵列相邻的是地址解码器(例如，XDEC 54(行解码器)、SLDRV 56、YMUX 58(列解码器)、HVDEC 60)和位线控制器(BLINHCTL 62)，它们用于在所选择的存储器单元的读取、编程和擦除操作期间解码地址并且向各种存储器单元栅和区供应各种电压。列解码器58包括用于在读取操作期间测量位线上的电压或电流的感测放大器。控制器66(包含控制电路)控制各种设备元件以实现目标存储器单元上的每个操作(编程、擦除、读取)。电荷泵CHRGPMP 64提供用于在控制器66的控制下读取、编程和擦除存储器单元的各种电压。偏移X和信号添加可例如利用控制器66中的电路来实现。另选地或除此之外，偏移X和信号添加可利用列解码器YMUX 58的感测放大器部分中的电路来实现。
尽管在两个存储器单元和8个状态n的上下文中示出了上述实施方案，但不同数量的单元、总状态n和每个存储器单元的状态n可变化。可以通过增大用于存储n个状态的单元的数量，将总比特的数量以及因此状态的数量扩大到任何所需的数量。例如，如果使用三个单元，则将第一偏移施加到第二单元的读取电流或电压，并且将第二(不同)偏移施加到第三单元的读取电流或电压，使得所有三个单元的程序状态读取电流/电压不重叠。
图8示出了图1的两个栅极存储器单元的阵列配置，其中存储器单元被布置成行和列。该阵列配置同样适用于图2至图3的存储器单元，由此将为附加栅极添加附加线。字线WL各自连接到一行存储器单元的控制栅极。位线BL各自连接到一列存储器单元的漏极区。源线SL各自连接到一行存储器单元对的源极区。优选地，将使其读取电流或电压一起添加的每个单元设置在不同列中，使得读取过程更快。因此，对于其中使用了两个存储器单元的上述示例，单元1将位于连接到位线BL0的列1中，并且单元2将位于连接到位线BL1的列2中。在读取操作期间，在位线BL0上检测单元1的读取电流，并且在位线BL1上检测单元2的读取电流。感测放大器中或其下游的电路将向位线BL1上的读取电流(或与其对应的电压)添加偏移X，然后将来自两个单元的读取电流(或电压)彼此相加，然后根据组合的读取电流/电压确定在存储器单元对中编程的程序状态。
应当理解，本发明不限于上述和本文所示的一个或多个实施方案。例如，对本文中本发明的引用不旨在限制任何权利要求书或权利要求术语的范围，而是仅参考可由一项或多项权利要求书覆盖的一个或多个特征。虽然相对于存储器单元的子阈值操作描述了本发明，但其可在阈值以上进行操作的存储器单元中实现(在这种情况下，电流和电压之间的对数关系可不再适用)。应当指出的是，将单元编程到图中所示的其最高程序状态实际上涉及擦除操作，其中最高程序状态是完全地擦除的存储器单元。施加偏移X在上文通过以量X来添加至(增大)电流或电压的值来公开。然而，施加偏移X可包括负偏移，这可通过以下方式实现：从电流或电压的值减去(减小)量X。以上所述的材料、工艺和数值示例仅为示例性的，并且不应视为限制权利要求书。另外，如从权利要求和说明书中显而易见的，并非所有方法步骤都需要按所示的准确顺序执行。最后，单个材料层可被形成为多个此类或类似材料层，反之亦然。
应当指出，如本文所用，术语“在…上方”和“在…上”两者包容地包含“直接在…上”(之间未设置中间材料、元件或空间)和“间接在…上”(之间设置有中间材料、元件或空间)。类似地，术语“相邻”包括“直接相邻”(之间没有设置中间材料、元件或空间)和“间接相邻”(之间设置有中间材料、元件或空间)，“安装到”包括“直接安装到”(之间没有设置中间材料、元件或空间)和“间接安装到”(之间设置有中间材料、元件或空间)，并且“电耦合至”包括“直接电耦合至”(之间没有将元件电连接在一起的中间材料或元件)和“间接电耦合至”(之间有将元件电连接在一起的中间材料或元件)。例如，“在衬底上方”形成元件可包括在之间没有中间材料/元件的情况下在衬底上直接形成元件，以及在之间有一个或多个中间材料/元件的情况下在衬底上间接形成元件。

Claims (24)

1.一种读取具有多个存储器单元的存储器设备的方法，所述方法包括：
读取所述多个存储器单元中的第一存储器单元以生成第一读取电流；
读取所述多个存储器单元中的第二存储器单元以生成第二读取电流；
将第一偏移值施加到所述第二读取电流；然后
将所述第一读取电流和具有所述第一偏移值的所述第二读取电流组合以形成第三读取电流；以及然后
使用所述第三读取电流确定所述第一存储器单元和所述第二存储器单元的程序状态。
2.根据权利要求1所述的方法，其中所述组合包括将所述第一读取电流和具有所述第一偏移值的所述第二读取电流一起添加。
3.根据权利要求1所述的方法，还包括：
读取所述多个存储器单元中的第三存储器单元以生成第四读取电流；
将第二偏移值施加到所述第四读取电流；
其中所述组合包括将所述第一读取电流、具有所述第一偏移值的所述第二读取电流和具有所述第二偏移值的所述第四读取电流组合以形成所述第三读取电流。
4.根据权利要求3所述的方法，其中所述第二偏移值不同于所述第一偏移值。
5.根据权利要求3所述的方法，其中所述组合包括将所述第一读取电流、具有所述第一偏移值的所述第二读取电流和具有所述第二偏移值的所述第四读取电流一起添加。
6.根据权利要求1所述的方法，其中所述多个存储器单元被布置成所述存储器单元的行和列的阵列，其中所述列中的每个列包括在其中连接到所述存储器单元的位线，其中所述第一存储器单元被设置在所述列的第一列中，并且其中所述第二存储器单元被设置在所述列的不同于所述列的所述第一列的第二列中。
7.一种读取具有多个存储器单元的存储器设备的方法，所述方法包括：
读取所述多个存储器单元中的第一存储器单元以生成第一读取电流；
读取所述多个存储器单元中的第二存储器单元以生成第二读取电流；
根据所述第一读取电流生成第一电压；
根据所述第二读取电流生成第二电压；
将第一偏移值施加到所述第二电压；然后
将所述第一电压和具有所述第一偏移值的所述第二电压组合以形成第三电压；以及然后
使用所述第三电压确定所述第一存储器单元和所述第二存储器单元的程序状态。
8.根据权利要求7所述的方法，其中所述组合包括将所述第一电压和具有所述第一偏移值的所述第二电压一起添加。
9.根据权利要求7所述的方法，还包括：
读取所述多个存储器单元中的第三存储器单元以生成第三读取电流；
根据所述第三读取电流生成第四电压；
将第二偏移值施加到所述第四电压；
其中所述组合包括将所述第一电压、具有所述第一偏移值的所述第二电压和具有所述第二偏移值的所述第四电压组合以形成所述第三电压。
10.根据权利要求9所述的方法，其中所述第二偏移值不同于所述第一偏移值。
11.根据权利要求9所述的方法，其中所述组合包括将所述第一电压、具有所述第一偏移值的所述第二电压和具有所述第二偏移值的所述第四电压一起添加。
12.根据权利要求7所述的方法，其中所述多个存储器单元被布置成所述存储器单元的行和列的阵列，其中所述列中的每个列包括在其中连接到所述存储器单元的位线，其中所述第一存储器单元被设置在所述列的第一列中，并且其中所述第二存储器单元被设置在所述列的不同于所述列的所述第一列的第二列中。
13.一种存储器设备，包括：
半导体衬底；
多个存储器单元，所述多个存储器单元形成在所述半导体衬底上；和
电路，所述电路形成在所述半导体衬底上，并且所述电路被配置为：
读取所述多个存储器单元中的第一存储器单元以生成第一读取电流；
读取所述多个存储器单元中的第二存储器单元以生成第二读取电流；
将第一偏移值施加到所述第二读取电流；然后
将所述第一读取电流和具有所述第一偏移值的所述第二读取电流组合以形成第三读取电流；然后
使用所述第三读取电流确定所述第一存储器单元和所述第二存储器单元的程序状态。
14.根据权利要求13所述的设备，其中所述组合包括将所述第一读取电流和具有所述第一偏移值的所述第二读取电流一起添加。
15.根据权利要求13所述的设备，其中所述电路被进一步配置为：
读取所述多个存储器单元中的第三存储器单元以生成第四读取电流；
将第二偏移值施加到所述第四读取电流；
其中所述组合包括将所述第一读取电流、具有所述第一偏移值的所述第二读取电流和具有所述第二偏移值的所述第四读取电流组合以形成所述第三读取电流。
16.根据权利要求15所述的设备，其中所述第二偏移值不同于所述第一偏移值。
17.根据权利要求15所述的设备，其中所述组合包括将所述第一读取电流、具有所述第一偏移值的所述第二读取电流和具有所述第二偏移值的所述第四读取电流一起添加。
18.根据权利要求13所述的设备，其中：
所述多个存储器单元被布置成所述存储器单元的行和列的阵列；
所述列中的每个列包括在其中连接到所述存储器单元的位线；
所述第一存储器单元被设置在所述列的第一列中；并且
所述第二存储器单元被设置在所述列的不同于所述列的所述第一列的第二列中。
19.一种存储器设备，包括：
半导体衬底；
多个存储器单元，所述多个存储器单元形成在所述半导体衬底上；和
电路，所述电路形成在所述半导体衬底上，并且所述电路被配置为：
读取所述多个存储器单元中的第一存储器单元以生成第一读取电流；
读取所述多个存储器单元中的第二存储器单元以生成第二读取电流；
根据所述第一读取电流生成第一电压；
根据所述第二读取电流生成第二电压；
将第一偏移值施加到所述第二电压；然后
将所述第一电压和具有所述第一偏移值的所述第二电压组合以形成第三电压；然后
使用所述第三电压确定所述第一存储器单元和所述第二存储器单元的程序状态。
20.根据权利要求19所述的设备，其中所述组合包括将所述第一电压和具有所述第一偏移值的所述第二电压一起添加。
21.根据权利要求19所述的设备，其中所述电路被进一步配置为：
读取所述多个存储器单元中的第三存储器单元以生成第三读取电流；
根据所述第三读取电流生成第四电压；
将第二偏移值施加到所述第四电压；
其中所述组合包括将所述第一电压、具有所述第一偏移值的所述第二电压和具有所述第二偏移值的所述第四电压组合以形成所述第三电压。
22.根据权利要求21所述的设备，其中所述第二偏移值不同于所述第一偏移值。
23.根据权利要求21所述的设备，其中所述组合包括将所述第一电压、具有所述第一偏移值的所述第二电压和具有所述第二偏移值的所述第四电压一起添加。
24.根据权利要求19所述的设备，其中：
所述多个存储器单元被布置成所述存储器单元的行和列的阵列；
所述列中的每个列包括在其中连接到所述存储器单元的位线；
所述第一存储器单元被设置在所述列的第一列中；并且
所述第二存储器单元被设置在所述列的不同于所述列的所述第一列的第二列中。
CN201880068646.XA 2017-11-03 2018-10-02 用于在非易失性存储器中存储多位数据的系统和方法 Active CN111344791B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762581489P 2017-11-03 2017-11-03
US62/581,489 2017-11-03
US16/148,304 US10515694B2 (en) 2017-11-03 2018-10-01 System and method for storing multibit data in non-volatile memory
US16/148,304 2018-10-01
PCT/US2018/053930 WO2019089168A1 (en) 2017-11-03 2018-10-02 System and method for storing multibit data in non-volatile memory

Publications (2)

Publication Number Publication Date
CN111344791A CN111344791A (zh) 2020-06-26
CN111344791B true CN111344791B (zh) 2021-06-25

Family

ID=66327523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880068646.XA Active CN111344791B (zh) 2017-11-03 2018-10-02 用于在非易失性存储器中存储多位数据的系统和方法

Country Status (7)

Country Link
US (1) US10515694B2 (zh)
EP (1) EP3704700B1 (zh)
JP (1) JP6970826B2 (zh)
KR (1) KR102199607B1 (zh)
CN (1) CN111344791B (zh)
TW (1) TWI682393B (zh)
WO (1) WO2019089168A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671698B1 (ko) * 2004-08-05 2007-01-18 매그나칩 반도체 유한회사 엘디아이 내 디지털 아날로그 변환기의 테스트 장치
US11017866B2 (en) * 2019-09-03 2021-05-25 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory using final bake in predetermined program state
US11682459B2 (en) 2020-05-13 2023-06-20 Silicon Storage Technology, Inc. Analog neural memory array in artificial neural network comprising logical cells and improved programming mechanism
US11769558B2 (en) 2021-06-08 2023-09-26 Silicon Storage Technology, Inc. Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells
KR20230080156A (ko) 2021-11-29 2023-06-07 충남대학교산학협력단 멀티 레벨 구동이 가능한 메모리 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144296A (zh) * 2012-11-06 2015-12-09 桑迪士克技术有限公司 3d nand堆叠式非易失性存储器编程至导电状态

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
JP2812202B2 (ja) * 1994-06-27 1998-10-22 ヤマハ株式会社 半導体記憶装置
KR100324594B1 (ko) 1999-06-28 2002-02-16 박종섭 강유전체 메모리 장치
US7082056B2 (en) 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
US7324374B2 (en) 2003-06-20 2008-01-29 Spansion Llc Memory with a core-based virtual ground and dynamic reference sensing scheme
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US7554856B2 (en) * 2006-10-06 2009-06-30 Qimonda Flash Gmbh & Co. Kg Memory cell
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
JP2012209004A (ja) * 2011-03-30 2012-10-25 Toshiba Corp 半導体記憶装置
KR102043723B1 (ko) 2013-02-28 2019-12-02 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 프로세서와 시스템
WO2014153174A2 (en) 2013-03-14 2014-09-25 Silicon Storage Technology, Inc. Non-volatile memory program algorithm device and method
US20150085571A1 (en) * 2013-09-24 2015-03-26 Sandisk Technologies Inc. Updating read voltages
US9543041B2 (en) * 2014-08-29 2017-01-10 Everspin Technologies, Inc. Configuration and testing for magnetoresistive memory to ensure long term continuous operation
US9905302B2 (en) * 2014-11-20 2018-02-27 Western Digital Technologies, Inc. Read level grouping algorithms for increased flash performance
US9484094B2 (en) 2015-01-21 2016-11-01 Ememory Technology Inc. Control method of resistive random-access memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144296A (zh) * 2012-11-06 2015-12-09 桑迪士克技术有限公司 3d nand堆叠式非易失性存储器编程至导电状态

Also Published As

Publication number Publication date
EP3704700A1 (en) 2020-09-09
TW201931370A (zh) 2019-08-01
CN111344791A (zh) 2020-06-26
TWI682393B (zh) 2020-01-11
EP3704700B1 (en) 2022-07-20
KR20200043501A (ko) 2020-04-27
WO2019089168A1 (en) 2019-05-09
KR102199607B1 (ko) 2021-01-08
JP2021501956A (ja) 2021-01-21
US10515694B2 (en) 2019-12-24
US20190139602A1 (en) 2019-05-09
JP6970826B2 (ja) 2021-11-24
EP3704700A4 (en) 2021-07-21

Similar Documents

Publication Publication Date Title
CN111344791B (zh) 用于在非易失性存储器中存储多位数据的系统和方法
KR100554308B1 (ko) 반도체 메모리장치 및 데이터기록방법
US8000148B2 (en) Methods of operating nonvolatile memory devices
EP0755559A1 (en) Memory array utilizing multi-state memory cells
CN110580929A (zh) 非易失性存储器装置及非易失性存储器装置的擦除方法
JP2006107711A (ja) 不揮発性メモリ装置及びそれのための高速検証方法
US6452840B1 (en) Feedback method to optimize electric field during channel erase of flash memory devices
JP2008508662A (ja) フラッシュメモリユニット、およびフラッシュメモリ素子のプログラミング方法
KR101604631B1 (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법
CN111492352A (zh) 用于在闪存存储器中编程期间使浮栅到浮栅耦合效应最小化的系统和方法
JP2007524178A (ja) 不揮発性メモリのソース制御操作
TWI686808B (zh) 用於在非揮發性記憶體中使用電流乘數儲存並檢索多位元資料的系統及方法
JP4167640B2 (ja) 不揮発性メモリのプログラム電圧決定方法
CN111095410B (zh) 通过优化编程操作来执行推理引擎的系统和方法
CN111919255A (zh) 用于在非易失性存储器阵列中管理峰值电力需求和噪声的系统和方法
CN111312314A (zh) 非易失性存储器设备及其操作方法
JP4299825B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US7420845B2 (en) High-endurance memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant