CN111919255A - 用于在非易失性存储器阵列中管理峰值电力需求和噪声的系统和方法 - Google Patents

用于在非易失性存储器阵列中管理峰值电力需求和噪声的系统和方法 Download PDF

Info

Publication number
CN111919255A
CN111919255A CN201980021261.2A CN201980021261A CN111919255A CN 111919255 A CN111919255 A CN 111919255A CN 201980021261 A CN201980021261 A CN 201980021261A CN 111919255 A CN111919255 A CN 111919255A
Authority
CN
China
Prior art keywords
point
time
bit line
groups
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980021261.2A
Other languages
English (en)
Inventor
V·蒂瓦里
H·V·特兰
N·多
M·雷顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN111919255A publication Critical patent/CN111919255A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供了一种存储器设备，该存储器设备包括：存储器单元的行和列；各自连接到存储器单元行的字线；各自连接到存储器单元列的位线；连接到字线的字线驱动器；连接到位线的位线驱动器；字线开关，字线开关各自设置在所述字线中的一条上以用于将一个存储器单元行选择性地连接到字线驱动器；以及位线开关，位线开关各自设置在位线中的一条上以用于将一个存储器单元列选择性地连接到位线驱动器。控制器控制字线开关以在第一时间点将存储器单元的行中的仅一些连接到字线驱动器，并且控制位线开关以在第二时间点将存储器单元的列中的仅一些连接到位线驱动器。

Description

用于在非易失性存储器阵列中管理峰值电力需求和噪声的系 统和方法
相关专利申请
本申请要求于2018年3月23日提交的美国临时申请第62/647,573号和2018年6月21日提交的美国专利申请第16/015,020号的权益。
技术领域
本发明涉及非易失性存储器阵列。
背景技术
非易失性存储器设备在本领域中是公知的。例如，分裂栅存储器单元公开于美国专利5,029,130中。该存储器单元具有浮栅和控制栅极，该控制栅极设置在衬底的沟道区上方并且控制该沟道区的导电性，该沟道区在源极区和漏极区之间延伸。将各种组合的电压施加到控制栅极、源极和漏极，以编程存储器单元(通过将电子注入到浮栅中)、擦除存储器单元(通过从浮栅移除电子)以及读取存储器单元(通过测量或检测沟道区的电导率以确定浮栅的编程状态)。
非易失性存储器单元中的栅极的配置和数量可以变化。例如，美国专利7,315,056公开了附加包括在源极区上方的编程/擦除栅极的存储器单元。美国专利7,868,375公开了一种存储器单元，该存储器单元附加包括在源极区上方的擦除栅极和在浮栅上方的耦合栅极。
图1示出了具有在硅半导体衬底12中形成的间隔开的源极区14和漏极区16的分裂栅存储器单元10。衬底的沟道区18被限定在源极区14/漏极区16之间。浮栅20设置在沟道区18的第一部分上方并与其绝缘(并且部分地在源极区14上方并与其绝缘)。控制栅极(也称为字线栅极或选择栅极)22具有下部和上部，该下部设置在沟道区18的第二部分上方并与其绝缘，该上部在浮栅20上方延伸(即，控制栅极22围绕浮栅20的上边缘缠绕)。
可通过将高正电压置于控制栅极22上以及将参考电位置于源极区14和漏极区16上来擦除存储器单元10。浮栅20和控制栅极22之间的高电压降将导致浮栅20上的电子通过熟知的福勒-诺得海姆遂穿机制从浮栅20穿过中介绝缘遂穿到控制栅极22(使浮栅20带正电或带更多正电——被擦除状态)。可以通过将地电位施加到漏极区16、在源极区14上施加正电压以及在控制栅极22上施加正电压来编程存储器单元10。然后，电子将从漏极区16流向源极区14，其中一些电子被加速并且被加热，由此它们(通过热电子注入)被注入到浮栅20上(使浮栅带负电或带更多负电——被编程状态)。可以通过将地电位置于漏极区16上、将正电压置于源极区14上以及将正电压置于控制栅极22上(接通控制栅极22下方的沟道区部分)来读取存储器单元10。如果浮栅带正电(被擦除)，则电流将从源极区14流动到漏极区16(即，基于所感测的电流感测到存储器单元10处于其被擦除的“1”状态)。如果浮栅20带负电(被编程)，则浮栅下方的沟道区为弱导通或关闭，从而减少或阻止任何电流流动(即，基于感测到的低电流或无电流而将存储器单元10感测为处于其被编程的“0”状态)。
图2示出了替代分裂栅存储器单元24，其具有与存储器单元10相同元件但附加具有设置在源极区14上方并与其绝缘的编程/擦除(PE)栅极26(即，这是三栅极设计)。可以通过将高电压置于PE栅极26上以引起电子从浮栅20隧穿到PE栅极26来擦除存储器单元24。可以通过将正电压置于控制栅极22、PE栅极26和源极区14上以及将电流置于漏极区16上以将来自流过沟道区18的电流的电子注入到浮栅20上，从而编程存储器单元24。可以通过将正电压置于控制栅极22和漏极区16上以及感测电流来读取存储器单元24。
图3示出了替代分裂栅存储器单元28，其具有与存储器单元10相同元件但附加具有设置在源极区14上方并与其绝缘的擦除栅极30以及位于浮栅20上方并与其绝缘的耦合栅极32。可以通过将高电压置于擦除栅极30上并且可选地将负电压置于耦合栅极32上以引起电子从浮栅20隧穿到擦除栅极30，从而擦除存储器单元28。可以通过将正电压置于控制栅极22、擦除栅极30、耦合栅极32和源极区14上以及将电流置于漏极区16上以将来自流过沟道区18的电流的电子注入到浮栅20上，从而编程存储器单元28。可以通过将正电压置于控制栅极22和漏极区16上(并且可选地将正电压置于擦除栅极30和/或耦合栅极32上)以及感测电流来读取存储器单元28。
对于所有上面引用的存储器单元，其通常以数字方式操作，这意味着在编程操作、擦除操作和读取操作中的每一者中施加电压，以将存储器单元编程到“0”状态，将存储器单元擦除到“1”状态，并读取存储器单元以确定它们是处于被编程状态还是处于被擦除状态。在数字操作中，每个存储器单元可仅存储一位数据(即，该单元仅具有两种可能的编程状态)，这些数据通过将存储器单元置于高于其读取阈值来读取，由此如果未使用电子编程则其将传导读取电流，并且如果使用电子编程则其将不传导(或传导非常少)。
以模拟方式操作上述存储器单元也是可能的，由此每个存储器单元可被编程到许多编程状态中的一者，这通过使用亚阈值读取操作读取存储器单元来确定。具体地讲，可以用电子对每个存储器单元进行逐步编程，直到实现期望的编程状态。在读取操作期间，选择一个或多个存储器单元读取电压以将存储器单元置于亚阈值状态(即，无论存储器单元的编程状态如何，一个或多个读取电压不足以将存储器单元接通)，使得通过存储器单元的沟道区的任何电流都表示亚阈值泄漏电流。然而，该亚阈值泄漏电流将与存储器单元的编程状态成比例，并且因此指示存储器单元的编程状态。因此，以这种方式，存储器单元可以模拟方式使用，由此它们被编程到模拟编程状态并产生与模拟编程状态成比例的模拟读取电流。模拟操作对于诸如神经网的应用是理想的，其中存储器单元用于存储单独的权重值，并且阵列用于执行矢量/矩阵乘法(即，神经元层输入被置于字线上，并且有效地乘以存储在各个存储器单元中的权重以在位线上产生输出)。
在数字操作中，通常在单次读取操作中读取整行存储单元。这意味着不仅字线被激活到其读取电压，而且该行存储器单元的位线中的每条也在读取操作期间被激活。因此，数字操作的峰值电流需求由激活一个字线和所有位线所需的电流需求决定。然而，在模拟操作中，可以同时激活所有字线和位线(例如，在矢量/矩阵乘法运算期间)。这意味着存储器阵列在模拟操作中的峰值电流需求可为数字操作的峰值电流需求的许多倍。高峰值电流需求可导致可引发装置故障的过量电源噪声、也可引发装置故障的显著电压降、以及对由RF能量供电的装置的不利影响。电流需求的来源包括大字线驱动器、用于差分电流感测的位线预充电的差分运算放大器、以及启动。在所有情况下，电压和电流源需要处理用于操作存储器阵列的峰值电压和电流要求，这使得这些器件更大并且消耗更多的电力。
需要一种减少峰值电力需求和噪声的非易失性存储器阵列架构和设计。
发明内容
上述问题和需求通过一种存储器设备来解决，所述存储器设备包括：多个存储器单元，所述多个存储器单元按行和列布置；多条字线，所述多条字线各自连接到所述存储器单元的一行；多条位线，所述多条位线各自连接到所述存储器单元的一列；字线驱动器，所述字线驱动器连接到所述字线；位线驱动器，所述位线驱动器连接到所述位线；多个字线开关，所述多个字线开关各自设置在所述字线中的一条上，用于选择性地将所述存储器单元的所述行中的一者连接到所述字线驱动器以及将所述存储器单元的所述行中的一者从所述字线驱动器断开连接；多个位线开关，所述多个位线开关各自设置在所述位线中的一条上，以用于选择性地将所述存储器单元的所述列中的一者连接到所述位线驱动器以及将所述存储器单元的所述列中的一者从所述位线驱动器断开连接；以及控制器，所述控制器被配置为控制所述多个字线开关以在第一时间点将所述存储器单元的所述行中的一些而不是全部连接到所述字线驱动器，并且控制所述多个位线开关以在第二时间点将所述存储器单元的所述列中的一些而不是全部连接到所述位线驱动器。
一种存储器设备包括：多个存储器单元，所述多个存储器单元按行和列布置；多条字线，所述多条字线各自连接到所述存储器单元的一行；多条位线，所述多条位线各自连接到存储器单元的一列；字线驱动器，所述字线驱动器连接到所述字线；位线驱动器，所述位线驱动器连接到所述位线；多个字线开关，所述多个字线开关各自设置在所述字线中的一条上，用于选择性地将存储器单元的所述行中的一者连接到所述字线驱动器以及将存储器单元的所述行中的一者从所述字线驱动器断开连接；以及控制器，所述控制器被配置为控制所述多个字线开关以在第一时间点将所述存储器单元的所述行中的一些而不是全部连接到所述字线驱动器。
一种存储器设备包括：多个存储器单元，所述多个存储器单元按行和列布置；多条字线，所述多条字线各自连接到所述存储器单元的一行；多条位线，所述多条位线各自连接到存储器单元的一列；字线驱动器，所述字线驱动器连接到所述字线；位线驱动器，所述位线驱动器连接到所述位线；多个位线开关，所述多个位线开关各自设置在所述位线中的一条上，以用于选择性地将所述存储器单元的所述列中的一者连接到所述位线驱动器以及将所述存储器单元的所述列中的一者从所述位线驱动器断开连接；以及控制器，所述控制器被配置为控制所述多个位线开关以在第一时间点将所述存储器单元的所述列中的一些而不是全部连接到所述位线驱动器。
一种操作存储器设备的方法，其中所述存储器设备包括：多个存储器单元，所述多个存储器单元按行和列布置；多条字线，所述多条字线各自连接到所述存储器单元的一行；多条位线，所述多条位线各自连接到存储器单元的一列；字线驱动器，所述字线驱动器连接到所述字线；位线驱动器，所述位线驱动器连接到所述位线；多个字线开关，所述多个字线开关各自设置在所述字线中的一条上，用于选择性地将所述存储器单元的所述行中的一者连接到所述字线驱动器以及将所述存储器单元的所述行中的一者从所述字线驱动器断开连接；以及多个位线开关，所述多个位线开关各自设置在所述位线中的一条上，以用于选择性地将所述存储器单元的所述列中的一者连接到所述位线驱动器以及将所述存储器单元的所述列中的一者从所述位线驱动器断开连接。所述方法包括：操作所述多个字线开关以在第一时间点将所述存储器单元的所述行中的一些而不是全部连接到所述字线驱动器，以及操作所述多个位线开关以在第二时间点将所述存储器单元的所述列中的一些而不是全部连接到所述位线驱动器。
通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。
附图说明
图1是具有两个导电栅极的传统分离栅极存储器单元的侧剖视图。
图2是具有三个导电栅极的传统分离栅极存储器单元的侧剖视图。
图3是具有四个导电栅极的传统分离栅极存储器单元的侧剖视图。
图4是本发明的存储器阵列配置的示意图。
图5是示出本发明的示例性存储器设备的架构的平面图。
具体实施方式
通过选择性地将在特定时间点一起操作的某些部件分组，并且在特定操作期间一起操作该组部件以排除其他部件，可减少用于操作存储器阵列的电力和电流需求。这样做时，供应电流和电压的部件的尺寸和复杂性可减小，并且将消耗较少的电力。
图4示出了本发明的存储器阵列配置，并且适用于前述存储器单元配置中的任一者。存储器阵列38包括以行和列布置的存储器单元40。字线WL0、WL1……WLn-1和WLn沿行方向延伸并由字线驱动器42驱动。位线BL0、BL1……BLP-1和BLp在列方向上延伸，并且由位线驱动器44驱动。位线驱动器44不仅包括用于将电压/电流驱动到位线上的电路，而且还包括用于感测位线上的电压/电流的感测放大器电路。每个存储器单元40位于字线WL中的一个与位线BL中的一个的交汇处。字线WL0-WLn中的每一者连接到和/或形成整行的存储器单元40的控制栅极(也称为字线栅或选择栅)。位线BL0-BLp中的每一者连接到整列的存储器单元40的漏极区。
每条字线WL包括开关(WL开关46)，该开关选择性地传递或阻断来自字线驱动器42的字线WL上的输入信号。具体地讲，每个开关具有闭合或连接状态和打开或断开状态，在闭合或连接状态下，每个开关将传导或传递信号从其通过，在断开或断开状态下，每个开关将不传导或传递信号从其通过。字线开关46可以成组481、482……48m)，其中每组中的所有字线开关46一起操作。字线开关46响应于一个或多个WL开关控制线50上的控制信号而打开(以阻挡信号)和闭合(以传递信号)。
每个位线BL包括开关(BL开关52)，该开关选择性地将位线上的信号传递到位线驱动器44或阻挡来自位线驱动器44的位线上的信号。具体地讲，每个开关具有闭合或连接状态和打开或断开状态，在闭合或连接状态下，每个开关将传导或传递信号从其通过，在断开或断开状态下，每个开关将不传导或传递信号从其通过。位线开关52可以被分组成组541、542……54k)，其中每组中的所有位线开关52一起操作。位线开关52响应于一个或多个BL开关控制线56上的控制信号而打开(以阻挡信号)和闭合(以传递信号)。
本发明通过选择性地控制字线WL上的WL开关46和位线BL上的BL开关52来管理和控制峰值电流/电力需求。具体而言，在某个时间点，仅激活(闭合)一些WL开关46，以将电压/电流从字线驱动器42传递到仅一些字线WL。类似地，在某个时间点仅激活(闭合)一些BL开关52，以在位线驱动器44与仅一些位线BL之间传递电压/电流。通过使WL开关46中的一些但不是全部和/或BL开关52中的一些但不是全部同时闭合，降低了存储器阵列的峰值电流需求。峰值电流需求的这种降低可通过同时激活WL开关46的组48中的一个或多个但不是全部来实现。类似地，峰值电流需求的这种降低可通过同时激活BL开关52的组54中的一个或多个但不是全部来实现。
例如，某些操作要求位线被预充电到特定电压。在这样的操作期间，BL开关52的组54中的一个或多个但不是全部可以被激活(闭合)，使得位线驱动器44同时(即，在第一时间点)给仅一些位线预充电。其他位线可以在稍后的时间(即，在与第一时间点不同的一个或多个其他时间点)预充电。在另一个示例中，感测放大器电路可包括差分感测放大器，每个差分感测放大器检测两条位线之间的电压差。BL开关52可以用于在不同时间顺序地激活连接到位线驱动器44中的不同差分感测放大器的不同位线组54。在又一个示例中，字线和位线在某些操作期间释放电压(即，通过耦合到地)。WL开关46和/或BL开关52可以在该操作期间的不同时间连续地闭合，使得在同一时间仅一些线路放电(这降低了接地噪声)。这可单独地(一个开关接一个开关)或按组(一组接一组、多组接多组)进行。在上述示例的任一个中，来自涉及一组开关的操作的响应可以是对另一组开关的输入触发。
每个开关组46/54中字线WL和位线BL的数量可以根据设备的峰值电流需求而变化。作为另外一种选择，开关可单独操作而不成组操作。上述WL开关46和BL开关52允许简化字线驱动器42和位线驱动器44的设计和操作。
在图5中示出示例性存储器设备的架构。存储器设备包括非易失性存储器单元的阵列60，该阵列可被分隔成两个单独的平面(平面A 62a和平面B 62b)。存储器单元可以是图1至图3中所示的类型的存储器单元，可以形成在单个芯片上，可以在半导体衬底12中按多行和多列布置。与非易失性存储器单元的阵列相邻的是地址解码器(例如，XDEC 64(优选地包括字线驱动器42的行解码器)、SLDRV 66(用于驱动源极线的源极线驱动器)、YMUX 68(优选地包括位线驱动器44的列解码器)、HVDEC 70(高电压解码器)和位线控制器(BLINHCTL 72)，其用于解码地址并在所选存储器单元的读取、编程和擦除操作期间向各种存储器单元栅极和区提供各种电压。控制器76(包含控制电路)控制各种设备元件以实施目标存储器单元上的每个操作(编程、擦除、读取)。电荷泵CHRGPMP 74提供用于在控制器76的控制下读取、编程和擦除存储器单元的各种电压。WL开关控制线50和BL开关控制线56上的控制信号优选地由控制器76提供。
应当理解，本发明不限于上述的和在本文中示出的实施方案，而是涵盖在任何权利要求书的范围内的任何和所有变型形式。例如，对本文中本发明的引用不旨在限制任何权利要求书或权利要求术语的范围，而是仅参考可由一项或多项权利要求书覆盖的一个或多个特征。上文所述的材料、工艺和数值的示例仅为示例性的，而不应视为限制权利要求书。材料的单个层可形成为此类材料或类似材料的多个层，并且反之亦然。
应当指出，如本文所用，术语“在…上方”和“在…上”两者包容地包含“直接在…上”(之间未设置中间材料、元件或空间)和“间接在…上”(之间设置有中间材料、元件或空间)。类似地，术语“相邻”包括“直接相邻”(之间没有设置中间材料、元件或空间)和“间接相邻”(之间设置有中间材料、元件或空间)，“安装到”包括“直接安装到”(之间没有设置中间材料、元件或空间)和“间接安装到”(之间设置有中间材料、元件或空间)，并且“电耦合至”包括“直接电耦合至”(之间没有将元件电连接在一起的中间材料或元件)和“间接电耦合至”(之间有将元件电连接在一起的中间材料或元件)。例如，“在衬底上方”形成元件可包括在两者间没有中间材料/元件的情况下在衬底上直接形成元件，以及在两者间有一个或多个中间材料/元件的情况下在衬底上间接形成元件。

Claims (22)

1.一种存储器设备，包括：
多个存储器单元，所述多个存储器单元按行和列布置；
多条字线，所述多条字线各自连接到所述存储器单元的一行；
多条位线，所述多条位线各自连接到所述存储器单元的一列；
字线驱动器，所述字线驱动器连接到所述字线；
位线驱动器，所述位线驱动器连接到所述位线；
多个字线开关，所述多个字线开关各自设置在所述字线中的一条上，用于选择性地将所述存储器单元的所述行中的一者连接到所述字线驱动器以及将所述存储器单元的所述行中的一者从所述字线驱动器断开连接；
多个位线开关，所述多个位线开关各自设置在所述位线中的一条上，以用于选择性地将所述存储器单元的所述列中的一者连接到所述位线驱动器以及将所述存储器单元的所述列中的一者从所述位线驱动器断开连接；和
控制器，所述控制器被配置为控制所述多个字线开关以在第一时间点将所述存储器单元的所述行中的一些而不是全部连接到所述字线驱动器，并且控制所述多个位线开关以在第二时间点将所述存储器单元的所述列中的一些而不是全部连接到所述位线驱动器。
2.根据权利要求1所述的存储器设备，其特征在于，第一时间点与所述第二时间点相同。
3.根据权利要求1所述的存储器设备，其特征在于，第一时间点在所述第二时间点之前或之后。
4.根据权利要求1所述的存储器设备，其特征在于，所述多个字线开关包括m个组的所述字线开关，其中m是大于1的整数，并且其中所述控制器被配置为：
控制所述m个组中的第一组中的所述字线开关在所述第一时间点处于连接状态；
控制所述m个组中的第二组中的所述字线开关在所述第一时间点处于断开状态；
控制所述m个组中的所述第一组中的所述字线开关在所述第一时间点之后的第三时间点处于断开状态；以及
控制所述m个组中的所述第二组中的所述字线开关在所述第三时间点处于连接状态。
5.根据权利要求4所述的存储器设备，其特征在于，所述字线驱动器被配置为在所述第一时间点和所述第三时间点将具有处于连接状态的字线开关的所述字线中的任一条字线耦合到接地电压。
6.根据权利要求1所述的存储器设备，其特征在于，所述多个位线开关包括k个组的所述位线开关，其中k是大于1的整数，并且其中所述控制器被配置为：
控制所述k个组中的第一组中的所述位线开关在所述第二时间点处于连接状态；
控制所述k个组中的第二组中的所述位线开关在所述第二时间点处于断开状态；
控制所述k个组中的所述第一组中的所述位线开关在所述第二时间点之后的第三时间点处于断开状态；以及
控制所述k个组中的所述第二组中的所述位线开关在所述第三时间点处于连接状态。
7.根据权利要求6所述的存储器设备，其特征在于，所述位线驱动器被配置为在所述第二时间点和所述第三时间点将具有处于连接状态的位线开关的所述位线中的任一条位线充电到特定电压。
8.根据权利要求6所述的存储器设备，其特征在于，所述位线驱动器被配置为在所述第二时间点和所述第三时间点将具有处于连接状态的位线开关的所述位线中的任一条位线耦合到接地电压。
9.根据权利要求6所述的存储器设备，其特征在于，所述位线驱动器包括感测放大器电路，所述感测放大器电路被配置为在所述第二时间点和所述第三时间点感测具有处于连接状态的位线开关的所述位线中的任一条位线上的电压或电流。
10.根据权利要求1所述的存储器设备，其特征在于，所述多个字线开关包括m个组的所述字线开关，其中m是大于1的整数，所述多个位线开关包括k个组的所述位线开关，其中k是大于1的整数，并且所述控制器被配置为：
控制所述m个组中的第一组中的所述字线开关在所述第一时间点处于连接状态；
控制所述m个组中的第二组中的所述字线开关在所述第一时间点处于断开状态；
控制所述m个组中的所述第一组中的所述字线开关在所述第一时间点之后的第三时间点处于断开状态；
控制所述m个组中的所述第二组中的所述字线开关在所述第三时间点处于连接状态；
控制所述k个组中的第一组中的所述位线开关在与所述第一时间点相同的所述第二时间点处于连接状态；
控制所述k个组中的第二组中的所述位线开关在所述第二时间点处于断开状态；
控制所述k个组中的所述第一组中的所述位线开关在所述第三时间点处于断开状态；以及
控制所述k个组中的所述第二组中的所述位线开关在所述第三时间点处于连接状态。
11.一种存储器设备，包括：
多个存储器单元，所述多个存储器单元按行和列布置；
多条字线，所述多条字线各自连接到所述存储器单元的一行；
多条位线，所述多条位线各自连接到所述存储器单元的一列；
字线驱动器，所述字线驱动器连接到所述字线；
位线驱动器，所述位线驱动器连接到所述位线；
多个字线开关，所述多个字线开关各自设置在所述字线中的一条上，用于选择性地将所述存储器单元的所述行中的一者连接到所述字线驱动器以及将所述存储器单元的所述行中的一者从所述字线驱动器断开连接；和
控制器，所述控制器被配置为控制所述多个字线开关以在第一时间点将所述存储器单元的所述行中的一些而不是全部连接到所述字线驱动器。
12.根据权利要求11所述的存储器设备，其特征在于，所述多个字线开关包括m个组的所述字线开关，其中m是大于1的整数，并且其中所述控制器被配置为：
控制所述m个组中的第一组中的所述字线开关在所述第一时间点处于连接状态；
控制所述m个组中的第二组中的所述字线开关在所述第一时间点处于断开状态；
控制所述m个组中的所述第一组中的所述字线开关在所述第一时间点之后的第二时间点处于断开状态；以及
控制所述m个组中的所述第二组中的所述字线开关在所述第二时间点处于连接状态。
13.一种存储器设备，包括：
多个存储器单元，所述多个存储器单元按行和列布置；
多条字线，所述多条字线各自连接到所述存储器单元的一行；
多条位线，所述多条位线各自连接到所述存储器单元的一列；
字线驱动器，所述字线驱动器连接到所述字线；
位线驱动器，所述位线驱动器连接到所述位线；
多个位线开关，所述多个位线开关各自设置在所述位线中的一条上，以用于选择性地将所述存储器单元的所述列中的一者连接到所述位线驱动器以及将所述存储器单元的所述列中的一者从所述位线驱动器断开连接；和
控制器，所述控制器被配置为控制所述多个位线开关以在第一时间点将所述存储器单元的所述列中的一些而不是全部连接到所述位线驱动器。
14.根据权利要求13所述的存储器设备，其特征在于，所述多个位线开关包括k个组的所述位线开关，其中k是大于1的整数，并且其中所述控制器被配置为：
控制所述k个组中的第一组中的所述位线开关在所述第一时间点处于连接状态；
控制所述k个组中的第二组中的所述位线开关在所述第一时间点处于断开状态；
控制所述k个组中的所述第一组中的所述位线开关在所述第一时间点之后的第二时间点处于断开状态；以及
控制所述k个组中的所述第二组中的所述位线开关在所述第二时间点处于连接状态。
15.一种操作存储器设备的方法，所述存储器设备包括：
多个存储器单元，所述多个存储器单元按行和列布置，
多条字线，所述多条字线各自连接到所述存储器单元的一行，
多条位线，所述多条位线各自连接到所述存储器单元的一列，
字线驱动器，所述字线驱动器连接到所述字线，
位线驱动器，所述位线驱动器连接到所述位线，
多个字线开关，所述多个字线开关各自设置在所述字线中的一条上，用于选择性地将所述存储器单元的所述行中的一者连接到所述字线驱动器以及将所述存储器单元的所述行中的一者从所述字线驱动器断开连接，和
多个位线开关，所述多个位线开关各自设置在所述位线中的一条上，以用于选择性地将所述存储器单元的所述列中的一者连接到所述位线驱动器以及将所述存储器单元的所述列中的一者从所述位线驱动器断开连接；
所述方法包括：
操作所述多个字线开关以在第一时间点将所述存储器单元的所述行中的一些而不是全部连接到所述字线驱动器，以及
操作所述多个位线开关以在第二时间点将所述存储器单元的所述列中的一些而不是全部连接到所述位线驱动器。
16.根据权利要求15所述的方法，其特征在于，所述多个字线开关包括m个组的所述字线开关，其中m是大于1的整数，并且其中所述方法包括：
操作所述m个组中的第一组中的所述字线开关在所述第一时间点处于连接状态；
操作所述m个组中的第二组中的所述字线开关在所述第一时间点处于断开状态；
操作所述m个组中的所述第一组中的所述字线开关在所述第一时间点之后的第三时间点处于断开状态；以及
操作所述m个组中的所述第二组中的所述字线开关在所述第三时间点处于连接状态。
17.根据权利要求16所述的方法，其特征在于，还包括：
在所述第一时间点和所述第三时间点将具有处于连接状态的字线开关的所述字线中的任一条字线耦合到接地电压。
18.根据权利要求15所述的方法，其特征在于，所述多个位线开关包括k个组的所述位线开关，其中k是大于1的整数，并且其中所述方法包括：
操作所述k个组中的第一组中的所述位线开关在所述第二时间点处于连接状态；
操作所述k个组中的第二组中的所述位线开关在所述第二时间点处于断开状态；
操作所述k个组中的所述第一组中的所述位线开关在所述第二时间点之后的第三时间点处于断开状态；以及
操作所述k个组中的所述第二组中的所述位线开关在所述第三时间点处于连接状态。
19.根据权利要求18所述的方法，其特征在于，还包括：
在所述第二时间点和所述第三时间点将具有处于连接状态的位线开关的所述位线中的任一条位线充电到特定电压。
20.根据权利要求18所述的方法，其特征在于，还包括：
在所述第二时间点和所述第三时间点将具有处于连接状态的位线开关的所述位线中的任一条位线耦合到接地电压。
21.根据权利要求18所述的方法，其特征在于，还包括：
在所述第二时间点和所述第三时间点感测具有处于连接状态的位线开关的所述位线中的任一条位线上的电压或电流。
22.根据权利要求15所述的方法，其特征在于，所述多个字线开关包括m个组的所述字线开关，其中m是大于1的整数，并且所述多个位线开关包括k个组的所述位线开关，其中k是大于1的整数，所述方法包括：
操作所述m个组中的第一组中的所述字线开关在所述第一时间点处于连接状态；
操作所述m个组中的第二组中的所述字线开关在所述第一时间点处于断开状态；
操作所述m个组中的所述第一组中的所述字线开关在所述第一时间点之后的第三时间点处于断开状态；
操作所述m个组中的所述第二组中的所述字线开关在所述第三时间点处于连接状态；
操作所述k个组中的第一组中的所述位线开关在与所述第一时间点相同的所述第二时间点处于连接状态；
操作所述k个组中的第二组中的所述位线开关在所述第二时间点处于断开状态；
操作所述k个组中的所述第一组中的所述位线开关在所述第三时间点处于断开状态；以及
操作所述k个组中的所述第二组中的所述位线开关在所述第三时间点处于连接状态。
CN201980021261.2A 2018-03-23 2019-01-28 用于在非易失性存储器阵列中管理峰值电力需求和噪声的系统和方法 Pending CN111919255A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862647573P 2018-03-23 2018-03-23
US62/647,573 2018-03-23
US16/015,020 2018-06-21
US16/015,020 US10580491B2 (en) 2018-03-23 2018-06-21 System and method for managing peak power demand and noise in non-volatile memory array
PCT/US2019/015369 WO2019182684A2 (en) 2018-03-23 2019-01-28 System and method for managing peak power demand and noise in non-volatile memory array

Publications (1)

Publication Number Publication Date
CN111919255A true CN111919255A (zh) 2020-11-10

Family

ID=67985589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980021261.2A Pending CN111919255A (zh) 2018-03-23 2019-01-28 用于在非易失性存储器阵列中管理峰值电力需求和噪声的系统和方法

Country Status (7)

Country Link
US (1) US10580491B2 (zh)
EP (1) EP3769307B1 (zh)
JP (1) JP7093419B2 (zh)
KR (1) KR102282580B1 (zh)
CN (1) CN111919255A (zh)
TW (1) TWI685848B (zh)
WO (1) WO2019182684A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150497A (ja) 2020-03-19 2021-09-27 キオクシア株式会社 記憶装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602784A (en) * 1994-09-16 1997-02-11 Matsushita Electronics Corporation Power consumption reducing circuit having word-line resetting ability regulating transistors
US7382657B2 (en) * 2004-06-17 2008-06-03 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having bit line precharge circuit controlled by address decoded signals
US20100284221A1 (en) * 2009-05-06 2010-11-11 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for controlling word line or bit line thereof
CN102859603A (zh) * 2010-04-27 2013-01-02 莫塞德技术公司 具有交替选择的相变存储阵列块
CN107545917A (zh) * 2016-06-29 2018-01-05 爱思开海力士有限公司 存储器件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US6404670B2 (en) 1996-05-24 2002-06-11 Uniram Technology, Inc. Multiple ports memory-cell structure
US6256224B1 (en) * 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US7868657B1 (en) * 2009-07-22 2011-01-11 Qualcomm, Incorporated High voltage logic circuits
US8305808B2 (en) * 2010-08-12 2012-11-06 Yield Microelectronics Corp. Low-voltage EEPROM array
JP2012069203A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の駆動方法
US8400864B1 (en) 2011-11-01 2013-03-19 Apple Inc. Mechanism for peak power management in a memory
US10541029B2 (en) * 2012-08-01 2020-01-21 Micron Technology, Inc. Partial block memory operations
CN104956481B (zh) * 2013-02-19 2018-01-09 松下知识产权经营株式会社 非易失性半导体存储装置
JP2014170599A (ja) * 2013-03-01 2014-09-18 Toshiba Corp 半導体記憶装置
US20150155039A1 (en) * 2013-12-02 2015-06-04 Silicon Storage Technology, Inc. Three-Dimensional Flash NOR Memory System With Configurable Pins
JP6151203B2 (ja) * 2014-03-04 2017-06-21 株式会社東芝 演算制御装置、それを備えたメモリシステム、および、情報処理装置
JP6271460B2 (ja) * 2015-03-02 2018-01-31 東芝メモリ株式会社 半導体記憶装置
US9672930B2 (en) * 2015-05-29 2017-06-06 Silicon Storage Technology, Inc. Low power operation for flash memory system
KR102469172B1 (ko) * 2016-03-14 2022-11-22 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이의 검증 라이트 방법
JP6833873B2 (ja) * 2016-05-17 2021-02-24 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 不揮発性メモリアレイを使用したディープラーニングニューラルネットワーク分類器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602784A (en) * 1994-09-16 1997-02-11 Matsushita Electronics Corporation Power consumption reducing circuit having word-line resetting ability regulating transistors
US7382657B2 (en) * 2004-06-17 2008-06-03 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having bit line precharge circuit controlled by address decoded signals
US20100284221A1 (en) * 2009-05-06 2010-11-11 Samsung Electronics Co., Ltd. Nonvolatile memory device and method for controlling word line or bit line thereof
CN102859603A (zh) * 2010-04-27 2013-01-02 莫塞德技术公司 具有交替选择的相变存储阵列块
CN107545917A (zh) * 2016-06-29 2018-01-05 爱思开海力士有限公司 存储器件

Also Published As

Publication number Publication date
EP3769307A4 (en) 2021-11-03
WO2019182684A2 (en) 2019-09-26
EP3769307A2 (en) 2021-01-27
WO2019182684A3 (en) 2020-05-14
TWI685848B (zh) 2020-02-21
JP2021518627A (ja) 2021-08-02
EP3769307B1 (en) 2023-11-08
US10580491B2 (en) 2020-03-03
JP7093419B2 (ja) 2022-06-29
KR102282580B1 (ko) 2021-07-28
KR20200102520A (ko) 2020-08-31
US20190295647A1 (en) 2019-09-26
TW201941210A (zh) 2019-10-16

Similar Documents

Publication Publication Date Title
KR100530115B1 (ko) 반도체 기억장치 및 메모리 어레이의 소거방법
US6570787B1 (en) Programming with floating source for low power, low leakage and high density flash memory devices
CN111344791B (zh) 用于在非易失性存储器中存储多位数据的系统和方法
CN101243517A (zh) 具有用于增强的擦除/编程/检验操作的高级主位线分割电路的存储器结构
CN104835523A (zh) 电流检测电路及半导体存储装置
CN105009219A (zh) 非易失性半导体存储装置及其读取方法
EP1774530B1 (en) Flash memory unit and method of programming a flash memory device
WO2015175170A1 (en) System and method for reducing disturbances during programming of split gate flash memory cells
CN111527547B (zh) 在非易失性存储器中存储和检索多位数据的系统和方法
EP3769307B1 (en) System and method for managing peak power demand and noise in non-volatile memory array
US7301820B2 (en) Non-volatile memory dynamic operations
CN111095410B (zh) 通过优化编程操作来执行推理引擎的系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination