JP2008508662A - フラッシュメモリユニット、およびフラッシュメモリ素子のプログラミング方法 - Google Patents
フラッシュメモリユニット、およびフラッシュメモリ素子のプログラミング方法 Download PDFInfo
- Publication number
- JP2008508662A JP2008508662A JP2007524789A JP2007524789A JP2008508662A JP 2008508662 A JP2008508662 A JP 2008508662A JP 2007524789 A JP2007524789 A JP 2007524789A JP 2007524789 A JP2007524789 A JP 2007524789A JP 2008508662 A JP2008508662 A JP 2008508662A
- Authority
- JP
- Japan
- Prior art keywords
- source
- voltage
- programming
- memory element
- pass transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000005513 bias potential Methods 0.000 claims abstract description 16
- 238000007667 floating Methods 0.000 claims description 17
- 230000006870 function Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000002784 hot electron Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 240000005020 Acaciella glauca Species 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Abstract
Description
この発明は、概して、不揮発性メモリ素子の分野に関し、より特定的には、プログラミング制御を向上させるために、ソース接合バイアスを用いてフラッシュメモリユニットのメモリ素子をプログラミングする方法に関する。
現代の集積回路製造において普及している傾向として、フラッシュメモリユニットなどの集積回路メモリユニット上の単位面積当たりに記憶されるデータの量の増大が挙げられる。すなわち、フラッシュメモリ技術が発達すると、速度および記憶密度がますます高くなる。現代のフラッシュメモリユニットは、メモリユニットを構成するメモリセルのアレイに蓄積された電荷の不揮発性を特徴とする。
たとえば、電子)が、消去プロセス後に電荷蓄積層に再注入されて、過消去されたフラッシュメモリセルのしきい値電圧を回復させる。
この発明の一局面に従うと、この発明は、メモリユニットからフラッシュメモリ素子をプログラミングする方法に向けられる。当該方法は、プログラミングゲート電圧をメモリ素子の制御ゲートに印加することと、プログラミングドレイン電圧をメモリ素子のドレインに印加することと、メモリユニットにとって外部電源から利用可能な動作電圧よりも高い電圧を有する制御信号で制御されるパストランジスタを用いて、メモリ素子のソースにソースバイアス電位を結合することとを含み得る。
以下の詳細な説明においては、同様の構成要素は、この発明のさまざまな実施例において示されるか否かにかかわらず、同じ参照符号が付与されている。この発明を明瞭かつ簡潔に示すために、添付の図面は必ずしも縮尺どおりでない可能性があり、いくつかの特徴がいくらか概略的な形で示され得る。
され得ることが認識されるべきである。
Claims (10)
- メモリユニット(2)からフラッシュメモリ素子(28)をプログラミングする方法であって、
前記メモリ素子の制御ゲート(32)にプログラミングゲート電圧を印加することと、
前記メモリ素子のドレイン(42)にプログラミングドレイン電圧を印加することと、
前記メモリユニットにとって外部電源から利用可能な動作電圧よりも高い電圧を有する制御信号で制御されるパストランジスタを用いて、前記メモリ素子のソース(38)にソースバイアス電位を結合することとを含む、方法。 - 前記制御信号は、前記プログラミングドレイン電圧の選択的に印加されたもの、請求項1に記載の方法。
- 前記制御信号は、前記プログラミングゲート電圧の選択的に印加されたもの、請求項1に記載の方法。
- 前記制御信号の電圧は、前記メモリユニットにとって前記外部電源から利用可能な動作電圧の少なくとも3倍である、請求項1に記載の方法。
- 前記メモリ素子の前記ソースに前記ソースバイアス電位を結合することは、前記メモリ素子のセクタの共通ソース接合ノード(40)に前記ソースバイアス電位を結合することを含む、請求項1から4のいずれかに記載の方法。
- 前記パストランジスタは、ソース−電圧−ソース抵抗器(46)を前記メモリ素子の前記ソースに結合する、請求項1から5のいずれかに記載の方法。
- 前記制御信号は、論理回路(8)を用いて前記パストランジスタに選択的に印加される、請求項1から6のいずれかに記載の方法。
- 前記メモリ素子は、浮遊ゲートメモリ素子および電荷トラップ誘電メモリ素子から選択される、請求項1から7のいずれかに記載の方法。
- 複数のフラッシュメモリ素子(28)がセクタに配置されているフラッシュメモリユニット(2)であって、
前記メモリ素子を作動的に形成するよう、複数のビット線(14)および電荷蓄積層(18)に対して配置される複数のワード線(22)と、
プログラミング中に前記メモリ素子のためのソース導電性領域として機能するよう接続されたビット線によって規定される共通ソース接合ノード(40)にソースバイアス電圧を結合するよう制御信号に応答して選択的に動作可能なパストランジスタ(44)と、
プログラミングゲート電圧またはプログラミングドレイン電圧のうちの1つを制御信号として前記パストランジスタに選択的に印加するための制御回路(48)とを含む、フラッシュメモリユニット。 - 前記パストランジスタのソースバイアス入力ノードに接続されるソース−電圧−ソース抵抗器(46)をさらに含む、請求項9に記載のメモリユニット。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/909,693 US7042767B2 (en) | 2004-08-02 | 2004-08-02 | Flash memory unit and method of programming a flash memory device |
PCT/US2005/014979 WO2006022908A1 (en) | 2004-08-02 | 2005-04-29 | Flash memory unit and method of programming a flash memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008508662A true JP2008508662A (ja) | 2008-03-21 |
Family
ID=34968955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007524789A Pending JP2008508662A (ja) | 2004-08-02 | 2005-04-29 | フラッシュメモリユニット、およびフラッシュメモリ素子のプログラミング方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7042767B2 (ja) |
EP (1) | EP1774530B1 (ja) |
JP (1) | JP2008508662A (ja) |
KR (1) | KR100928737B1 (ja) |
CN (1) | CN1993767A (ja) |
DE (1) | DE602005004553T2 (ja) |
TW (1) | TWI373047B (ja) |
WO (1) | WO2006022908A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8587049B2 (en) * | 2006-07-17 | 2013-11-19 | Spansion, Llc | Memory cell system with charge trap |
US7586787B2 (en) * | 2007-09-20 | 2009-09-08 | Kilopass Technology Inc. | Reducing bit line leakage current in non-volatile memories |
US7764547B2 (en) * | 2007-12-20 | 2010-07-27 | Sandisk Corporation | Regulation of source potential to combat cell source IR drop |
US8274829B2 (en) * | 2008-06-09 | 2012-09-25 | Aplus Flash Technology, Inc. | Row-decoder and source-decoder structures suitable for erase in unit of page, sector and chip of a NOR-type flash operating below +/− 10V BVDS |
US8295087B2 (en) * | 2008-06-16 | 2012-10-23 | Aplus Flash Technology, Inc. | Row-decoder and select gate decoder structures suitable for flashed-based EEPROM operating below +/− 10v BVDS |
WO2009154799A1 (en) * | 2008-06-20 | 2009-12-23 | Aplus Flash Technology, Inc. | An apparatus and method for inhibiting excess leakage current in unselected nonvolatile memory cells in an array |
KR102084288B1 (ko) | 2012-11-05 | 2020-03-03 | 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. | 디스플레이의 휘도 보상 |
CN112863580A (zh) * | 2021-01-22 | 2021-05-28 | 珠海创飞芯科技有限公司 | 一种存储器的编程方法及存储器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001195890A (ja) * | 2000-01-12 | 2001-07-19 | Sharp Corp | 不揮発性半導体メモリ装置の書込み方式および書込み回路 |
JP2003507834A (ja) * | 1999-08-13 | 2003-02-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フラッシュeepromのプログラミングおよび過剰消去訂正モードにおけるビット線漏れ電流を消滅させる回路の実現 |
JP2003123493A (ja) * | 2001-10-12 | 2003-04-25 | Fujitsu Ltd | ソース電位を制御してプログラム動作を最適化した不揮発性メモリ |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5204835A (en) * | 1990-06-13 | 1993-04-20 | Waferscale Integration Inc. | Eprom virtual ground array |
US5346842A (en) * | 1992-02-04 | 1994-09-13 | National Semiconductor Corporation | Method of making alternate metal/source virtual ground flash EPROM cell array |
JP2917722B2 (ja) * | 1993-01-07 | 1999-07-12 | 日本電気株式会社 | 電気的書込消去可能な不揮発性半導体記憶装置 |
US5717634A (en) * | 1995-07-19 | 1998-02-10 | Texas Instruments Incorporated | Programmable and convertible non-volatile memory array |
US6009017A (en) * | 1998-03-13 | 1999-12-28 | Macronix International Co., Ltd. | Floating gate memory with substrate band-to-band tunneling induced hot electron injection |
US5901090A (en) * | 1998-05-27 | 1999-05-04 | Advanced Micro Devices | Method for erasing flash electrically erasable programmable read-only memory (EEPROM) |
US5875130A (en) * | 1998-05-27 | 1999-02-23 | Advanced Micro Devices | Method for programming flash electrically erasable programmable read-only memory |
US6309926B1 (en) * | 1998-12-04 | 2001-10-30 | Advanced Micro Devices | Thin resist with nitride hard mask for gate etch application |
US6275415B1 (en) * | 1999-10-12 | 2001-08-14 | Advanced Micro Devices, Inc. | Multiple byte channel hot electron programming using ramped gate and source bias voltage |
US6215702B1 (en) * | 2000-02-16 | 2001-04-10 | Advanced Micro Devices, Inc. | Method of maintaining constant erasing speeds for non-volatile memory cells |
US6356482B1 (en) * | 2000-02-24 | 2002-03-12 | Advanced Micro Devices, Inc. | Using negative gate erase voltage to simultaneously erase two bits from a non-volatile memory cell with an oxide-nitride-oxide (ONO) gate structure |
US6246611B1 (en) * | 2000-02-28 | 2001-06-12 | Advanced Micro Devices, Inc. | System for erasing a memory cell |
US6295228B1 (en) * | 2000-02-28 | 2001-09-25 | Advanced Micro Devices, Inc. | System for programming memory cells |
US6331951B1 (en) * | 2000-11-21 | 2001-12-18 | Advanced Micro Devices, Inc. | Method and system for embedded chip erase verification |
US6344994B1 (en) * | 2001-01-31 | 2002-02-05 | Advanced Micro Devices | Data retention characteristics as a result of high temperature bake |
US6400624B1 (en) * | 2001-02-26 | 2002-06-04 | Advanced Micro Devices, Inc. | Configure registers and loads to tailor a multi-level cell flash design |
US6307784B1 (en) * | 2001-02-28 | 2001-10-23 | Advanced Micro Devices | Negative gate erase |
US6456533B1 (en) * | 2001-02-28 | 2002-09-24 | Advanced Micro Devices, Inc. | Higher program VT and faster programming rates based on improved erase methods |
US6442074B1 (en) * | 2001-02-28 | 2002-08-27 | Advanced Micro Devices, Inc. | Tailored erase method using higher program VT and higher negative gate erase |
US6510085B1 (en) * | 2001-05-18 | 2003-01-21 | Advanced Micro Devices, Inc. | Method of channel hot electron programming for short channel NOR flash arrays |
US6522585B2 (en) * | 2001-05-25 | 2003-02-18 | Sandisk Corporation | Dual-cell soft programming for virtual-ground memory arrays |
US6370061B1 (en) * | 2001-06-19 | 2002-04-09 | Advanced Micro Devices, Inc. | Ceiling test mode to characterize the threshold voltage distribution of over programmed memory cells |
-
2004
- 2004-08-02 US US10/909,693 patent/US7042767B2/en active Active
-
2005
- 2005-04-29 WO PCT/US2005/014979 patent/WO2006022908A1/en active IP Right Grant
- 2005-04-29 CN CNA2005800262535A patent/CN1993767A/zh active Pending
- 2005-04-29 EP EP05746549A patent/EP1774530B1/en active Active
- 2005-04-29 DE DE602005004553T patent/DE602005004553T2/de active Active
- 2005-04-29 JP JP2007524789A patent/JP2008508662A/ja active Pending
- 2005-04-29 KR KR1020077003028A patent/KR100928737B1/ko not_active IP Right Cessation
- 2005-07-29 TW TW094125726A patent/TWI373047B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003507834A (ja) * | 1999-08-13 | 2003-02-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フラッシュeepromのプログラミングおよび過剰消去訂正モードにおけるビット線漏れ電流を消滅させる回路の実現 |
JP2001195890A (ja) * | 2000-01-12 | 2001-07-19 | Sharp Corp | 不揮発性半導体メモリ装置の書込み方式および書込み回路 |
JP2003123493A (ja) * | 2001-10-12 | 2003-04-25 | Fujitsu Ltd | ソース電位を制御してプログラム動作を最適化した不揮発性メモリ |
Also Published As
Publication number | Publication date |
---|---|
CN1993767A (zh) | 2007-07-04 |
US7042767B2 (en) | 2006-05-09 |
WO2006022908A1 (en) | 2006-03-02 |
TW200620295A (en) | 2006-06-16 |
DE602005004553D1 (de) | 2008-03-13 |
KR100928737B1 (ko) | 2009-11-27 |
KR20070038547A (ko) | 2007-04-10 |
EP1774530A1 (en) | 2007-04-18 |
EP1774530B1 (en) | 2008-01-23 |
DE602005004553T2 (de) | 2009-01-29 |
TWI373047B (en) | 2012-09-21 |
US20060023511A1 (en) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100928736B1 (ko) | 더미 워드 라인들을 갖는 플래시 메모리 어레이에 대한소거 전압 분포를 개선하는 방법 | |
JP3540640B2 (ja) | 不揮発性半導体記憶装置 | |
US7573742B2 (en) | Nonvolatile semiconductor memory | |
JP2713217B2 (ja) | フラッシュeepromメモリ・アレイおよびそのバイアス方法 | |
JP5325913B2 (ja) | 不揮発性フラッシュメモリ | |
US6295226B1 (en) | Memory device having enhanced programming and/or erase characteristics | |
JP2008508662A (ja) | フラッシュメモリユニット、およびフラッシュメモリ素子のプログラミング方法 | |
US7804713B2 (en) | EEPROM emulation in flash device | |
US7728378B2 (en) | Nonvolatile semiconductor memory device, manufacturing method thereof and method of programming information into the memory device | |
US7791954B2 (en) | Dynamic erase state in flash device | |
US20100074007A1 (en) | Flash mirror bit architecture using single program and erase entity as logical cell | |
KR20070104685A (ko) | 스플릿 게이트 멀티-비트 메모리 셀 | |
TW200302486A (en) | Charge injection | |
US20100074004A1 (en) | High vt state used as erase condition in trap based nor flash cell design | |
US7864596B2 (en) | Sector configure registers for a flash device generating multiple virtual ground decoding schemes | |
JPH06314495A (ja) | 半導体記憶装置 | |
JP3106473B2 (ja) | 不揮発性半導体記憶装置 | |
JP2003059279A (ja) | 半導体記憶装置 | |
JP4299825B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP2725086B2 (ja) | 不揮発性半導体記憶装置の消去方法 | |
JPH11177069A (ja) | 不揮発性半導体記憶装置およびその書き換え方法 | |
JP2000031438A (ja) | 半導体記憶装置 | |
JPH0845286A (ja) | 不揮発性半導体メモリ装置およびそのデータ消去方法 | |
JPH09231784A (ja) | 半導体集積回路装置およびその動作方法 | |
JP2000306391A (ja) | 電気的に消去可能なメモリーセルを消去する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101007 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101124 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110128 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110520 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110525 |