JP4167640B2 - 不揮発性メモリのプログラム電圧決定方法 - Google Patents
不揮発性メモリのプログラム電圧決定方法 Download PDFInfo
- Publication number
- JP4167640B2 JP4167640B2 JP2004299575A JP2004299575A JP4167640B2 JP 4167640 B2 JP4167640 B2 JP 4167640B2 JP 2004299575 A JP2004299575 A JP 2004299575A JP 2004299575 A JP2004299575 A JP 2004299575A JP 4167640 B2 JP4167640 B2 JP 4167640B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- drain
- program
- memory cell
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
Ig=Is×exp(−φb/Esd/λ)
(b)該不揮発性メモリのドレインプログラミング電圧発生回路が該第1の値に従って該ドレインプログラミング電圧を発生するように、該第1の値を該ドレインプログラミング電圧発生回路に送るステップ;
(c)該不揮発性メモリの複数のメモリセルを選択して、それらの選択された複数のメモリセルに該ドレインプログラミング電圧を所定のプログラミング時間だけ印加することによりプログラミングするステップ;
(d)プログラミング後、該選択された複数のメモリセルの中の1つの閾値電圧を測定するステップ;
(e)その測定された閾値電圧を該不揮発性メモリの所定のプログラムされた閾値電圧と比較するステップ;
(f)該測定された閾値電圧の電圧レベルが該所定のプログラムされた閾値電圧の所定範囲内にない場合に、該第1の値を変えて上記ステップ(b)〜(e)を繰り返すことにより、該ドレインプログラミング電圧を変えるステップ;
(g)該測定された閾値電圧の電圧レベルが該所定のプログラムされた閾値電圧の所定範囲内にある場合に、該不揮発性メモリが該所定のプログラミング時間内に該所定のプログラムされた閾値電圧にプログラムされるように、該第1の値を該不揮発性メモリに記憶して、該第1の値に従って該ドレインプログラミング電圧を発生するよう該ドレインプログラミング電圧発生回路を常時制御するステップ。
ΔVtpn/ΔVdpn=(Vtpn−Vtpn−1)/(Vdpn−Vdpn−1)
Vddrop=Idp×Rpath
2: チャンネル
3: 絶縁膜
4: 制御ゲート
5: ゲート酸化膜
6: ソース拡散
7: ドレイン拡散
10: 不揮発性メモリ
11: メモリセルアレイ
12: メモリアレイ制御回路
13: テストコントローラ
Claims (7)
- 制御ゲートとチャネル領域間に蓄積されるキャリアの多寡によって情報を記憶するメモリセルを備えてなる不揮発性メモリにおける、ホットキャリア注入による前記メモリセルに対するプログラム動作に供するドレイン電圧の最適値を設定するためのプログラム電圧決定方法であって、
前記ドレイン電圧を所定の電圧に設定する設定ステップと、
前記ドレイン電圧と所定のゲート電圧を前記メモリセルのドレインと制御ゲートに所定のプログラミング時間で印加することにより前記メモリセルをプログラムするプログラムステップと、
前記ドレイン電圧の設定電圧を変更する変更ステップと、
設定電圧変更後の前記ドレイン電圧で、前記プログラムステップを実行する再プログラムステップと、
前記プログラムステップ及び前記再プログラムステップにおける夫々のプログラム後の前記メモリセルの閾値電圧を測定する測定ステップと、
前記変更ステップの前後における前記ドレイン電圧の差を前記ドレイン電圧の変化量とし、前記変更ステップ実行前における前記閾値電圧と前記変更ステップ実行後の前記再プログラムステップ実行後の前記閾値電圧の差を前記閾値電圧の変化量とし、前記ドレイン電圧の変化量に対する前記閾値電圧の変化量の比で表される微分値を検出する検出ステップと、を有し、
前記検出ステップで検出された前記微分値と、前記測定ステップで測定された前記閾値電圧の両方が各別に設定された所定の許容範囲内にある場合に、前記変更ステップで変更された前記ドレイン電圧を最適値として決定することを特徴とするプログラム電圧決定方法。 - 前記検出ステップで検出された前記微分値と、前記測定ステップで測定された前記閾値電圧の少なくとも一方が各別に設定された前記所定の許容範囲内にない場合は、前記変更ステップ、前記再プログラムステップ、前記測定ステップ、及び、前記検出ステップを繰り返すことを特徴とする請求項1に記載のプログラム電圧決定方法。
- 前記設定ステップで設定される前記ドレイン電圧が、プログラム動作に要する前記ドレイン電圧の製造プロセス及びメモリセルアレイの設計に起因する変動範囲の絶対値における最小値であることを特徴とする請求項1または2に記載のプログラム電圧決定方法。
- 前記微分値に対して設定された前記所定の許容範囲が、1.0〜4.0であることを特徴とする請求項1〜3の何れか1項に記載のプログラム電圧決定方法。
- 前記閾値電圧に対して設定された前記所定の許容範囲が、プログラム検証用の閾値電圧と略等しい基準電圧以上であることを特徴とする請求項1〜4の何れか1項に記載のプログラム電圧決定方法。
- 制御ゲートとチャネル領域間に蓄積されるキャリアの多寡によって情報を記憶するメモリセルを備えてなる不揮発性メモリにおける、ホットキャリア注入による前記メモリセルに対するプログラム動作に供するドレイン電圧の最適値を設定するためのプログラム電圧決定装置であって、
請求項1〜5の何れか1項に記載のプログラム電圧決定方法における前記設定ステップ、前記プログラムステップ、前記変更ステップ、前記再プログラムステップ、前記測定ステップ、及び、前記検出ステップの実行を制御する制御手段を備えてなることを特徴とするプログラム電圧決定装置。 - 請求項6に記載のプログラム電圧決定装置を内蔵する不揮発性メモリ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004299575A JP4167640B2 (ja) | 2004-10-14 | 2004-10-14 | 不揮発性メモリのプログラム電圧決定方法 |
TW094135586A TWI287225B (en) | 2004-10-14 | 2005-10-12 | Method for determining programming voltage of nonvolatile memory |
US11/251,059 US7203095B2 (en) | 2004-10-14 | 2005-10-14 | Method for determining programming voltage of nonvolatile memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004299575A JP4167640B2 (ja) | 2004-10-14 | 2004-10-14 | 不揮発性メモリのプログラム電圧決定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006114109A JP2006114109A (ja) | 2006-04-27 |
JP4167640B2 true JP4167640B2 (ja) | 2008-10-15 |
Family
ID=36180577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004299575A Expired - Fee Related JP4167640B2 (ja) | 2004-10-14 | 2004-10-14 | 不揮発性メモリのプログラム電圧決定方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7203095B2 (ja) |
JP (1) | JP4167640B2 (ja) |
TW (1) | TWI287225B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070011105A1 (en) * | 2005-05-03 | 2007-01-11 | Greg Benson | Trusted decision support system and method |
CN101197196A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 检验闪存单元电性能的方法 |
KR100824203B1 (ko) * | 2007-04-03 | 2008-04-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 프로그램 방법 |
US8917553B2 (en) * | 2011-03-25 | 2014-12-23 | Micron Technology, Inc. | Non-volatile memory programming |
US9195586B2 (en) * | 2012-02-23 | 2015-11-24 | Hgst Technologies Santa Ana, Inc. | Determining bias information for offsetting operating variations in memory cells based on wordline address |
JP2014170598A (ja) * | 2013-03-01 | 2014-09-18 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG47058A1 (en) | 1993-09-10 | 1998-03-20 | Intel Corp | Circuitry and method for selecting a drain programming voltage for a nonvolatile memory |
US7136304B2 (en) * | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
-
2004
- 2004-10-14 JP JP2004299575A patent/JP4167640B2/ja not_active Expired - Fee Related
-
2005
- 2005-10-12 TW TW094135586A patent/TWI287225B/zh not_active IP Right Cessation
- 2005-10-14 US US11/251,059 patent/US7203095B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7203095B2 (en) | 2007-04-10 |
TW200627456A (en) | 2006-08-01 |
US20060083067A1 (en) | 2006-04-20 |
JP2006114109A (ja) | 2006-04-27 |
TWI287225B (en) | 2007-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5696717A (en) | Nonvolatile integrated circuit memory devices having adjustable erase/program threshold voltage verification capability | |
US6567316B1 (en) | Nonvolatile semiconductor memory device and method of erasing data of nonvolatile semiconductor memory device | |
KR100562506B1 (ko) | 플래시 메모리 장치 및 그것의 프로그램 방법 | |
US5666307A (en) | PMOS flash memory cell capable of multi-level threshold voltage storage | |
JP4800683B2 (ja) | 一列の電荷トラッピングメモリセルを作動させるための方法および装置 | |
JP4842126B2 (ja) | 不揮発性メモリにおける基準トランジスタ用可変ゲート・バイアス | |
KR100769490B1 (ko) | 부동 게이트를 이용한 반도체 불휘발성 메모리 | |
US7339832B2 (en) | Array source line (AVSS) controlled high voltage regulation for programming flash or EE array | |
JP4138173B2 (ja) | 不揮発性半導体記憶装置およびその消去方法 | |
KR100589925B1 (ko) | 비휘발성 반도체 기억 장치 | |
CN111344791B (zh) | 用于在非易失性存储器中存储多位数据的系统和方法 | |
JP2006107711A (ja) | 不揮発性メモリ装置及びそれのための高速検証方法 | |
US6452840B1 (en) | Feedback method to optimize electric field during channel erase of flash memory devices | |
US20040125654A1 (en) | Programming flash memories | |
US11309042B2 (en) | Method of improving read current stability in analog non-volatile memory by program adjustment for memory cells exhibiting random telegraph noise | |
JP4426082B2 (ja) | 読出時間を短縮させる不揮発性半導体メモリ装置 | |
US7203095B2 (en) | Method for determining programming voltage of nonvolatile memory | |
KR20090026502A (ko) | 플래시 메모리 소자의 동작 방법 | |
US8743620B2 (en) | Nonvolatile memory device and program verify method thereof | |
JP5868381B2 (ja) | 半導体記憶装置 | |
JP2735498B2 (ja) | 不揮発性メモリ | |
JP2005044454A (ja) | 半導体記憶装置、半導体記憶装置の駆動制御方法 | |
US7031194B2 (en) | Nonvolatile semiconductor memory and method for controlling the same | |
JP2000195281A (ja) | 基準セルアレイを有する不揮発性半導体メモリ装置 | |
US6970384B2 (en) | Programming method of flash memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080801 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |