JP2014170598A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2014170598A JP2014170598A JP2013040741A JP2013040741A JP2014170598A JP 2014170598 A JP2014170598 A JP 2014170598A JP 2013040741 A JP2013040741 A JP 2013040741A JP 2013040741 A JP2013040741 A JP 2013040741A JP 2014170598 A JP2014170598 A JP 2014170598A
- Authority
- JP
- Japan
- Prior art keywords
- line
- block
- latch
- transistor
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】正常動作が可能な半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、直列接続されたメモリセルトランジスタ列を含む。第1選択トランジスタは、メモリセルトランジスタ列の第1端とソース線およびビット線の一方との間に接続される。第1線は、選択的に、第1選択トランジスタのゲート電極に接続され、ドライバに接続、または非選択電圧を供給する第1ノードに接続、またはフローティングにされる。
【選択図】 図9
【解決手段】半導体記憶装置は、直列接続されたメモリセルトランジスタ列を含む。第1選択トランジスタは、メモリセルトランジスタ列の第1端とソース線およびビット線の一方との間に接続される。第1線は、選択的に、第1選択トランジスタのゲート電極に接続され、ドライバに接続、または非選択電圧を供給する第1ノードに接続、またはフローティングにされる。
【選択図】 図9
Description
本発明の実施形態は、半導体記憶装置に関する。
BiCS技術の製造プロセスを用いて製造された3次元構造のNAND型フラッシュメモリが知られている。
正常動作が可能な半導体記憶装置を提供しようとするものである。
一実施形態による半導体記憶装置は、直列接続されたメモリセルトランジスタ列を含む。第1選択トランジスタは、メモリセルトランジスタ列の第1端とソース線およびビット線の一方との間に接続される。第1線は、選択的に、第1選択トランジスタのゲート電極に接続され、ドライバに接続、または非選択電圧を供給する第1ノードに接続、またはフローティングにされる。
(第1実施形態)
図1は、第1実施形態に係る半導体記憶装置10のブロック図である。各機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現されることが可能である。このため、各ブロックがこれらのいずれでもあることが明確となるように、概してそれらの機能の観点から以下に説明する。また、各機能ブロックが、以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示されている機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。
図1は、第1実施形態に係る半導体記憶装置10のブロック図である。各機能ブロックは、ハードウェア、コンピュータソフトウェアのいずれかまたは両者を組み合わせたものとして実現されることが可能である。このため、各ブロックがこれらのいずれでもあることが明確となるように、概してそれらの機能の観点から以下に説明する。また、各機能ブロックが、以下の例のように区別されていることは必須ではない。例えば、一部の機能が例示されている機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。
図1に示されるように、半導体記憶装置10は、メモリセルアレイ1、ロウデコーダ2、データ回路・ページバッファ3、カラムデコーダ4、制御回路5、入出力回路6、アドレス・コマンドレジスタ7、電圧発生回路8、コアドライバ9、およびリーク検出回路11を含んでいる。
半導体記憶装置10は、複数のメモリセルアレイ(2つのメモリセルアレイを例示)1を含んでいる。メモリセルアレイ1は、プレーンと称される場合がある。メモリセルアレイ1は、複数のブロック(メモリブロック)を含んでいる。各ブロックは、複数のメモリセル、ワード線WL、ビット線BL等を含んでいる。ある複数のメモリセルの記憶空間は1または複数のページを構成する。データはページ単位で読み出され、また書き込まれる。メモリセルアレイ1の詳細は後述する。
ロウデコーダ2、データ回路・ページバッファ3、カラムデコーダ4の組は、メモリセルアレイ1ごとに設けられている。ロウデコーダ2は、アドレス・コマンドレジスタ7からブロックアドレス信号等を受け取り、また、コアドライバ9からワード線制御信号や選択ゲート線制御信号を受け取る。ロウデコーダ2は、受け取ったブロックアドレス信号、ワード線制御信号、および選択ゲート線制御信号に基づいて、ブロック、ワード線等を選択する。
データ回路・ページバッファ3は、メモリセルアレイ1から読み出されたデータを一時的に保持し、また半導体記憶装置10の外部から書き込みデータを受け取り、選択されたメモリセルに受け取ったデータを書き込む。データ回路・ページバッファ3は、センスアンプ3aを含んでいる。センスアンプ3aは、複数のビット線BLとそれぞれ接続された複数のセンスアンプを含み、ビット線BL上の電位を増幅する。半導体記憶装置10は、1つのメモリセルにおいて2ビット以上のデータを保持できる。そのために、データ回路・ページバッファ3は、例えば3つのデータキャッシュ3bを含んでいる。第1データキャッシュ3bは、下位(lower)ページデータおよび上位(upper)ページデータの一方を保持し、第2データキャッシュ3bは、下位ページデータおよび上位ページデータの他方を保持する。下位ページデータは、関連する複数メモリセルの各2ビットデータのうちの下位ビットの組からなる。上位ページデータは、関連する複数メモリセルの各2ビットデータのうちの上位ビットの組からなる。第3データキャッシュ3bは、例えば、ベリファイ読み出しの結果に基づいてメモリセルに再書き込みされる一時的データを保持する。
カラムデコーダ4は、アドレス・コマンドレジスタ7からカラムアドレス信号を受け取り、受け取ったカラムアドレス信号をデコードする。カラムデコーダ4はデコードされたアドレス信号に基づいて、データ回路・ページバッファ3のデータの入出力を制御する。
制御回路5は、アドレス・コマンドレジスタ7から、読み出し、書き込み、消去等を指示するコマンドを受け取る。制御回路5は、コマンドの指示に基づいて、所定のシーケンスに従って電圧発生回路8およびコアドライバ9を制御する。電圧発生回路8は、制御回路5の指示に従って、種々の電圧を発生する。コアドライバ9は、制御回路5の指示に従って、ワード線WLおよびビット線BLを制御するためにロウデコーダ2およびデータ回路・ページバッファ3を制御する。入出力回路6は、コマンド、アドレス、データの半導体記憶装置10の外部からの入力または半導体記憶装置10の外部への出力を制御する。リーク検出回路11は、メモリセルアレイ1中のある箇所のリークの有無を検出し、詳細については後述する。
メモリセルアレイ1は、図2、図3に示される構造を有する。図2は、第1実施形態に係るメモリセルアレイの一部の斜視図である。図3は、第1実施形態に係るメモリセルアレイ1の一部の回路図である。図2、図3に示されるように、メモリセルアレイ1は、複数のビット線BLと、複数のソース(セルソース)線SLと、複数のブロックMBを有する。ソース線SLはロウ方向に延びる。ビット線BLは、カラム方向に延びる。カラム方向はロウ方向に直交する。複数のブロックMBが、所定のピッチをもってカラム方向に沿って並んでいる。各ブロックMBは、ロウ方向およびカラム方向に沿って行列状に配列された複数のメモリユニットMUを有する。各ブロックMBにおいて、1本のビット線BLには、複数のメモリユニットMUが接続されている。
メモリユニットMUは、メモリストリングMS、ソース側選択ゲートトランジスタSSTr、およびドレイン側選択ゲートトランジスタSDTrを有する。メモリストリングMSは、基板subの積層方向に沿って上方に位置する。メモリストリングMSは、直列接続されたn+1個(nは例えば15)のメモリセルトランジスタMTr0〜MTr15およびバックゲートトランジスタBTrを含んでいる。末尾に数字を伴った参照符号(例えばセルトランジスタMTr)が相互に区別される必要がない場合、末尾の数字が省略された記載が用いられ、この記載は全ての数字付きの参照符号を指すものとする。セルトランジスタMTr0〜MTr7は、この順で、積層方向に沿って基板subに近づく方向に並んでいる。セルトランジスタMTr8〜MTr15は、この順で、積層方向に沿って基板subから離れる方向に沿って並んでいる。セルトランジスタMTrは、後に詳述するように、半導体柱SP、半導体柱SPの表面の絶縁膜、ワード線(制御ゲート)WLをそれぞれ含んでいる。バックゲートトランジスタBTrは、最も下のセルトランジスタMTr7、MTr8の間に接続されている。
選択ゲートトランジスタSSTr、SDTrは、それぞれ、最も上のセルトランジスタMTr0、MTr15の積層方向に沿った上方に位置する。トランジスタSSTrのドレインは、セルトランジスタMTr0のソースに接続されている。トランジスタSDTrのソースは、セルトランジスタMTr15のドレインに接続されている。トランジスタSSTrのソースは、ソース線SLに接続される。トランジスタSDTrのドレインは、ビット線BLに接続される。
各ブロックMB中のロウ方向に沿って並ぶ複数メモリユニットMUの各セルトランジスタMTr0のゲートは、ワード線WL0に共通に接続されている。同様に、各ブロックMB中のロウ方向に沿って並ぶ複数メモリユニットMUの各セルトランジスタMTr1〜MTr15の各ゲートは、それぞれワード線WL1〜WL15に共通に接続されている。ワード線WLは、ロウ方向に延びる。バックゲートトランジスタBTrのゲートは、バックゲート線BGに共通に接続されている。
各ブロックMB中のロウ方向に沿って並ぶ複数メモリユニットMUの各トランジスタSDTrのゲートは、ドレイン側選択ゲート線SGDLに共通接続されている。カラム方向に沿って並ぶ複数のメモリユニットMUの各トランジスタSDTrのドレインは、同じビット線BLに接続されている。選択ゲート線SGDLはロウ方向に延びる。
各ブロックMB中のロウ方向に沿って並ぶ複数メモリユニットMUの各トランジスタSSTrのゲートは、ソース側選択ゲート線SGSLに共通接続されている。カラム方向に沿って並ぶ2つのメモリユニットMUのトランジスタSSTrのソースは、同じソース線SLに接続されている。1つのブロックMB中のロウ方向に沿って並ぶ複数メモリユニットMUの各トランジスタSSTrのソースは、同じソース線SLに接続されている。選択ゲート線SGSLおよびソース線SLは、ロウ方向に延びる。
セルトランジスタMTrは、図4に示す構造を有する。図4は、第1実施形態に係るセルトランジスタの断面図である。ワード線(ゲート)WLは、例えばポリシリコンあるいはポリサイドからなる。複数のワード線WLおよびその間の絶縁膜を貫く孔が形成されている。孔の表面には、絶縁膜IN2が形成されており、孔の中に半導体柱SPが形成されている。半導体柱SPは、積層方向に延び、ロウ方向およびカラム方向からなる平面に沿って行列状に並び、例えば不純物を導入された半導体(例えばシリコン)からなる。
絶縁膜IN2は、トンネル絶縁膜IN2a、電荷蓄積膜IN2b、電極間絶縁膜IN2cを含んでいる。トンネル絶縁膜IN2aは、例えば酸化シリコン(SiO2)からなる。電荷蓄積膜IN2bは、トンネル絶縁膜IN2a上に形成される。電荷絶縁膜IN2bは、電荷を蓄積し、例えば窒化シリコン(SiN)からなる。電極間絶縁膜IN2cは、電荷蓄積膜IN2b上に形成される。電極間絶縁膜IN2cは、例えば酸化シリコンからなる。ワード線WLの電位および電荷蓄積膜IN2b中のキャリアの個数に応じて半導体柱SPを流れるセル電流が変化し、これを利用してセルトランジスタMTrはデータを不揮発に記憶する。
ロウ方向に沿って並びかつワード線WL、選択ゲート線SGDL、SGSLを共有する複数のメモリユニットMU(メモリストリングMSと選択ゲートトランジスタSSTr、SDTr)は、1つの単位を構成し、この単位をストリングと称する。
図5は、第1実施形態に係るセルトランジスタの状態と対応するデータとの関係の例を示している。特に、図5は、1つのセルトランジスタMTrが2ビットデータを保持する例を示している。2ビット/セルのデータを記憶するために、セルトランジスタMTrは4つの可変の閾値電圧を有し得る。セルトランジスタMTrは、その電荷蓄積膜IN2b中のキャリアの量の制御を通じて、所望の閾値電圧Vtを有するように制御される。実際には、セルトランジスタMTr相互間の特性のばらつきに起因して、同じ閾値電圧Vtを付与された複数のセルトランジスタMTrであっても、閾値電圧Vtはばらついて図5に示されるように分布を有する。最も低い電圧の分布Eは、セルトランジスタMTrに対する消去によって得られる。分布A〜CはセルトランジスタMTrに対する書き込みによって得られる。
2ビット/セルのデータを記憶するために、2ビットが2つのページアドレスにそれぞれ対応付けられる。すなわち、下位ページのデータと上位ページのデータが1つのメモリセルによって保持される。図5に示されるように、例えば下位ページのデータ“1”は、分布Eと分布Aに対応し、下位ページのデータ“0”は分布Bと分布Cに対応する。上位ページのデータ“1”は分布Eと分布Cに対応し、上位ページのデータ“0”は分布Aと分布Bに対応する。
このような対応付けにより、下位ページのビットについては、電圧VBRをワード線WLに印加することを通じた読み出しによって、“1”および”0”のいずれのデータが保持されているかが判定されることが可能である。すなわち、分布Eまたは分布Aに含まれる閾値電圧を有するセルトランジスタMTrは、電圧VBRをワード線WLにおいて受け取るとオンする。この結果、セル電流がセルトランジスタMTrを介してビット線BLからソース線SLに向かって流れる。一方、分布Bまたは分布Cに含まれる閾値電圧を有するセルトランジスタMTrは、電圧VBRをワード線WLにおいて受け取ってもオンせず、セル電流が流れない。このようなセル電流の違いが、センスアンプ3aにより検出され、読み出し対象のセルトランジスタMTrが下位ビットにおいて“0” データを保持しているか“1”データを保持しているかが判定される。
上位ページのビットについては、電圧VARとVCRをワード線WLに印加することを通じて流れるセル電流に対してデータ回路・ページバッファ3中で所定の演算を行うことによって、データが識別される。すなわち、電圧VARとVCRとの間の閾値電圧を有するセルトランジスタMTrは上位ビットにおいて“0”データを保持すると判定され、電圧VARより低いまたは電圧VCRより高い閾値電圧を有するセルトランジスタMTrは上位ビットにおいて“1”データを保持すると判定される。電圧VREADは、セルトランジスタMTrを、その保持データによらずにオンさせる電圧である。
次に、半導体記憶装置10の読み出し時のバイアスについて説明する。読み出しの際、図6に示す3種類のバイアス状態が生じる。1段目は、選択されたメモリセル(選択セル)を含んだストリング、すなわち選択されたブロック(選択ブロック)中の選択されたストリング(選択ストリング)でのバイアスを示している。選択されたワード線(選択ワード線)WLには読み出し電圧VCGRVが印加され、選択ワード線以外のワード線(非選択ワード線)には読み出しパス電圧VREADが印加される。読み出し電圧VCGRVは、図5のVAR、VBR、およびVCRの読み出されるセルトランジスタの保持データに応じて定まるいずれかである。選択ゲート線SGDL、SGSLには、トランジスタSDTr、SSTrを十分にオンさせる電圧VSGが印加される。ビット線BLおよびソース線SLには、それぞれ、読み出し用の電圧VBLおよびVSL(例えばそれぞれ1.5Vおよび1V)が印加される。
2段目は、選択ブロック中の選択ストリング以外のストリング(非選択ストリング)でのバイアスを示している。1ブロック中ではワード線WLが共用されるため、非選択ストリングでもワード線WLは電圧VCGRVまたはVREADになる。一方、選択ゲート線SGDL、SGSLには例えば0Vが印加されて、トランジスタSDTr、SSTrはオフにされる。
3段目は、非選択ブロックでのバイアスを示している。1つのプレーン中の1つの選択ブロック以外の全てのブロックがこの状態となる。ワード線WLはバイアス印加されずフローティングとなる。また、選択ゲート線SGDL、SGSLには、トランジスタSDTr、SSTrに、これらを十分にカットオフさせる電圧、例えば0Vが印加される。ビット線BLからリーク電流を流さないようにするためである。
次に、図1〜図6の性質を有する半導体記憶装置10を実現するための回路について説明する。まず、参考のために、半導体記憶装置10を実現し得る回路を図7を参照して説明する。
各メモリセルアレイは、k個のブロックMBを含んでいる。図では、2個のブロックが示されている。ビット線BL0〜BLm(mは例えば64K−1)は、同じプレーン中の全ブロックMBにわたる。各ビット線BLは、データ回路・ページバッファ3、特にその中の対応する1つのセンスアンプ3aと接続されている。
上記のように、各ブロックMBにおいて、ビット線BL0〜BLmに接続される(ロウ方向に沿って並ぶ)複数のメモリストリングMSはワード線WL0〜WLnを共有する。各ブロックMB中には、i+1個のストリングが設けられている。図では2つのストリングが示されている。ストリング0〜ストリングi用に、ドレイン側選択ゲート線SGDL0〜SGDLiがそれぞれ設けられ、ソース側選択ゲート線SGSL0〜SGSLiがそれぞれ設けられている。ロウ方向に沿って並びかつビット線BL0〜BLmにそれぞれ接続されたストリング中のセルトランジスタMTrのうちでワード線を共有するセルトランジスタMTrの記憶空間は、1または複数のページを構成する。ページは、ロウ方向に沿って並びかつビット線BL0〜BLmにそれぞれ接続されたストリング中のセルトランジスタMTrのうちでワード線を共有するセルトランジスタMTrの一部の記憶空間であってもよい。
ロウデコーダ2は、複数のブロックデコーダ2aおよび複数の転送トランジスタ群2bを含んでいる。各ブロックMBに対して、1つのブロックデコーダ2aおよび1つの転送トランジスタ群2bが設けられている。転送トランジスタ群2bは、n個のWL転送トランジスタWDTr、i+1個のSGDL転送トランジスタSDDTr、i+1個のSGSL転送トランジスタSSDTrを含んでいる。ワード線WL0〜WLnは、それぞれ、対応する1つのトランジスタWDTrを介してCG線CG0〜CGnと接続されている。ストリングX(Xは0〜iの整数)用の選択ゲート線SGDLX、SGSLXは、それぞれ対応するトランジスタSDDTrおよびSSDTrを介してSGD線SGDXおよびSGS線SGSXに接続されている。ブロックMBY(Yは0〜kの整数)中の全トランジスタWDTr、SDDTr、SSDTrのゲートは、ブロックY用のブロックデコーダ2aYからブロック選択信号BLKSELYを受け取る。選択されたブロックMBの選択ゲート線SGDL、SGSL、ワード線WLには、それぞれ、コアドライバ9からの電圧がトランジスタSDDTr、SSDTr、WDTrを介して転送される。CG線、SG線SGD、SGSは、コアドライバ9から電圧を受け取る。ストリングの選択、非選択の区別は上記のように、選択ストリング中の選択ゲート線SGDL、SGSLに印加される電圧VSGと、非選択ストリング中の選択ゲート線SGDL、SGSLに印加される電圧VSS(=0V)と用いることによって行われる。そのために、コアドライバ9は、各ストリングに独立した電圧を印加できるように構成されている。
選択ゲート線SGDLは、それぞれのトランジスタUDTrを介して非選択電圧SGDS(例えばVSS)を受け取る。選択ゲート線SGSLは、それぞれのトランジスタUSTrを介して電圧SGDSを受け取る。ブロックMBY中の全トランジスタUTrのゲートは、ブロックデコーダ2aYからブロック選択信号/BLKSELYを受け取る。記号「/」は否定論理を意味する。
ブロックデコーダ2aは、アドレス・コマンドレジスタ7から、ブロックアドレス信号を受け取る。ブロックアドレス信号に基づいて選択されたブロックデコーダ2aは、信号BLKSELを出力し、信号BLKSELを受け取ったブロックMBが選択される。選択ブロックMB中のトランジスタUDTr、USTrはオフとされる。一方、非選択ブロックMBでは、信号/BLKSELを受け取ってトランジスタUDTr、USTrがオンし、選択ゲート線SGDL、SGSL、ワード線WLに電圧SGDSが印加される。非選択電圧転送用のトランジスタUDTr、USTrは、独立して制御されてもよい。
参考用のブロックデコーダ2を図8に示す。図8に示されるように、P型のMOSFET(metal oxide semiconductor field effect transistor)トランジスタT1、N型のMOSFET T2〜T7が、電源電位(VDD)と接地電位(VSS)との間に直列接続されている。トランジスタT1、T2の接続ノードは、ノードn0として引用される。トランジスタT1、T7は、ゲートにおいて信号RDECを受け取る。信号RDECは、ブロックアドレスデコードのイネーブル信号であり、例えば制御回路5、コアドライバ9から供給される。信号RDECは、ブロックデコーダ2aをディセーブルにしている間、ローレベルとされており、ブロックデコーダ2aをイネーブルにする際にハイレベル(有効論理)に設定される。
トランジスタT2〜T6は、ゲートにおいてそれぞれ、アドレス・コマンドレジスタ7からブロックアドレス信号ARA〜AREを受け取る。トランジスタT2〜T6は、図では、実際には、これらのトランジスタが選択されたブロック中のものであると、全てオン状態となるように接続されている。トランジスタT8は、ゲートにおいて、信号FLGDISを受け取る。信号FLGDISは、通常ローレベルであり、よって、トランジスタT8は通常はオフである。信号FLGDISは、例えば制御回路5、コアドライバ9から供給される。信号FLGDISは、後述のバッドブロックに関わる制御に関係なくデコーダを選択可能にする際にハイレベルに設定される。
トランジスタT9は、後述のように、このブロックデコーダ2aに対応するブロックMBがバッドブロックであるか否かに応じてオンまたはオフにされる。トランジスタT9のゲートは、ノード/BBFとして引用され、信号/BBFを受け取り、クロックドインバータI1の入力およびクロックドインバータI2の出力に接続される。クロックドインバータI1、I2は、クロス接続され、バッドブロックラッチ(第1ラッチ)を構成する。ノード/BBFと接地電位との間には、n型MOSFET T10、T11が直列接続されている。インバータI2の入力(ノードBBF)と接地電位との間には、n型MOSFET T12、T13が直列接続されている。トランジスタT10、T12のゲートは、ノードn1に接続されている。トランジスタT11、T13は、それぞれ、ゲートにおいて、信号BBSET、BBRSTを受け取る。信号BBSET、BBRSTは、バッドブロックラッチをそれぞれセット、リセットする。セット、リセットされているバッドブロックラッチ(第1ラッチ)は、ノード/BBFにおいて、それぞれローレベル、ハイレベルを保持する。ノードn1がハイレベルで、信号RFRSTがハイレベルであると、ノードBBFはローレベルとなり、第1ラッチはリセットされ(ノード/BBFはハイレベルとなり)、トランジスタT9はオンする。一方、ノードn1がハイレベルで、信号BBRSTがハイレベルであると、第1ラッチはセットされ(ノード/BBFはローレベルとなり)、トランジスタT9はオフする。選択ブロックでは、デコードの際、トランジスタT1〜T6、T9の経路で電流が流れる。
ノードn0は、トランジスタT15を介して電源電位に接続され、インバータI3を介してノードn1に接続されている。ノードn1は、トランジスタT15のゲートに接続され、また、レベルシフタLSに接続されている。レベルシフタLSは、ノードn1のレベルをシフトして信号BLKSELを生成する。さらにノードn1は、インバータI4を介して、信号/BLKSELを提供する。信号BLKSELは、対応するブロック中の全てのトランジスタSDDTr、SSDTrに入力される。信号/BLKSELは、対応するブロック中の全てのトランジスタUDTr、USTrに入力される。図では、1つの選択ゲート線SGDLと接続された1対のトランジスタSDDTr、UDTrのみが示されている。
通常、信号RDECはローレベルであり、このため、トランジスタT1、T2は、それぞれオン、オフしている。したがって、ノードn0は電源電位にプリチャージされている。トランジスタT15も、ノードn0のハイレベルおよびノードn1のローレベルによってオンしている。
デコードを行う際、まず、所定のブロックアドレス信号ARA〜AREが印加される。その後、信号RDECがハイレベルにされる。信号RDECはデコードの期間中、ハイレベルを維持し、よってトランジスタT6はその間オンを維持する。
ブロックアドレスがヒットするデコーダ(選択デコーダ)2aでは、トランジスタARA〜AREは全てオンする。また、正常な(バッドブロックでない)ブロックではトランジスタT9もオンしている。よって、ノードn0の電位はトランジスタT2〜T6、T9を介して放電される。トランスタT15はこの放電を妨げないサイズを有するように設計されているので、ノードn0の電位は十分低下して、ハイレベルとなったノードn1はトランジスタT15をオフさせる。すなわち、ノードn0がローレベル、ノードn1がハイレベルとなるのがブロックアドレスがマッチしてブロックが選択された状態である。
一方、バッドブロックラッチ(インバータI1、I2)がセットされている場合、トランジスタT9がオフを維持する。よって、ブロックアドレスがマッチしていてもノードn0はハイレベルを維持する。すなわち、ブロックは非選択状態を維持する。なお、バッドブロックラッチは、例えば半導体記憶装置10の電源オン時にセットされる。
非選択ブロックでは、ノードn1はローレベルである。よって、信号BLKSEL、/BLKSELはそれぞれローレベル、ハイレベルであり、トランジスタSDDTr、UDTrは、それぞれオフ、オンしている。上記のように、読み出しの際、信号SGDSは例えばVSSにされるので、選択ゲート線SGDLはVSSへと放電される。
選択ブロックでは、信号/BLKSELはローレベルになり、トランジスタUDTrはオフする。一方、信号BLKSELは、レベルシフタLSによって所定の電圧に変換されたハイレベルとなって、トランジスタSDDTrをオンさせる。この結果、選択ゲート線SGDLは、SGD線SGDの電圧を受け取る。
半導体記憶装置の微細化の進展に伴い、各要素が密集し、ショートが生じ得る。種々の箇所でのショートがあり得る。例えば、ワード線WL間のショート、ワード線WLと選択ゲート線SGDL、SGSLのショート、メモリストリングMSとビット線BLの非導通、ビット線BL間のショート、選択ゲート線SGDLとビット線BLのショート、選択ゲート線SGSLとソース線SLのショートなどである。これらの中で、例えばワード線WL間のショートについては、それらを含むブロックMBが、選択されないように制御され、あるいはブロックリダンダンシによって置き換えられる。ビット線BL間のショートは、通常、それらを含む所定のビット線グループ(例えばカラム)の単位でカラムリダンダンシによって置き換えされる。
選択ゲート線SGDLとビット線BLのショート、選択ゲート線SGSLとソース線SLのショートについても、それらを含むブロックMBはバッドブロックとして扱われる。そのような選択ゲート線SGDL、SGSLによって選択されるメモリセルトランジスタMTrMCは正常に動作しないからである。この点について、図7を用いて説明する。
図7には、ビット線BL1とブロックMB0の選択ゲート線SGDL0のショート、およびソース線SLとブロックMB1の選択ゲート線SGSLiのショートが示されている。選択ゲート線SGDLとビット線BLのショートを含んだブロックはバッドブロックとして扱われる。すなわち、このブロックは常に選択されず、非選択ブロックと同様に制御される。具体的には、選択ゲート線SGDL0には、トランジスタUDTrを介して、非選択電圧SGDS(VSS)が印加される。したがって、選択ゲート線SGDLとビット線BLがショートしていると、このビット線BLはショート箇所を介して0Vに放電される。ビット線BLと選択ゲート線SGDLのショートしている場所は、ビット線BLのどこで生じているのか、また選択ゲート線SGDLのどこで生じているのかわからない。また、ビット線BLと選択ゲート線SGDLのショートに比べて、ソース線SLと選択ゲート線SGSLのショートの方が、見積もられるリーク電流値が大きい。このため、ソース線SLと選択ゲート線SGSLのショートの方が、ソース線SLの電位低下を通じた他の正常ブロックでの動作に影響を及ぼす可能性があり、懸念が大きい。また、ビット線BLが関与するショートについては、センスアンプ3aの制御によってショートしているビット線BLがメモリセルアレイ1に与える影響を取り除くことが可能だが、ソース線SLはメモリセルアレイ1内で共通のため不良箇所に個別の対策は行えない。そこで、ソース線SLと選択ゲート線SGSLのショートへの対策が求められる。
以下に、図9を参照して、第1実施形態に係る半導体記憶装置10の回路について説明する。図9は、第1実施形態に係る半導体記憶装置の回路図である。図9に示されるように、各ブロックデコーダ2aは、このブロックデコーダ2aがデコードを受け持つブロックMB中のトランジスタUDTr、USTrのゲートに、それぞれ信号/BLKSELD、/BLKSELSを供給する。
選択ゲート線SGSLとソース線SLのショートを検出する方法としては、直接選択ゲート線SGSLからリークする電流を検出する方法が最も確実である。ショートがある場合、その周囲の電圧の相互関係によっては、リーク電流が流れるはずである。このため、リーク検出回路11は、コアドライバ9を介して所定の電圧を印加し、リーク電流を検出できるように構成されている。リーク検出回路11は、リーク電流検出のための所定の電圧の印加をコアドライバに指示し、リーク電流を検出する。リーク電流の検出は、例えば、任意のブロックMBおよびストリングを選択して行われる。全てのブロックMBの選択ゲート線SGSLをテストする場合には、ブロックアドレスおよびストリングアドレスを順次変更しながら行われる。
図10は、第1実施形態においてブロックMB1の選択ゲート線SGSLiが評価対象になっている状態を示している。選択ゲート線SGSLiには、リーク検出用の電圧として例えば1.5Vが印加され、同じブロックMB1中の全てのワード線WLや他の全ての選択ゲート線SGDL、SGSLにも1.5Vが印加される。この電圧が1.5Vより低いと、評価対象の選択ゲート線SGSLiから、これら同ブロック中のワード線WLおよび選択ゲート線SGSLへのリークが見えてしまう。このため、同ブロック中のワード線WLおよび選択ゲート線SGDL、SGSLの電圧は、選択ゲート線SGSLiと同じである必要がある。
一方、ソース線SLには、選択ゲート線SGSLiに印加される1.5Vより低い電圧、例えば1V、が印加される。もし、選択ゲート線SGSLiとソース線SLの間にショートがあれば、選択ゲート線SGSLiからソース線SLに向かって電流が流れる。リーク検出回路11は、設定された任意の値、例えば0.5μA以上の電流を閾値値として、リーク電流の有無を検出する。
リーク検出回路11は、選択ゲート線SGSLとソース線SLの間にショートがあると判定すると、その選択ゲート線SGSLを含んだブロックMBのアドレス情報を、テスターまたは半導体記憶装置10中のメモリ20に記憶する。このメモリ20は、アドレス情報を不揮発に記憶し、例えばメモリセルアレイ内に用意されたROM領域により実現されることが可能である。ROM領域は、半導体記憶装置10の制御用のデータ、パラメータ等を保持する。
図11は、第1実施形態に係るブロックデコーダの回路図である。図11に示されるように、ブロックデコーダ2aは、図8の要素および接続に加えて、クロックドインバータI11、I12、n型MOSFET T21〜T24、ノアゲートNR1を含んでいる。図8の例では、トランジスタSDDTr、トランジスタSSDTrはともに信号BLKSELにより制御され、トランジスタUDTr、USTrはともに信号/BLKSELにより制御される。一方、図11では、トランジスタUDTr、USTrは、それぞれ信号/BLKSELD、/BLKSELSにより制御される。トランジスタSDDTr、SSDTrは信号BLKSELにより制御される。
インバータIV11、IV12は、クロス接続されて、フローティング制御ラッチ(第2ラッチ)を構成する。フローティング制御ラッチは、このラッチが含まれるデコーダ2aによりデコードされるブロックMBの後述のノードがフローティングであることが必要な場合、セットされる。セットされているインバータIV11の入力と接地電位との間には、トランジスタT21、T22が直列接続されている。インバータIV12の入力ノードFLTFと接地電位との間には、トランジスタT23、T24が直列接続されている。トランジスタT21、T23のゲートはノードn1に接続されている。トランジスタT22、T24は、それぞれ、ゲートにおいて、信号FLTSET、FLTRSTを受け取る。信号FLTSET、FLTRSTは、フローティング制御ラッチ(第2ラッチ)をそれぞれセット、リセットする。セット、リセットされているフローティング制御ラッチ(第2ラッチ)は、ノードFLTFにおいて、それぞれハイレベル、ローレベルを保持する。ノードn1は、さらに、ノアゲートNR1の第1入力に接続されている。ノアゲートNR1の第2入力は、ノードFLTFに接続されている。ノアゲートNR1は、信号/BLKSELSを出力する。図11は、デコーダ2aによりデコードされるブロックMBの中のi+1本の選択ゲート線SGDLのうちの1本、およびi+1本の選択ゲート線SGSLのうちの1本のみを代表的に描いている。これに呼応して、1つの選択ゲート線SGDLについての1対のトランジスタSDDTr、UDTr、および1つの選択ゲート線SSDLについての1対のトランジスタSSDTr、USTrのみが示されている。実際には、信号BLKSELはブロックMB中の全てのトランジスタSDDTr、SSDTrに供給され、信号/BLKSELDはブロックMB中の全てのトランジスタUDTrに供給され、信号/BLKSELSはブロックMB中の全てのトランジスタUSTrに供給される。そして、信号BLKSELのレベルに基づいて全てのトランジスタSDDTr、SSDTrは同様に振る舞い、信号/BLKSELDのレベルに基づいて全てのトランジスタUDTrは同様に振る舞い、信号/BLKSELSのレベルに基づいてトランジスタUSTrは同様に振る舞う。
次に、図12、図13を参照して、バッドブロックラッチおよびフローティング制御ラッチの制御について説明する。図12は、第1実施形態に係るバッドブロックラッチおよびフローティング制御ラッチのリセットのためのタイミングチャートである。図13は、第1実施形態に係るバッドブロックラッチおよびフローティング制御ラッチのセットのためのタイミングチャートである。図12に示されるように、例えば制御回路5は、コアドライバ9を介して、時刻t0で、リセットされるラッチを含んだブロックMBのアドレス信号ARA〜ARE(AR)を、デコーダ2aに供給する。制御回路5は、全ブロックMBのラッチをリセットする場合は、全ブロックMBにおいてアドレス信号ARA〜AREがハイレベルになるように制御する。図12は、全ブロックMBでのリセットの例を示している。次に、制御回路5は、時刻t1において、信号RDECをハイレベルにしてデコーダ2aをイネーブルにする。次に、制御回路5は、時刻t2から時刻T3に亘って、バッドブロックラッチをリセットするために信号BBRSTをハイレベルにし、フローティング制御ラッチをリセットするためにFLTRSTをハイレベルにする。2つのラッチの一方のみのリセットが望まれる場合、対応する方の信号BBRSTまたはFLTRSTのみハイレベルにされる。続いて、制御回路5は、時刻t4において信号RDECをローレベルにしてデコーダ2aをディセーブルにし、続いて、アドレス信号ARがローレベルにされる。図12のようなラッチのリセットは、所定のタイミング、例えば半導体記憶装置10が使用可能になる前までの初期設定動作(パワーオンリードの際)の前後等に行われる。
ラッチをセットする場合、図13に示されるように、制御回路5は、時刻t2からt3に亘って、セットされるラッチに対応する信号BBSETまたは(および)FLTSETを、図12での信号BBRSTおよびFLTRSTに代えてハイレベルにする。2つのラッチは、ブロックMBの状態に応じてセットされるかリセットされる。すなわち、制御回路5は、各ブロックMBがバッドブロックであるか、および選択ゲート線SGSLがフローティングであることが望まれるかの情報を取得する。これらの情報は、メモリ20において不揮発に記憶されている。正常なブロックMBについては、制御回路5は、信号BBSET、FLTSETをいずれもローレベルにする。バッドブロックであるがフローティングの対象でないブロックMBについては、制御回路5は、信号BBSET、FLTSETをそれぞれハイレベル、ローレベルにする。バッドブロックでありかつフローティングの対象であるブロックMBについては、制御回路5は、信号BBSET、FLTSETをいずれもハイレベルにする。こうして、バッドブロックラッチは、これが含まれるデコーダ2aによってデコードされるブロックMBがバッドブロックの場合、ハイレベルを保持し、そうでない場合、ローレベルを保持する。また、フローティング制御ラッチは、これが含まれるデコーダ2aによってデコードされるブロックMBがフローティングの対象である場合、ハイレベルを保持し、そうでない場合、ローレベルを保持する。フローティング制御ラッチは、上記のように、そのラッチが、リーク検出回路11によってソース線SLと選択ゲート線SGSLのショートを含むブロックMBのためのデコーダ2a中にある場合、セットされる。図13のようなラッチのセットは、所定のタイミング、例えばパワーオンリードの際に行われる。
次に、図14〜図16を参照して図11の回路の動作を説明する。図14は、第1実施形態に係る、正常なブロックの選択時のデコーダの状態を示している。図14に示され、また上記のように、正常ブロックにおいては、バッドブロックラッチ、フローティング制御ラッチはいずれもリセットされている。すなわち、ノード/BBF、FLTFは、それぞれハイレベル、ローレベルである。ノード/BBFがハイレベルであることにより、アドレスデコードが可能である。よって、ヒットするロウアドレス信号ARA〜AREが供給されると、ノードn0はローレベルになる。結果、信号BLKSELはハイレベル、信号/BLKSELDはローレベルとなって、選択ゲート線SGDLには、トランジスタSDDTrを介して接続されたSGD線SGDの電位が転送される。また、信号BLKSELがハイレベルであることに加えて、信号/BLKSELSはローレベルとなって、選択ゲート線SGSLには、トランジスタSSDTを介して接続されたSGS線SGSの電位が転送される。
図15は、第1実施形態に係る、バッドブロックであるがフローティングの対象でないブロックの選択時のデコーダの状態を示している。図15に示されるように、このようなブロックにおいては、バッドブロックラッチ、フローティング制御ラッチは、それぞれセット、リセットされている。すなわち、ノード/BBF、FLTFはいずれもローレベルである。ノード/BBFがローレベルであることにより、ノードn0はハイレベルを維持し、アドレスデコードが不能である。したがって、信号BLKSELはローレベル、信号/BLKSELD、/BLKSELSはハイレベルを維持し、選択ゲート線SGDL、SGSLには、非選択電圧SGDSが転送される。
図16は、第1実施形態に係る、バッドブロックでかつフローティングの対象であるブロックの選択時のデコーダの状態を示している。図16に示されるように、このようなブロックにおいては、バッドブロックラッチ、フローティング制御ラッチはいずれもセットされている。すなわち、ノード/BBF、FLTFは、それぞれローレベル、ハイレベルである。ノード/BBFがローレベルであることにより、ノードn0はハイレベルを維持し、アドレスデコードが不能である。したがって、信号BLKSELはローレベル、信号/BLKSELDはハイレベルを維持し、選択ゲート線SGDLには、非選択電圧SGDSが転送される。一方、信号BLKSELがローレベルであることに加えて、信号/BLKSELSがローレベルとなることにより、選択ゲート線SGSLはフローティングとなる。この状態は、図17においてブロックMB1について示されている。このように、ソース線SLと選択ゲート線SGSLのショートを含んだブロックMBでは、選択ゲート線SGSLはフローティングにされる。このため、ソース線SLが、これとショートしている選択ゲート線SGSLを介して、非選択電圧(VSS)によって引かれることが防止される。
ソース線SLと選択ゲート線SGSLのショートを含んだブロックは、原則的にはバッドブロックにされる。しかしながら、あるブロックが、フローティングの対象とはされるがバッドブロックとは分類されないということも可能である。このようなブロックにおいては、バッドブロックラッチ、フローティング制御ラッチはそれぞれリセット、セットされている。すなわち、ノード/BBF、FLTFはともにハイレベルである。このようなブロックでは、各メモリストリングMSは、ソース線側およびビット線側のうちのビット線側でのみカットオフしている状態にある。このような設定は、例えば、ソース線SLと選択ゲート線SGSLのショートによるリーク電流が少なくバッドブロックとは分類される必要が無いブロックの救済に有効である。
ブロックデコーダ2aは、図18のようであってもよい。図18は、第1実施形態の第2例に係るブロックデコーダの回路図である。図18に示されるように、ブロックデコーダ2aは、図11のインバータI11、I12、トランジスタT21〜T24に代えて、ノアゲートNR2を含んでいる。ノアゲートNR2は、信号BBBIAS、/BBFを受け取る。ノアゲートNR2の出力は、ノアゲートNR1に供給される。信号BBBIASは、例えばコアドライバ9から供給される。信号BBBIASは、バッドブロック中の選択ゲート線SGSLを通常の非選択ブロックと同様にバイアスする場合にハイレベルに設定され、バッドブロックの選択ゲート線SGSLをフローティングにする場合にはローレベルに設定される。例えば、バッドブロックの選択ゲート線SGSLを、読み出しと書き込みにおいてはフローティングにし、消去においてはフローティングにしない、という実施形態で使用される。
図18は、正常ブロックの選択時のデコーダの状態も示している。正常ブロックにおいては、ノードn1はハイレベルである。したがって、信号BBBIAS、/BBFの論理によらず、信号/BLKSELSはローレベルである。この結果、その他のノードの電位は、図14と同じであり、選択ゲート線SGSLには、トランジスタSSDTを介して接続されたSGS線SGSの電位が転送される。
図19は、第1実施形態の第2例に係る、バッドブロックであるがフローティングの対象でないブロックの選択時のデコーダの状態を示している。上記のように、このようなブロックでは、信号BBBIASは、ハイレベルである。このため、ノアゲートNR2の出力はローレベルである。したがって、ノアゲートNR1の2つの入力は、いずれもローレベルであり、ノアゲートNR1の出力はハイレベルである。この結果、その他のノードは、図15と同じであり、選択ゲート線SGSLには、非選択電圧SGDSが転送される。
図20は、第1実施形態の第2例に係る、バッドブロックでかつフローティングの対象であるブロックの選択時のデコーダの状態を示している。上記のように、このようなブロックでは、信号BBBIASは、ローレベルである。このため、ノアゲートNR1の2つの入力はいずれもローレベルであり、ノアゲートNR1はハイレベルを出力する。よって、ノアゲートNR1の出力はローレベルである。この結果、その他のノードは、図16と同じであり、選択ゲート線SGSLはフローティングにされる。
以上説明したように、第1実施形態に係る半導体記憶装置によれば、ソース線SLと選択ゲート線SGSLのショートを含んだブロックでは、選択ゲート線SGSLは、フローティングにされる。このため、ソース線SLが、これとショートしている選択ゲート線SGSLを介して、非選択電圧SGDSによって引かれることが防止される。結果、正常動作が可能な半導体記憶装置を提供できる。
ここまでは、選択ゲート線SGSLのショートへの対策のために、選択ゲート線SGSLがフローティングにされることが可能な例について説明した。しかしながら、第1実施形態は、選択ゲート線SGSLをフローティングにすることに代えて、選択ゲート線SGDLをフローティングにできるように構成されてもよい。これは、例えば選択ゲート線SGDLのショートが多くの箇所で発生している場合に有用である。そのために、インバータI4の出力がトランジスタUDTrのゲートに代えてトランジスタUSTrのゲートに信号/BLKSELSとして供給される。さらに、ノアゲートNR1の出力がトランジスタUSTrのゲートに代えてトランジスタUDTrのゲートに信号/BLKSELDとして供給される。
(第2実施形態)
第2実施形態は、ブロックデコーダの構造が、第1実施形態のものと異なる。図21は、第2実施形態に係るブロックデコーダの回路図である。第2実施形態に係る半導体記憶装置のうち、以下に記述する点以外の要素、接続、特徴については、第1実施形態のものと同じである。
第2実施形態は、ブロックデコーダの構造が、第1実施形態のものと異なる。図21は、第2実施形態に係るブロックデコーダの回路図である。第2実施形態に係る半導体記憶装置のうち、以下に記述する点以外の要素、接続、特徴については、第1実施形態のものと同じである。
図21に示されるように、トランジスタT9のソースは、第1実施形態(図11)での接地に代えて、n型MOSFET T31を介して接地されている。トランジスタT31のゲート(ノード/SSFと称する)は、インバータI11の入力およびインバータI12の出力に接続されている。第2実施形態では、インバータI11の出力は、第1実施形態でのFLTFに代えて、SSFとして引用される。
図22は、第2実施形態に係る、正常なブロックの選択時のデコーダの状態を示している。正常ブロックにおいては、バッドブロックラッチ、フローティング制御ラッチはいずれもリセットされている。すなわち、ノード/BBF、/SSFはいずれもハイレベルである。このため、このためトランジスタT9、T31はオンし、アドレスデコードが可能である。この結果、信号BLKSEL、/BLKSELD、/BLKSELSは、第1実施形態(図14)と同じく、それぞれハイレベル、ローレベル、ローレベルとなる。
図23は、第2実施形態に係る、バッドブロックであるがフローティングの対象でないブロックの選択時のデコーダの状態を示している。このようなブロックにおいては、バッドブロックラッチ、フローティング制御ラッチは、それぞれセット、リセットされている。すなわち、ノード/BBF、/SSFはそれぞれローレベル、ハイレベルである。ノード/BBFがローレベルでトランジスタT9がオフしていることにより、トランジスタT31がオンしていてもアドレスデコードが不能である。この結果、信号BLKSEL、/BLKSELD、/BLKSELSは、第1実施形態(図15)と同じく、それぞれローレベル、ハイレベル、ハイレベルとなる。
図24は、第2実施形態に係る、バッドブロックでかつフローティングの対象であるブロックの選択時のデコーダの状態を示している。このようなブロックにおいては、バッドブロックラッチ、フローティング制御ラッチはいずれもセットされている。すなわち、ノード/BBF、/SSFはともにローレベルである。よってトランジスタT9、T31はオフしており、アドレスデコードが不能である。この結果、信号BLKSEL、/BLKSELD、/BLKSELSは、第1実施形態(図16)と同じく、それぞれローレベル、ハイレベル、ローレベルとなる。
図25は、第2実施形態に係る、バッドブロックでないがフローティング制御されるブロック選択時のデコーダの状態を示している。第2実施形態では、トランジスタT31の追加により、以下の点が第1実施形態と異なる。半導体記憶装置10のテスト工程では、次のような手順で評価が進められることが考えられる。まず、第1実施形態に関して説明したように、選択ゲートSGSLとソース線SLの間のショートによるリーク電流の検出が行われる。リーク電流が検出されると、当該ショートを含んだブロックMBのアドレスがメモリ20に保持される。そして、所定のタイミング、例えばパワーオンリードの際にメモリ20の情報に基づいて、特定されたブロックMBのためのブロックデコーダ2a中のフローティング制御ラッチがセットされる。続いて、消去テストあるいは書込みテストが行われ、バッドブロックのアドレスが同じくメモリ20に保持される。次いで、所定のタイミングで、このアドレスに基づいて、特定されたブロックMBのためのブロックデコーダ2a中のバッドブロックラッチがセットされる。
第1実施形態(図11)では、フローティング制御ラッチのセットのみであると、ブロックアドレスのデコードは禁止されず、可能である。このため、フローティングの対象であるブロックのデコードの禁止が望まれる場合は、このブロックはバッドブロックとしても登録されることが必要である。こうすることにより、ブロックアドレスのデコードが不能になるからである。第1実施形態との関連で説明したように、フローティングの対象であるがバッドブロックと扱われることが望まれない形態にも利点がある。しかしそのような制御が望まれない場合、第2実施形態によれば、図25に示されるように、フローティング制御ラッチのセットのみで、このセットされたラッチを含んだブロックデコーダ2aでのアドレスデコードが不能になる。図25は、第2実施形態に係る、バッドブロックでないがフローティングの対象であるブロックの選択時のデコーダの状態を示している。このようなブロックにおいては、ノード/BBF、/SSFは、それぞれハイレベル、ローレベルである。ノード/SSFがローレベルでトランジスタT31がオフしているあることにより、トランジスタT9がオンしていても、アドレスデコードが不能である。この結果、信号BLKSEL、/BLKSELD、/BLKSELSは、図24と同じく、それぞれローレベル、ハイレベル、ローレベルとなる。
以上説明したように、第2実施形態に係る半導体記憶装置によれば、第1実施形態と同じく、ソース線SLと選択ゲート線SGSLのショートを含んだブロックでは、選択ゲート線SGSLは、フローティングにされる。このため、第1実施形態と同じ利点を得られる。また、第2実施形態によれば、フローティング制御ラッチのセットのみで、このラッチを含んだブロックデコーダ2aでのアドレスデコードは不能になる。このため、バッドブロックラッチのセットを必要とすることなく、より少ない手順でフローティング制御対象のブロックでのアドレスデコードをバッドブロックとしての登録の場合と同様に禁止できる。
第2実施形態も、第1実施形態と同じく、選択ゲート線SGSLをフローティングにすることに代えて、選択ゲート線SGDLをフローティングにできるように構成されてもよい。そのために要する変更は、第1実施形態と同じである。
(第3実施形態)
第3実施形態は、ブロックデコーダの構成が、第1実施形態のものと異なる。図26は、第3実施形態に係るブロックデコーダの回路図である。第3実施形態に係る半導体記憶装置のうち、以下に記述する点以外の要素、接続、特徴については、第1実施形態のものと同じである。
第3実施形態は、ブロックデコーダの構成が、第1実施形態のものと異なる。図26は、第3実施形態に係るブロックデコーダの回路図である。第3実施形態に係る半導体記憶装置のうち、以下に記述する点以外の要素、接続、特徴については、第1実施形態のものと同じである。
図26に示されるように、第3実施形態では、第1実施形態のノードBBF、/BBF、FLTFは、それぞれノードL0、/L0、L1として引用される。また、第1実施形態の信号BBSET、BBRST、FLTSET、FLTRSTは、それぞれ、L0SET、L0RST、L1SET、L1RSTに置換される。
トランジスタT9のゲートとインバータI2の出力は、第1実施形態と異なり、分離されている。トランジスタT9のゲートは、ノアゲートNR3の出力と接続されている。ノアゲートNR3は、ノードL0、L1上の信号(信号L0、L1)を受け取る。信号L0、L1は、対応するブロックに対する制御に基づいて定まるレベルを取り、後述する。信号L0、L1は、また、ナンドゲートND1に入力される。ナンドゲートND1の出力は、インバータI21に入力される。インバータI21は信号SGDFLTを出力する。第1実施形態のインバータI4に代えノアゲートNR4が設けられている。ノアゲートNR4は、ノードn1と接続され、また信号SGDFLTを受け取る。ノアゲートNR4は、信号/BLKSELDを出力する。
信号L0、L1は、図27に示すレベルの組み合わせを取る。図27は、第3実施形態に係る信号の組み合わせを示している。ブロックが正常である場合、信号L0、L1は、ともにローレベルである。バッドブロックであるがフローティングの対象でないブロックでは、信号L0、L1は、それぞれハイレベル、ローレベルである。バッドブロックでかつ選択ゲート線SGSLがフローティングの対象であるブロックでは、信号L0、L1は、それぞれローレベル、ハイレベルである。バッドブロックでかつ選択ゲート線SGSL、SGDLの両方がフローティングの対象であるブロックでは、信号L0、L1はともにハイレベルである。
信号L0、L1のレベルは、図28、図29に示すタイミングチャートに則って制御される。図28は、第3実施形態に係るラッチのリセットのためのタイミングチャートである。図29は、第3実施形態に係るラッチのセットのためのタイミングチャートである。図28は、信号BBSET、BBRST、FLTSET、FLTRSTがそれぞれ信号L0SET、L0RST、L1SET、L1RSTに置換されたことを除いて、図12と同じである。同様に、図29は、信号BBSET、BBRST、FLTSET、FLTRSTがそれぞれL0SET、L0RST、L1SET、L1RSTに置換されたことを除いて、図13と同じである。例えば制御回路5は、あるブロックが、バッドブロックであるか、および選択ゲート線SGSLのみまたは選択ゲート線SGSL、SGDLの両方がフローティングにされるべきかに基づいて、ノードL0SET、L0RST、L1SET、L1RSTのレベルを設定する。あるブロックが、バッドブロックであるか、および選択ゲート線SGSLのみまたは選択ゲート線SGSL、SGDLの両方がフローティングにされるかについての情報は、メモリ20によって不揮発に保持される。
図26に戻る。正常ブロックにおいては、第1、第2ラッチはいずれもリセットされている。すなわち、ノードL0、L1は、ともにローレベルである。このためトランジスタT9はオンし、アドレスデコードが可能である。また、ノードn1はハイレベルであるが、信号SGDFLTがローレベルであるため、信号/BLKSELDはローレベルである。この結果、信号BLKSELはハイレベル、信号/BLKSELDはローレベルとなって、選択ゲート線SGDLには、トランジスタSDDTrを介して接続されたSGD線SGDの電位が転送される。また、信号BLKSELがハイレベルであることに加えて、信号/BLKSELSはローレベルとなって、選択ゲート線SGSLには、トランジスタSSDTrを介して接続されたSGS線SGSの電位が転送される。
バッドブロックにおいては、第1、第2ラッチは、それぞれセット、リセットされている。すなわち、ノードL0、L1は、それぞれハイレベル、ローレベルである。このためトランジスタT9はオフであり、アドレスデコードが不能である。また、ノードn1、信号SGDFLTがともにローレベルであるため、信号BLKSEL、/BLKSELD、/BLKSELSは、それぞれローレベル、ハイレベル、ハイレベルである。この結果、選択ゲート線SGDL、SGSLには、非選択電圧SGDSが転送される。
バッドブロックでかつ選択ゲート線SGSLのみフローティングの対象であるブロックにおいては、第1、第2ラッチは、それぞれリセット、セットされている。すなわち、ノードL0、L1は、それぞれローレベル、ハイレベルである。このためトランジスタT9はオフであり、アドレスデコードが不能である。また、ノードn1、信号SGDFLTがともにローレベルであるため、信号BLKSEL、/BLKSELDは、それぞれローレベル、ハイレベルである。この結果、選択ゲート線SGDLには、非選択電圧SGDSが転送される。一方、信号BLKSELがローレベルであることに加えて信号/BLKSELSがローレベルであるため、選択ゲート線SGSLはフローティングになる。
バッドブロックでかつ選択ゲート線SGSL、SGDLの両方がフローティングの対象であるブロックにおいては、第1、第2ラッチはいずれもセットされている。すなわち、ノードL0、L1はともにハイレベルである。このため、トランジスタT9はオフであり、アドレスデコードが不能である。また、ノードn1、信号SGDFLTがそれぞれローレベル、ハイレベルであるため、信号BLKSEL、/BLKSELD、/BLKSELSは、みなローレベルである。このため、選択ゲート線SGDL、SGSLは、ともにフローティングになる。
以上説明したように、第3実施形態に係る半導体記憶装置によれば、第1実施形態と同じく、ソース線SLと選択ゲート線SGSLのショートを含んだブロックでは、選択ゲート線SGSLは、フローティングにされる。このため、第1実施形態と同じ利点を得られる。また、第3実施形態によれば、選択されたブロックにおいて、選択ゲート線SGSLに加えて選択ゲート線SGDLもフローティングにすることができる。
第3実施形態も、第1実施形態と同じく、選択ゲート線SGSLをフローティングにすることに代えて、選択ゲート線SGDLをフローティングにできるように構成されてもよい。そのために、まず、図26のノアゲートNR4の出力がトランジスタUDTrのゲートに代えてトランジスタUSTrのゲートに信号/BLKSELSとして供給される。さらに、ノアゲートNR1の出力がトランジスタUSTrのゲートに代えてトランジスタUDTrのゲートに信号/BLKSELDとして供給される。この変更により、第3実施形態では、信号L0、L1がそれぞれローレベル、ハイレベルであると、対象のブロックはバッドブロックでかつその選択ゲート線SGDLがフローティングにされる。
(第4実施形態)
第4実施形態は、ブロックデコーダの構成が、第1実施形態のものと異なる。図30は、第4実施形態に係るブロックデコーダの回路図である。第4実施形態に係る半導体記憶装置のブロックデコーダ以外の要素、接続、特徴については、第1実施形態のものと同じである。
第4実施形態は、ブロックデコーダの構成が、第1実施形態のものと異なる。図30は、第4実施形態に係るブロックデコーダの回路図である。第4実施形態に係る半導体記憶装置のブロックデコーダ以外の要素、接続、特徴については、第1実施形態のものと同じである。
図30に示されるように、ブロックデコーダ2aは、第3実施形態の要素および接続に加えて、ノアゲートNR6を含んでいる。ノアゲートNR6は、信号L0、/L1を受け取り、信号SGSFLTを出力する。信号SGSFLTは、ノアゲートNR1に、第3実施形態でのノードn1上の信号に変えて入力される。
信号L0、L1は、図31に示すレベルの組み合わせを取る。図31は、第4実施形態に係る信号の組み合わせを示している。ブロックが正常である場合、信号L0、L1は、ともにローレベルである。ブロックがバッドブロックであるがフローティングの対象でない場合、信号L0、L1は、それぞれハイレベル、ローレベルである。ブロックがバッドブロックでかつ選択ゲート線SGSLがフローティングの対象である場合、信号L0、L1は、それぞれローレベル、ハイレベルである。ブロックがバッドブロックでかつ選択ゲート線SGDLがフローティングの対象である場合、信号L0、L1はともにハイレベルである。
正常ブロックにおいては、第1、第2ラッチはいずれもリセットされている。すなわち、ノードL0、L1は、ともにローレベルである。このためトランジスタT9はオンし、アドレスデコードが可能である。また、ノードn1、信号SGDFLTが、それぞれハイレベル、ローレベルであるため、信号BLKSEL、/BLKSELDは、それぞれハイレベル、ローレベルである。この結果、選択ゲート線SGDLには、トランジスタSDDTrを介して接続されたSGD線SGDの電位が転送される。また、ノードn1、信号SGSFLTが、それぞれハイレベル、ローレベルであるため、信号/BLKSELSはローレベルである。この結果、選択ゲート線SGSLには、トランジスタSSDTrを介して接続されたSGS線SGSの電位が転送される。
バッドブロックにおいては、第1、第2ラッチは、それぞれセット、リセットされている。すなわち、ノードL0、L1は、それぞれハイレベル、ローレベルである。このためトランジスタT9はオフであり、アドレスデコードが不能である。また、ノードn1、信号SGDFLT、SGSFLTがみなローレベルであるため、信号BLKSEL、/BLKSELD、/BLKSELSは、それぞれローレベル、ハイレベル、ハイレベルである。この結果、選択ゲート線SGDL、SGSLには、非選択電圧SGDSが転送される。
バッドブロックでかつ選択ゲート線SGSLのみフローティング対象であるブロックにおいては、第1、第2ラッチは、それぞれリセット、セットされている。すなわち、ノードL0、L1は、それぞれローレベル、ハイレベルである。このためトランジスタT9はオフであり、アドレスデコードが不能である。また、ノードn1、信号SGDFLTがともにローレベルであるため、信号BLKSEL、/BLKSELDは、それぞれローレベル、ハイレベルである。この結果、選択ゲート線SGDLには、非選択電圧SGDSが転送される。一方、ノードn1、信号SGSFLTがそれぞれローレベル、ハイレベルであるため、信号BLKSEL、/BLKSELDはともにローレベルである。この結果、選択ゲート線SGSLはフローティングになる。
バッドブロックでかつ選択ゲート線SGDLのみフローティング対象であるブロックにおいては、第1、第2ラッチはいずれもセットされている。すなわち、ノードL0、L1はともにハイレベルである。このため、トランジスタT9はオフであり、アドレスデコードが不能である。また、ノードn1、信号SGDFLTがそれぞれローレベル、ハイレベルであるため、信号BLKSEL、/BLKSELDはともにローレベルである。この結果、選択ゲート線SGDLはフローティングになる。一方、ノードn1、信号SGSFLTがともにローレベルであるであるため、信号BLKSEL、/BLKSELSはそれぞれローレベル、ハイレベルである。この結果、選択ゲート線SGDLには、非選択電圧SGDSが転送される。
特願2011−133942において、ビット線がフローティングにされた後に非選択ブロックのドレイン側選択ゲート線を所定の電位だけ上昇させることによって、ビット線の電位をカップリングで上昇させようとするアイデアが記載されている。この時、ビット線とドレイン側選択ゲート線がショートしていると、ビット線電位が低下したり、ビット線を押し上げる能力が不足したりする可能性がある。同様に、ドレイン側選択ゲートと隣接するワード線がショートしている場合においても、このビット線ブーストが不十分となり得る。そこで、図32に示す方法で、ドレイン側選択ゲート線SGDLを介するリーク電流の検出が行われる。図32は、第4実施形態に係るリーク電流検出の方法を示している。特に、図32は、選択ブロックMB1中の選択ゲート線SGDL(例えばSGDL0)と、その周囲の要素との間のショートを検出するための状態を示している。リーク検出回路11は、図32に示されるとともに以下に記述する動作を行えるように構成されている。
まず、リーク検出回路11は、コアドライバ9を介して、評価対象の選択ゲート線SGDL0に例えば1.5Vを印加し、選択ブロックMB1中の残りの選択ゲート線SGDL、SGSL、および全てのワード線WLに電圧VSSを印加する。このような電圧の印加により、評価対象の選択ゲート線SGDL0を介するリーク電流(ショート)の有無を、リーク検出回路11により検出できる。
こうして検出された、他の要素とショートしている選択ゲート線SGDLを含んだブロックMBのためのブロックデコーダ2aにおいて、ノードL0、L1はともにハイレベルにセットされる。この結果、まず、ブロックはバッドブロックとして振る舞い、デコードが不能である。また、ビット線ブーストの際、選択ゲート線SGDLは、フローティングとなって、ビット線ブーストのために非選択ブロックの選択ゲート線SGDLに接続される配線およびドライバから電気的に切り離されることが可能になる。こうして、所望のビット線ブーストを実行できる。
以上説明したように、第4実施形態に係る半導体記憶装置によれば、第1実施形態と同じく、ソース線SLと選択ゲート線SGSLのショートを含んだブロックでは、選択ゲート線SGSLは、フローティングにされる。このため、第1実施形態と同じ利点を得られる。また、第4実施形態によれば、他の要素とショートしている選択ゲート線SGDLを含んだブロックでは、選択ゲート線SGDLは、フローティングにされる。このため、所望のビット線ブーストを実行できる。
その他、各実施形態は、上記のものに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の実施形態が抽出され得る。例えば、上記各実施形態に示される全構成要件から幾つかの構成要件が削除されても、この構成要件が削除された構成が実施形態として抽出され得る。
1…メモリセルアレイ、2…ロウデコーダ、3…データ回路・ページバッファ、4…カラムデコーダ、5…制御回路、6…入出力回路、7…アドレス・コマンドレジスタ、8…電圧発生回路、9…コアドライバ、10…半導体記憶装置、11…リーク検出回路、3a…センスアンプ、3b…データキャッシュ、BL…ビット線、WL…ワード線、SL…ソース線、MB…ブロック、MU…メモリユニット、MS…メモリストリング、SDTr、SSTr…選択ゲートトランジスタ、MTr…メモリセルトランジスタ、SGDL、SGSL…選択ゲート線、2a…ブロックデコーダ、2b…転送トランジスタ群、WDTr…WL転送トランジスタ、SDDTr…SGDL転送トランジスタ、SSDTr…SGSL転送トランジスタ、UDTr、USTr…トランジスタ、SGD線…SGD、SGS線…SGS。
Claims (9)
- 直列接続されたメモリセルトランジスタ列と、
前記メモリセルトランジスタ列の第1端とソース線およびビット線の一方との間に接続された第1選択トランジスタと、
前記第1選択トランジスタのゲート電極に接続され、第1転送トランジスタを介してドライバと接続され、第2転送トランジスタを介して非選択電圧を供給する第1ノードと接続された第1線と、
セットされていると、前記第1線を選択するアドレスが入力されても前記第1線の非選択を指示する情報を保持する第1ラッチと、
前記第1ラッチがセットおよびリセットされていると、それぞれ第1および第2論理とされ、前記第1転送トランジスタのゲート電極と接続された第2ノードと、
第1信号と、前記第1ラッチの出力を受け取る第1ノアゲートと、
前記第2ノードおよび前記第1ノアゲートの出力を受け取り、出力を前記第2転送トランジスタのゲート電極と接続された第2ノアゲートと、
を具備し、前記第1線は、選択的に、前記ドライバに接続、または前記第1ノードに接続、またはフローティングにされ、
前記第1ラッチがセットされていて且つ前記第1信号が第1論理であると、前記第1線が前記第1ノードに接続され、
前記第1ラッチがセットされていて且つ前記第1信号が第2論理であると、前記第1および第2転送トランジスタがオフされることにより、前記第1線がフローティングにされる、
ことを特徴とする半導体記憶装置。 - 直列接続されたメモリセルトランジスタ列と、
前記メモリセルトランジスタ列の第1端とソース線およびビット線の一方との間に接続された第1選択トランジスタと、
前記第1選択トランジスタのゲート電極に接続された第1線と、
を具備し、前記第1線は、選択的に、ドライバに接続、または非選択電圧を供給する第1ノードに接続、またはフローティングにされることを特徴とする半導体記憶装置。 - 前記第1線が、第1転送トランジスタを介して前記ドライバと接続されており、第2転送トランジスタを介して前記第1ノードと接続されており、
前記第1および第2転送トランジスタがオフされることにより、前記第1線がフローティングにされる、
ことを特徴とする請求項2に記載の半導体記憶装置。 - セットされていると、前記第1線をフローティングにすることを指示する情報を保持する第1ラッチをさらに具備し、
前記第1ラッチがセットされていると、前記第1および第2転送トランジスタがオフされる、
ことを特徴とする請求項3に記載の半導体記憶装置。 - セットされていると、前記第1線を選択するアドレスが入力されても前記第1線の非選択を指示する情報を保持する第2ラッチをさらに具備し、
前記第2ラッチがセットされていると、前記第1ラッチによらずに、前記第1線が、前記ドライバから切断され、前記第1ノードに接続される、
ことを特徴とする請求項4に記載の半導体記憶装置。 - 前記第1ラッチがセットされていると、前記第2ラッチによらずに、前記第1線がフローティングにされる、
ことを特徴とする請求項5に記載の半導体記憶装置。 - 前記メモリセルトランジスタ列の第2端とソース線およびビット線の他方との間に接続された第2選択トランジスタと、
前記第2選択トランジスタのゲート電極に接続され、選択的に第2ドライバに接続される第2線と、
をさらに具備し、
前記第2ラッチがセットされていると、前記第2線は前記第1ノードに接続され、
前記第1および第2ラッチがセットされていると、前記第1および第2線はフローティングにされるか、前記第1線はフローティングされずに前記第1ノードに接続されかつ前記第2線はフローティングにされる、
ことを特徴とする請求項6に記載の半導体記憶装置。 - セットされていると、前記第1線を選択するアドレスが入力されても前記第1線の非選択を指示する情報を保持する第1ラッチをさらに具備し、
前記第1線は、選択的に、前記ドライバに接続、または前記第1ノードに接続、またはフローティングにされ、
前記第1ラッチがセットされていて且つ第1信号が第1論理であると、前記第1線が前記第1ノードに接続され、
前記第1ラッチがセットされていて且つ前記第1信号が第2論理であると、前記第1および第2転送トランジスタがオフされることにより、前記第1線がフローティングにされる、
ことを特徴とする請求項3に記載の半導体記憶装置。 - 前記第1ラッチがセットおよびリセットされていると、それぞれ第1および第2論理とされ、前記第1転送トランジスタのゲート電極と接続された第2ノードと、
前記第1信号と、前記第1ラッチの出力を受け取る第1ノアゲートと、
前記第2ノードおよび前記第1ノアゲートの出力を受け取り、出力を前記第2転送トランジスタのゲート電極と接続された第2ノアゲートと、
をさらに具備する請求項8の半導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013040741A JP2014170598A (ja) | 2013-03-01 | 2013-03-01 | 半導体記憶装置 |
TW102126733A TWI550614B (zh) | 2013-03-01 | 2013-07-25 | Semiconductor memory device |
US14/014,026 US8971115B2 (en) | 2013-03-01 | 2013-08-29 | Semiconductor memory device |
CN201410046771.4A CN104021814A (zh) | 2013-03-01 | 2014-02-10 | 半导体存储装置 |
US14/605,594 US9449689B2 (en) | 2013-03-01 | 2015-01-26 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013040741A JP2014170598A (ja) | 2013-03-01 | 2013-03-01 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014170598A true JP2014170598A (ja) | 2014-09-18 |
Family
ID=51420886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013040741A Pending JP2014170598A (ja) | 2013-03-01 | 2013-03-01 | 半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8971115B2 (ja) |
JP (1) | JP2014170598A (ja) |
CN (1) | CN104021814A (ja) |
TW (1) | TWI550614B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666296B1 (en) | 2016-03-02 | 2017-05-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9786377B2 (en) | 2016-03-11 | 2017-10-10 | Toshiba Memory Corporation | Memory device |
US10347338B2 (en) | 2017-03-17 | 2019-07-09 | Toshiba Memory Corporation | Memory device and memory controller |
CN112018118A (zh) * | 2020-07-21 | 2020-12-01 | 长江存储科技有限责任公司 | 3d存储器件及其存储结构和存储结构的控制方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102293136B1 (ko) * | 2014-10-22 | 2021-08-26 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 |
JP2016170834A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社東芝 | 半導体記憶装置 |
US9881687B2 (en) * | 2015-12-18 | 2018-01-30 | Texas Instruments Incorporated | Self-latch sense timing in a one-time-programmable memory architecture |
US10096366B2 (en) | 2016-01-28 | 2018-10-09 | Toshiba Memory Corporation | Memory system including multi-plane flash memory and controller |
JP6559590B2 (ja) * | 2016-02-03 | 2019-08-14 | 東芝メモリ株式会社 | 半導体記憶装置 |
US9824738B2 (en) * | 2016-03-11 | 2017-11-21 | Toshiba Memory Corporation | Semiconductor storage device |
US9905307B1 (en) * | 2016-08-24 | 2018-02-27 | Sandisk Technologies Llc | Leakage current detection in 3D memory |
JP6682471B2 (ja) * | 2017-03-24 | 2020-04-15 | キオクシア株式会社 | 半導体記憶装置 |
JP2019079885A (ja) | 2017-10-23 | 2019-05-23 | 東芝メモリ株式会社 | 半導体記憶装置及びその製造方法 |
US10832790B1 (en) * | 2019-09-26 | 2020-11-10 | Western Digital Technologies, Inc. | Performance of non data word line maintenance in sub block mode |
KR20220059039A (ko) * | 2020-11-02 | 2022-05-10 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법 |
EP4195209A1 (en) * | 2021-12-07 | 2023-06-14 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of operating nonvolatile memory |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000030473A (ja) * | 1998-07-14 | 2000-01-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2002133894A (ja) * | 2000-10-30 | 2002-05-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2004127346A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910007434B1 (ko) * | 1988-12-15 | 1991-09-26 | 삼성전자 주식회사 | 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법 |
JP3730423B2 (ja) | 1998-11-24 | 2006-01-05 | 富士通株式会社 | 半導体記憶装置 |
KR100305030B1 (ko) * | 1999-06-24 | 2001-11-14 | 윤종용 | 플래시 메모리 장치 |
JP3859912B2 (ja) | 1999-09-08 | 2006-12-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6462985B2 (en) | 1999-12-10 | 2002-10-08 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory for storing initially-setting data |
US6504757B1 (en) * | 2000-08-11 | 2003-01-07 | Advanced Micro Devices, Inc. | Double boosting scheme for NAND to improve program inhibit characteristics |
US7095653B2 (en) * | 2003-10-08 | 2006-08-22 | Micron Technology, Inc. | Common wordline flash array architecture |
JP4167640B2 (ja) * | 2004-10-14 | 2008-10-15 | シャープ株式会社 | 不揮発性メモリのプログラム電圧決定方法 |
KR101361131B1 (ko) * | 2008-04-11 | 2014-02-13 | 삼성전자주식회사 | 공유되는 로우 디코더를 갖는 플래쉬 메모리 장치 |
JP2011138569A (ja) * | 2009-12-25 | 2011-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2011138579A (ja) * | 2009-12-28 | 2011-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR101119343B1 (ko) * | 2010-04-29 | 2012-03-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 프로그램 방법 |
JP2012069605A (ja) | 2010-09-21 | 2012-04-05 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012069695A (ja) | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体記憶装置 |
US8681561B2 (en) * | 2011-08-22 | 2014-03-25 | Micron Technology, Inc. | Apparatuses and methods including memory write operation |
-
2013
- 2013-03-01 JP JP2013040741A patent/JP2014170598A/ja active Pending
- 2013-07-25 TW TW102126733A patent/TWI550614B/zh not_active IP Right Cessation
- 2013-08-29 US US14/014,026 patent/US8971115B2/en not_active Expired - Fee Related
-
2014
- 2014-02-10 CN CN201410046771.4A patent/CN104021814A/zh active Pending
-
2015
- 2015-01-26 US US14/605,594 patent/US9449689B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000030473A (ja) * | 1998-07-14 | 2000-01-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2002133894A (ja) * | 2000-10-30 | 2002-05-10 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2004127346A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9666296B1 (en) | 2016-03-02 | 2017-05-30 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2017157260A (ja) * | 2016-03-02 | 2017-09-07 | 東芝メモリ株式会社 | 半導体記憶装置 |
US10418104B2 (en) | 2016-03-02 | 2019-09-17 | Toshiba Memory Corporation | Semiconductor memory device |
US10706931B2 (en) | 2016-03-02 | 2020-07-07 | Toshiba Memory Corporation | Semiconductor memory device |
US11176998B2 (en) | 2016-03-02 | 2021-11-16 | Kioxia Corporation | Semiconductor memory device |
US11568936B2 (en) | 2016-03-02 | 2023-01-31 | Kioxia Corporation | Semiconductor memory device |
US11875851B2 (en) | 2016-03-02 | 2024-01-16 | Kioxia Corporation | Semiconductor memory device |
US9786377B2 (en) | 2016-03-11 | 2017-10-10 | Toshiba Memory Corporation | Memory device |
US10347338B2 (en) | 2017-03-17 | 2019-07-09 | Toshiba Memory Corporation | Memory device and memory controller |
US10803950B2 (en) | 2017-03-17 | 2020-10-13 | Toshiba Memory Corporation | Memory device and memory controller |
CN112018118A (zh) * | 2020-07-21 | 2020-12-01 | 长江存储科技有限责任公司 | 3d存储器件及其存储结构和存储结构的控制方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI550614B (zh) | 2016-09-21 |
CN104021814A (zh) | 2014-09-03 |
US9449689B2 (en) | 2016-09-20 |
US20140247658A1 (en) | 2014-09-04 |
US20150131378A1 (en) | 2015-05-14 |
TW201435877A (zh) | 2014-09-16 |
US8971115B2 (en) | 2015-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9449689B2 (en) | Semiconductor memory device | |
TWI689928B (zh) | 半導體記憶裝置 | |
TWI760586B (zh) | 半導體記憶裝置 | |
KR101204646B1 (ko) | 낸드 플래시 메모리 장치 및 그 동작 방법 | |
US8693254B2 (en) | Non-volatile semiconductor memory device | |
JP5514158B2 (ja) | 不揮発性半導体記憶装置 | |
JP2019160380A (ja) | 半導体記憶装置 | |
JP2017059276A (ja) | メモリデバイス | |
JP2012069606A (ja) | 不揮発性半導体記憶装置 | |
JP2012069187A (ja) | 不揮発性半導体記憶装置 | |
JP2009070461A (ja) | 半導体記憶装置 | |
US10522227B2 (en) | Semiconductor memory device applying different voltages to respective select gate lines | |
US9330789B2 (en) | Short-checking methods | |
JP2014002810A (ja) | 不揮発性半導体記憶装置 | |
JP2009272026A (ja) | 不揮発性半導体記憶装置 | |
JP2013114701A (ja) | 半導体記憶装置 | |
KR101756924B1 (ko) | 반도체 메모리 장치 | |
US10861865B2 (en) | Semiconductor storage device | |
JP2018160301A (ja) | 半導体記憶装置 | |
JP6381460B2 (ja) | 半導体記憶装置 | |
JP2014235757A (ja) | コントローラ | |
JP2020155577A (ja) | 半導体記憶装置 | |
JP2013161512A (ja) | 不揮発性半導体記憶装置 | |
JP2012133854A (ja) | 半導体記憶装置 | |
JP2021044032A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150616 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151020 |