JP2014013635A - 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 - Google Patents

記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 Download PDF

Info

Publication number
JP2014013635A
JP2014013635A JP2012150064A JP2012150064A JP2014013635A JP 2014013635 A JP2014013635 A JP 2014013635A JP 2012150064 A JP2012150064 A JP 2012150064A JP 2012150064 A JP2012150064 A JP 2012150064A JP 2014013635 A JP2014013635 A JP 2014013635A
Authority
JP
Japan
Prior art keywords
state
data
intensity
inverted
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012150064A
Other languages
English (en)
Inventor
Takeshi Ishii
健 石井
Keiichi Tsutsui
敬一 筒井
Kenichi Nakanishi
健一 中西
Hideaki Okubo
英明 大久保
Yasushi Fujinami
靖 藤波
Naohiro Adachi
直大 足立
Tatsuo Shinbashi
龍男 新橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012150064A priority Critical patent/JP2014013635A/ja
Priority to CN201310261314.2A priority patent/CN103530238A/zh
Priority to US13/928,472 priority patent/US20140009996A1/en
Publication of JP2014013635A publication Critical patent/JP2014013635A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564Miscellaneous aspects
    • G11C2211/5647Multilevel memory with bit inversion arrangement

Landscapes

  • Read Only Memory (AREA)

Abstract

【課題】不揮発性メモリにおいて書込みの強度を柔軟に変更する。
【解決手段】不揮発性メモリまたはその記憶制御装置は、リード処理部およびライト処理部を備える。リード処理部は、データとそのデータが反転した状態か非反転の状態かを示す反転状態情報とを対応付けて第1の強度で記憶するメモリセルアレイの特定の領域からデータおよび反転状態情報を読み出す。ライト処理部は、データを反転させたものと反転状態情報の示す状態を逆の状態にしたものとを特定の領域に第1の強度とは異なる第2の強度で書き込む。
【選択図】図1

Description

本技術は、記憶制御装置に関する。詳しくは、不揮発性メモリのための記憶制御装置、記憶装置、情報処理システム、および、これらにおける処理方法ならびに当該方法をコンピュータに実行させるプログラムに関する。
情報処理システムにおいては、ワークメモリとしてDRAM(Dynamic Random Access Memory)等が用いられる。このDRAMは、通常、揮発性メモリであり、電源の供給が停止するとその記憶内容は消失する。一方、近年、不揮発性メモリ(NVM:Non-Volatile Memory)が用いられるようになっている。この不揮発性メモリとしては、大きなサイズを単位としたデータアクセスに対応したフラッシュメモリと、小さな単位での高速なランダムアクセスが可能な不揮発性ランダムアクセスメモリ(NVRAM:Non-Volatile RAM)とに大別される。ここで、フラッシュメモリの代表例としては、NAND型フラッシュメモリが挙げられる。一方、不揮発性ランダムアクセスメモリの例としては、ReRAM(Resistance RAM)、PCRAM(Phase-Change RAM)、MRAM(Magnetoresistive RAM)などが挙げられる。
ReRAMは、可変抵抗素子を用いた不揮発性メモリであり、データの書込みに先立ってブロック単位で消去を行う必要がなく、必要ページのみを直接書き換えることが可能である。この点で、浮遊ゲートの電化蓄積量による閾値をデータとして記憶するNANDフラッシュメモリ等とは異なっている。可変抵抗素子は、高抵抗状態(HRS:High Resistive State)と低抵抗状態(LRS:Low Resistive State)の2状態で1ビットの情報を記録することができる。
一方、このような不揮発性メモリにおいては、データ保持力を長くするために、より大きいパルス電圧を使用して書込みを行う技術が提案されている(例えば、特許文献1参照。)。このような大きいパルス電圧を使用した書込みによれば、その書込みによるデータ保持力は長くなるが、その反面、メモリセルに与えるストレスも大きくなり、耐久性は低下することになる。
特表2009−507327号公報
上述の従来技術では、パルス電圧の強度を調整することにより、2つの可能な記憶特性を使い分けている。しかしながら、この従来技術は、プログラムまたは消去を新たに行う際に用いられる手法であり、一旦書込みが行われた後にその特性を変更することは想定されていない。
本技術はこのような状況に鑑みて生み出されたものであり、不揮発性メモリにおいて書込みの強度を柔軟に変更することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、データとそのデータが反転した状態か非反転の状態かを示す反転状態情報とを対応付けて第1の強度で記憶するメモリセルアレイの特定の領域から上記データおよび上記反転状態情報を読み出すリード処理部と、上記データを反転させたものと上記反転状態情報の示す状態を逆の状態にしたものとを上記特定の領域に上記第1の強度とは異なる第2の強度で書き込むライト処理部とを具備する記憶制御装置またはその記憶制御方法である。これにより、不揮発性メモリに対してデータの論理状態を維持したまま書込みの強度を変更させるという作用をもたらす。
また、この第1の側面において、上記メモリセルアレイは可変抵抗素子であって、上記第1の強度は、所定の閾値により高抵抗状態または低抵抗状態の何れか一方の状態を示す通常の強度であり、上記第2の強度は、高抵抗状態については上記第1の強度による高抵抗状態よりも高い抵抗状態を示し、低抵抗状態については上記第1の強度による低抵抗状態よりも低い抵抗状態を示す強度であってもよい。これにより、可変抵抗素子におけるデータの保持特性を向上させるという作用をもたらす。
また、この第1の側面において、上記メモリセルアレイは可変抵抗素子であって、上記第2の強度は、所定の閾値により高抵抗状態または低抵抗状態の何れか一方の状態を示す通常の強度であり、上記第1の強度は、高抵抗状態については上記第2の強度による高抵抗状態よりも高い抵抗状態を示し、低抵抗状態については上記第2の強度による低抵抗状態よりも低い抵抗状態を示す強度であってもよい。これにより、可変抵抗素子の耐久性を向上させるという作用をもたらす。
また、この第1の側面において、上記メモリセルアレイは、上記データが上記第1の強度または上記第2の強度の何れの強度により記憶されているかを示す強度情報を上記データと対応付けて記憶し、上記リード処理部は、上記データとともに上記強度情報を読み出し、上記ライト処理部は、上記強度情報が上記第1の強度により記憶されている旨を示している場合には上記データを反転させたものと上記反転状態情報の示す状態を逆の状態にしたものとを上記特定の領域に上記第2の強度で書込みを行い、上記強度情報が上記第2の強度により記憶されている旨を示している場合には上記書込みを行わないようにしてもよい。これにより、強度情報に応じて書込み強度の変更を制御するという作用をもたらす。
また、この第1の側面において、上記ライト処理部は、上記反転状態情報が上記非反転の状態を示している場合には上記データを反転させたものと上記反転状態情報として上記反転した状態を示すものとを上記特定の領域に上記第2の強度で書込みを行い、上記反転状態情報が上記反転した状態を示している場合には上記書込みを行わないようにしてもよい。これにより、反転状態情報に応じて書込み強度の変更を制御するという作用をもたらす。
また、本技術の第2の側面は、データとそのデータが反転した状態か非反転の状態かを示す反転状態情報とを対応付けて記憶するメモリセルアレイと、上記データおよび上記反転状態情報を第1の強度で記憶する上記メモリセルアレイの特定の領域から上記データおよび上記反転状態情報を読み出すリード処理部と、上記データを反転させたものと上記反転状態情報の示す状態を逆の状態にしたものとを上記特定の領域に上記第1の強度とは異なる第2の強度で書き込むライト処理部とを具備する記憶装置である。これにより、不揮発性メモリにおいてデータの論理状態を維持したまま書込みの強度を変更するという作用をもたらす。
また、本技術の第3の側面は、データとそのデータが反転した状態か非反転の状態かを示す反転状態情報とを対応付けて記憶するメモリセルアレイと、上記メモリセルアレイに対して記憶強度を変更するコマンドを発行するホストコンピュータと、上記データおよび上記反転状態情報を第1の強度で記憶する上記メモリセルアレイの特定の領域から上記データおよび上記反転状態情報を上記コマンドに応答して読み出すリード処理部と、上記データを反転させたものと上記反転状態情報の示す状態を逆の状態にしたものとを上記特定の領域に上記第1の強度とは異なる第2の強度で書き込むライト処理部とを具備する情報処理システムである。これにより、記憶強度を変更するコマンドに応じて不揮発性メモリにおけるデータの論理状態を維持したまま書込みの強度を変更するという作用をもたらす。
本技術によれば、不揮発性メモリにおいて書込みの強度を柔軟に変更することができるという優れた効果を奏し得る。
本技術の実施の形態における情報処理システムの全体構成例を示す図である。 本技術の実施の形態における不揮発性メモリ300の構成例を示す図である。 本技術の第1の実施の形態におけるメモリセルアレイ310の各ページのフィールド構成例を示す図である。 可変抵抗素子のセット動作を説明するための図である。 可変抵抗素子のリセット動作を説明するための図である。 可変抵抗素子の強セット動作を説明するための図である。 可変抵抗素子の強リセット動作を説明するための図である。 本技術の実施の形態における不揮発性メモリ300のライト処理手順の一例を示す流れ図である。 本技術の第1の実施の形態における不揮発性メモリ300の強書込み状態への変更処理手順の一例を示す流れ図である。 本技術の第1の実施の形態における不揮発性メモリ300の通常書込み状態への変更処理手順の一例を示す流れ図である。 本技術の実施の形態における不揮発性メモリ300のリード処理手順の一例を示す流れ図である。 本技術の第2の実施の形態におけるメモリセルアレイ310の各ページのフィールド構成例を示す図である。 本技術の第2の実施の形態における不揮発性メモリ300の強書込み状態への変更処理手順の一例を示す流れ図である。 本技術の第2の実施の形態における不揮発性メモリ300の通常書込み状態への変更処理手順の一例を示す流れ図である。
以下、本技術を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.第1の実施の形態(反転フラグおよび強書込みフラグを用いた例)
2.第2の実施の形態(反転フラグが強書込みフラグを兼ねた例)
3.変形例(サイズ指定を行う例)
<1.第1の実施の形態>
[情報処理システムの構成]
図1は、本技術の実施の形態における情報処理システムの全体構成例を示す図である。この情報処理システムは、プロセッサ110と、DRAM120と、不揮発性メモリ(NVM)300と、メモリコントローラ200とを備えている。不揮発性メモリ300およびメモリコントローラ200は、メモリモジュール400を構成する。メモリモジュール400は、特許請求の範囲に記載の記憶装置の一例である。また、プロセッサ110は、特許請求の範囲に記載のホストコンピュータの一例である。
プロセッサ110は、各種プログラムを実行することにより情報処理を遂行する処理装置である。このプロセッサ110は、DRAM120における記憶領域をワーク領域として、データのロードまたはストアを繰り返すことによりプログラムを実行する。また、このプロセッサ110は、メモリコントローラ200を介してNVM300に記憶されている各データに対してアクセスを行う。
DRAM120は、プロセッサ110の主記憶装置として機能する揮発性のメモリである。このDRAM120は、プロセッサ110におけるプログラムの実行に必要なデータを記憶する。
不揮発性メモリ300は、プロセッサ110の補助記憶装置として機能する不揮発性のメモリである。この不揮発性メモリ300は、メモリコントローラ200の制御によりアクセスされる。この不揮発性メモリ300は、フラッシュメモリにより構成されてもよく、不揮発性ランダムアクセスメモリ(NVRAM)により構成されてもよい。この不揮発性メモリ300は、SnD(Store and Download)モデルおよびXIP(eXecute In Plane)モデルの何れにも適用することができる。SnDモデルでは、不揮発性メモリ300上のデータはDRAM120を介してプロセッサ110からアクセスされる。したがって、不揮発性メモリ300上のデータは一旦DRAM120に転送されることによりメモリ空間としてアクセス可能となる。一方、XIPモデルでは、不揮発性メモリ300に記憶されているデータはそのままプロセッサ110のメモリ空間としてアクセス可能である。このXIPモデルの場合、DRAM120の役割を不揮発性メモリ300に持たせ、DRAM120自体を省いて構成してもよい。
メモリコントローラ200は、不揮発性メモリ300を制御するものであり、プロセッサ110と不揮発性メモリ300とを接続する。このメモリコントローラ200は不揮発性メモリ300との間でデータ転送するためのデータバッファを備える。このデータバッファはメモリコントローラ200の外付けメモリデバイスとして実現してもよく、また、内蔵メモリとして実現してもよい。
[不揮発性メモリの構成]
図2は、本技術の実施の形態における不揮発性メモリ300の構成例を示す図である。この不揮発性メモリ300は、メモリセルアレイ310と、制御部320と、アドレスレジスタ330と、コマンドレジスタ340と、アドレスデコーダ350と、バッファ360と、反転制御部370と、外部インターフェース(I/F)390とを備えている。
メモリセルアレイ310は、ビット毎に所定の状態を保持するメモリセルアレイを格子状に並べたものである。メモリセルアレイ310のメモリセルアレイは可変抵抗素子により構成される抵抗変化型メモリである。可変抵抗素子は、高抵抗状態(HRS:High Resistive State)と低抵抗状態(LRS:Low Resistive State)の2状態で1ビットの情報を記録することができる。各抵抗状態で「0」または「1」の何れの状態に対応させるかは任意であるが、以下ではHRSの論理状態を「1」、LRSの論理状態を「0」として説明する。
メモリセルアレイ310は複数のページから構成される。各ページ内には、図3に示すように、データ311、反転フラグ312および強書込みフラグ313が記憶される。データ311は、1ワード分のデータとして例えば32ビットのデータを想定する。
反転フラグ312は、対応するデータ311がメモリセルアレイ310内で反転された状態で記憶されているか否かを示す。この反転フラグ312についても、「0」または「1」の何れの状態に対応させるかは任意である。例えば、データ311が反転されていない状態で記憶されていれば反転フラグ312は「0」にクリアされ、データ311が反転された状態で記憶されていれば反転フラグ312は「1」にアサートされるものとすることができる。この反転フラグ312は、特許請求の範囲に記載の反転状態情報の一例である。なお、この反転フラグ312は、論理的には1つのデータ311に対応して1ビットの反転フラグ312があれば足りるが、信頼度を向上させるために複数ビットを備えるようにしてもよい。
強書込みフラグ313は、対応するデータ311がメモリセルアレイ310において強書込み状態で記憶されているか否かを示す。強書込み状態とは、後述するように、高抵抗状態(HRS)であれば通常より高い抵抗状態(強HRS)であり、低抵抗状態(LRS)であれば通常より低い抵抗状態(強LRS)である。この強書込みフラグ313についても、「0」または「1」の何れの状態に対応させるかは任意である。例えば、データ311が強書込み状態で記憶されていなければ強書込みフラグ313は「0」にクリアされ、データ311が強書込み状態で記憶されていれば強書込みフラグ313は「1」にアサートされるものとすることができる。この強書込みフラグ313は、特許請求の範囲に記載の強度情報の一例である。なお、この強書込みフラグ313は、論理的には1つのデータ311に対応して1ビットの強書込みフラグ313があれば足りるが、信頼度を向上させるために複数ビットを備えるようにしてもよい。
制御部320は、不揮発性メモリ300内の各ブロックを制御するコントローラである。この制御部320は、コマンドレジスタ340からコマンドを受け取り、メモリセルアレイ310に制御信号を出力する。また、この制御部320は、反転制御部370に対して、バッファ360の反転を行うか否かを制御する制御信号を出力する。なお、この制御部320は、特許請求の範囲に記載のリード処理部またはライト処理部の一例である。
アドレスレジスタ330は、外部I/F390から指示されたライトアドレスまたはリードアドレスを受け取り、それを一時的に保持するレジスタである。このアドレスレジスタ330に保持されたアドレスは、アドレスデコーダ350に供給される。
コマンドレジスタ340は、外部I/F390から指示されたコマンドを受け取り、それを一時的に保持するレジスタである。このコマンドレジスタ340に保持されたコマンドは制御部320に供給される。このコマンドレジスタ340に保持されるコマンドとしては、例えば、ライトデータをメモリセルアレイ310にライトするためのライトコマンドや、メモリセルアレイ310からリードデータをリードするためのリードコマンドなどが想定される。また、本実施の形態では、通常書込み状態から強書込み状態への変更コマンドや、強書込み状態から通常書込み状態への変更コマンドも導入される。
アドレスデコーダ350は、アドレスレジスタ330から供給されたアドレスをデコードして、そのアドレスに該当するメモリセルアレイ310のページ領域をアクセス対象とするものである。
バッファ360は、メモリセルアレイ310にアクセスするページ領域のためのバッファである。例えば、ライトアクセスの際にはメモリセルアレイ310への書込み対象となるライトデータが保持される。また、リードアクセスの際にはメモリセルアレイ310からの読出されたリードデータが保持される。このバッファ360には、図3に示すようにデータ311に対応する反転フラグ312や強書込みフラグ313も保持される。
反転制御部370は、制御部320からの指示に従って、バッファ360に対して、保持しているデータを反転させるように指示する。なお、この反転制御部370は、特許請求の範囲に記載のライト処理部の一例である。
外部インターフェース390は、メモリコントローラ200との間のやりとりを行うためのインターフェースである。
[可変抵抗素子の状態遷移]
図4は、可変抵抗素子のセット動作を説明するための図である。上述のように、可変抵抗素子は高抵抗状態(HRS)および低抵抗状態(LRS)の2状態の何れかの状態となる。横軸を抵抗値、縦軸を相対的な累積ビット数とすると、抵抗値の低い部分と高い部分に分布が分かれる。抵抗値の低い部分がLRS状態、抵抗値の高い部分がHRS状態である。この図のように、メモリセルに電流を流すことによってHRS状態からLRS状態に状態を遷移させる動作をセット動作という。この場合、セット動作を行った後に、そのセット動作が正常に完了したか否かを検証するためには、両分布の中央よりも低抵抗側に設けられたセット検証閾値R_verify(セット)が用いられる。この検証に失敗した場合には、再度セット動作が試みられる。
図5は、可変抵抗素子のリセット動作を説明するための図である。この図のように、メモリセルにセット動作時とは逆方向の電流を流すことによってLRS状態からHRS状態に状態を遷移させる動作をリセット動作という。この場合、リセット動作を行った後に、そのリセット動作が正常に完了したか否かを検証するためには、両分布の中央よりも高抵抗側に設けられたリセット検証閾値R_verify(リセット)が用いられる。この検証に失敗した場合には、再度リセット動作が試みられる。
図6は、可変抵抗素子の強セット動作を説明するための図である。上述のように、可変抵抗素子はHRS状態およびLRS状態の2状態のそれぞれについて、通常よりも強く書き込まれた状態が発生し得る。この図では、LRS状態よりもさらに低い抵抗状態にセットされた場合の強LRS状態が示されている。この強LRS状態は、通常のセット動作と比べて、セットする際に印加される電圧パルスの大きさや幅を広くすることによって実現される。この場合、強セット動作を行った後に、その強セット動作が正常に完了したか否かを検証するためには、セット検証閾値よりも低抵抗側に設けられた強セット検証閾値R_verify(強セット)が用いられる。この検証に失敗した場合には、再度強セット動作が試みられる。
図7は、可変抵抗素子の強リセット動作を説明するための図である。この図では、HRS状態よりもさらに高い抵抗状態にリセットされた場合の強HRS状態が示されている。この強HRS状態は、通常のリセット動作と比べて、リセットする際に印加される電圧パルスの大きさや幅を広くすることによって実現される。この場合、強リセット動作を行った後に、その強リセット動作が正常に完了したか否かを検証するためには、リセット検証閾値よりも高抵抗側に設けられた強リセット検証閾値R_verify(強リセット)が用いられる。この検証に失敗した場合には、再度強リセット動作が試みられる。
このような強セット動作または強リセット動作による強LRS状態または強HRS状態を強書込み状態と総称する。強書込み状態となったメモリセルは、通常のセット動作またはリセット動作によるHRS状態またはLRS状態と比較して、抵抗値が容易に反転しないため、データの保持特性を延ばすことができる。その反面、強書込み状態にするとメモリセルに与えるストレスも大きくなり、耐久性は低下することになるため、通常の書込み状態に戻したい場合もある。
強書込み状態にするためには、HRS状態から強LRS状態、または、LRS状態から強HRS状態とする必要がある。一方、強書込み状態から通常の書込み状態に戻すためには、強HRS状態からLRS状態、または、強LRS状態からHRS状態とする必要がある。すなわち、強書込み状態と通常書込み状態との間で状態変更するためには、HRS状態およびLRS状態の2状態のうち現在状態とは異なる状態へ遷移する動作が必要となる。そのため、「0」または「1」の論理状態を変更せずに、強書込み状態と通常書込み状態との間で状態変更しようとすると、従来手法ではセットおよびリセットの2回の動作を要してしまう。そこで、この実施の形態では、強書込み状態と通常書込み状態との間で状態変更を行う際に、反転フラグ312の内容を反転させることにより、論理状態の解釈を反転させて、セットまたはリセットの動作を1回のみに抑えることができる。
[不揮発性メモリの動作]
図8は、本技術の実施の形態における不揮発性メモリ300のライト処理手順の一例を示す流れ図である。
プロセッサ110からライトコマンドが発行されると、コマンドレジスタ340にライトコマンドが保持され、アドレスレジスタ330にライトアドレスが保持され、バッファ360にライトデータが保持される(ステップS911)。
そして、反転制御部370は、バッファ360の反転フラグを、反転されていない状態を示す「0」にクリアする(ステップS912)。また、反転制御部370は、バッファ360の強書込みフラグを、強書込み状態で記憶されていない状態を示す「0」にクリアする(ステップS913)。
その後、このようにしてバッファ360に準備されたライトデータ、反転フラグおよび強書込みフラグが、メモリセルアレイ310に通常の書込み状態でライトされる(ステップS914)。この場合、ライトされたメモリセルは、HRS状態またはLRS状態の何れかの状態となる。
図9は、本技術の第1の実施の形態における不揮発性メモリ300の強書込み状態への変更処理手順の一例を示す流れ図である。
プロセッサ110から強書込み状態への変更コマンドが発行されると、コマンドレジスタ340に強書込み状態変更コマンドが保持され、アドレスレジスタ330に変更対象アドレスが保持される(ステップS921)。
そして、メモリセルアレイ310の変更対象アドレスに該当する領域から読出しが行われ、バッファ360に保持される(ステップS922)。すなわち、バッファ360には、リードデータ、反転フラグおよび強書込みフラグが保持される。このとき、バッファ360に保持された強書込みフラグが強書込み状態で記憶されている状態を示す「1」にアサートされていれば(ステップS923:No)、強書込み状態への変更処理を終了する。一方、バッファ360に保持された強書込みフラグが強書込み状態で記憶されていない状態を示す「0」にクリアされていれば(ステップS923:Yes)、以下の処理を継続する。
反転制御部370は、バッファ360に保持されている反転フラグの内容を反転する(ステップS924)。また、反転制御部370は、バッファ360に保持されているリードデータを反転する(ステップS925)。さらに、反転制御部370は、バッファ360に保持されている強書込みフラグを、強書込み状態で記憶されている状態を示す「1」にアサートする(ステップS926)。
その後、このようにしてバッファ360に準備されたリードデータ、反転フラグおよび強書込みフラグが、メモリセルアレイ310に強書込み状態でライトされる(ステップS927)。この場合、ライトされたメモリセルは、強HRS状態または強LRS状態の何れかの状態、すなわち強書込み状態となる。
図10は、本技術の第1の実施の形態における不揮発性メモリ300の通常書込み状態への変更処理手順の一例を示す流れ図である。
プロセッサ110から通常書込み状態への変更コマンドが発行されると、コマンドレジスタ340に通常書込み状態変更コマンドが保持され、アドレスレジスタ330に変更対象アドレスが保持される(ステップS931)。
そして、メモリセルアレイ310の変更対象アドレスに該当する領域から読出しが行われ、バッファ360に保持される(ステップS932)。すなわち、バッファ360には、リードデータ、反転フラグおよび強書込みフラグが保持される。このとき、バッファ360に保持された強書込みフラグが強書込み状態で記憶されていない状態を示す「0」にクリアされていれば(ステップS933:No)、通常書込み状態への変更処理を終了する。一方、バッファ360に保持された強書込みフラグが強書込み状態で記憶されている状態を示す「1」にアサートされていれば(ステップS933:Yes)、以下の処理を継続する。
反転制御部370は、バッファ360に保持されている反転フラグの内容を反転する(ステップS934)。また、反転制御部370は、バッファ360に保持されているリードデータを反転する(ステップS935)。さらに、反転制御部370は、バッファ360に保持されている強書込みフラグを、強書込み状態で記憶されていない状態を示す「0」にクリアする(ステップS936)。
その後、このようにしてバッファ360に準備されたリードデータ、反転フラグおよび強書込みフラグが、メモリセルアレイ310に通常書込み状態でライトされる(ステップS937)。この場合、ライトされたメモリセルは、HRS状態またはLRS状態の何れかの状態、すなわち通常の書込み状態となる。
図11は、本技術の実施の形態における不揮発性メモリ300のリード処理手順の一例を示す流れ図である。
プロセッサ110からリードコマンドが発行されると、コマンドレジスタ340にリードコマンドが保持され、アドレスレジスタ330にリードアドレスが保持される(ステップS941)。
そして、メモリセルアレイ310のリードアドレスに該当する領域から読出しが行われ、バッファ360に保持される(ステップS942)。すなわち、バッファ360には、リードデータおよび反転フラグが保持される。なお、リード処理においては、強書込みフラグは必ずしも必要ではないが、同時にバッファ360に読み出すようにしてもよい。
このとき、バッファ360に保持された反転フラグが反転されている状態を示す「1」にアサートされていれば(ステップS943:Yes)、反転制御部370は、バッファ360に保持されているリードデータを反転する(ステップS944)。一方、バッファ360に保持された反転フラグが反転されていない状態を示す「0」にクリアされていれば(ステップS943:No)、リードデータの反転は行われない。
その後、このようにしてバッファ360に準備されたリードデータは、外部I/F390を介してメモリコントローラ200へ出力される(ステップS945)。
このように、この第1の実施の形態によれば、強書込み状態と通常書込み状態との間で状態変更を行う際に、反転フラグ312の内容を反転させることにより、論理状態の解釈を反転させて、セットまたはリセットの動作を1回のみに抑えることができる。すなわち、強書込み状態と通常書込み状態との間で状態変更を行う際に、メモリセルへの書込み回数を半分にすることができる。また、この強書込み状態と通常書込み状態との間の状態変更を行う際に、メモリコントローラ200からのデータの受信を伴わないため、高速に状態変更を実現することができる。
<2.第2の実施の形態>
上述の第1の実施の形態では反転フラグおよび強書込みフラグの両者を用いて反転制御および強度制御を行っていたが、この第2の実施の形態では反転フラグに強書込みフラグの機能を持たせることにより制御を簡略化する。なお、情報処理システムの全体構成および不揮発性メモリ300の構成は、図1および図2により説明したものと同様である。
[不揮発性メモリの構成]
図12は、本技術の第2の実施の形態におけるメモリセルアレイ310の各ページのフィールド構成例を示す図である。この第2の実施の形態では、各ページ内には、データ311および反転フラグ312が記憶される。すなわち、第1の実施の形態における強書込みフラグ313を省いた構成となっている。
この第2の実施の形態では、反転フラグ312は、対応するデータ311がメモリセルアレイ310内で反転された状態で記憶されているか否かを示すとともに、強書込み状態で記憶されているか否かを示す。この場合においても、「0」または「1」の何れの状態に対応させるかは任意である。例えば、データ311が反転されていない状態で記憶されており、かつ、強書込み状態で記憶されていなければ反転フラグ312は「0」にクリアされるものとすることができる。また、データ311が反転された状態で記憶されており、かつ、強書込み状態で記憶されていれば反転フラグ312は「1」にアサートされるものとすることができる。この反転フラグ312を他の用途に用いずに、常に強度情報と同期がとれた状態にしておくことにより、反転フラグ312のみによる制御が可能となる。
[不揮発性メモリの動作]
本技術の第2の実施の形態における不揮発性メモリ300の処理手順は、ライト処理およびリード処理については、図8および図11により説明した第1の実施の形態と同様である。
図13は、本技術の第2の実施の形態における不揮発性メモリ300の強書込み状態への変更処理手順の一例を示す流れ図である。
プロセッサ110から強書込み状態への変更コマンドが発行されると、コマンドレジスタ340に強書込み状態変更コマンドが保持され、アドレスレジスタ330に変更対象アドレスが保持される(ステップS951)。
そして、メモリセルアレイ310の変更対象アドレスに該当する領域から読出しが行われ、バッファ360に保持される(ステップS952)。すなわち、バッファ360には、リードデータおよび反転フラグが保持される。このとき、バッファ360に保持された反転フラグが強書込み状態で記憶されている状態を示す「1」にアサートされていれば(ステップS953:No)、強書込み状態への変更処理を終了する。一方、バッファ360に保持された反転フラグが強書込み状態で記憶されていない状態を示す「0」にクリアされていれば(ステップS953:Yes)、以下の処理を継続する。
反転制御部370は、バッファ360に保持されている反転フラグの内容を「1」に反転する(ステップS954)。これにより、データ311が反転された状態で記憶されており、かつ、強書込み状態で記憶されていることを示すようになる。また、反転制御部370は、バッファ360に保持されているリードデータを反転する(ステップS955)。
その後、このようにしてバッファ360に準備されたリードデータおよび反転フラグが、メモリセルアレイ310に強書込み状態でライトされる(ステップS957)。この場合、ライトされたメモリセルは、強HRS状態または強LRS状態の何れかの状態、すなわち強書込み状態となる。
図14は、本技術の第2の実施の形態における不揮発性メモリ300の通常書込み状態への変更処理手順の一例を示す流れ図である。
プロセッサ110から通常書込み状態への変更コマンドが発行されると、コマンドレジスタ340に通常書込み状態変更コマンドが保持され、アドレスレジスタ330に変更対象アドレスが保持される(ステップS961)。
そして、メモリセルアレイ310の変更対象アドレスに該当する領域から読出しが行われ、バッファ360に保持される(ステップS962)。すなわち、バッファ360には、リードデータおよび反転フラグが保持される。このとき、バッファ360に保持された反転フラグが強書込み状態で記憶されていない状態を示す「0」にクリアされていれば(ステップS963:No)、通常書込み状態への変更処理を終了する。一方、バッファ360に保持された反転フラグが強書込み状態で記憶されている状態を示す「1」にアサートされていれば(ステップS963:Yes)、以下の処理を継続する。
反転制御部370は、バッファ360に保持されている反転フラグの内容を「0」に反転する(ステップS964)。これにより、データ311が反転されていない状態で記憶されており、かつ、通常書込み状態で記憶されていることを示すようになる。また、反転制御部370は、バッファ360に保持されているリードデータを反転する(ステップS965)。
その後、このようにしてバッファ360に準備されたリードデータおよび反転フラグが、メモリセルアレイ310に通常書込み状態でライトされる(ステップS967)。この場合、ライトされたメモリセルは、HRS状態またはLRS状態の何れかの状態、すなわち通常の書込み状態となる。
このように、本技術の第2の実施の形態によれば、反転フラグに強書込みフラグの機能を持たせることにより、反転制御および書込み強度の制御を簡略化することができる。
<3.変形例>
[複数ページに対する処理]
上述の第1および第2の実施の形態では、指定されたアドレスに該当するページのみを書込み状態変更処理の対象とすることを想定していたが、複数ページをまとめて処理対象とするようにしてもよい。この場合、強書込み状態変更コマンドまたは通常書込み状態変更コマンドとともに変更対象サイズ(ページ数)を指定するようにして、指定されたアドレスからページ数分についてメモリセルアレイ310への書込みを行い、書込み状態を変更することが考えられる。これにより、連続する領域毎に書込み状態をまとめて変更することができる。
[リフレッシュ動作]
上述の第1および第2の実施の形態では、強書込み状態と通常書込み状態との間の遷移を想定していたが、通常書込み状態よりも弱い書込み状態(以下、弱書込み状態と称する。)と通常書込み状態との間の遷移も考えられる。ここでは、通常書込み状態によって書き込まれてから長時間が経過し、保持力が低下して弱書込み状態になってしまった場合を想定する。この場合、弱書込み状態となっているデータを読み出して、そのデータを反転するとともに反転フラグを反転して、通常書込み状態で書込みを行う。これにより、データの内容を維持したまま、当初の書込みの直後の保持力に戻すことができる。すなわち、この変形例によれば、リフレッシュ動作を効果的に実現することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、CD(Compact Disc)、MD(MiniDisc)、DVD(Digital Versatile Disk)、メモリカード、ブルーレイディスク(Blu-ray Disc(登録商標))等を用いることができる。
なお、本技術は以下のような構成もとることができる。
(1)データとそのデータが反転した状態か非反転の状態かを示す反転状態情報とを対応付けて第1の強度で記憶するメモリセルアレイの特定の領域から前記データおよび前記反転状態情報を読み出すリード処理部と、
前記データを反転させたものと前記反転状態情報の示す状態を逆の状態にしたものとを前記特定の領域に前記第1の強度とは異なる第2の強度で書き込むライト処理部と
を具備する記憶制御装置。
(2)前記メモリセルアレイは可変抵抗素子であって、
前記第1の強度は、所定の閾値により高抵抗状態または低抵抗状態の何れか一方の状態を示す通常の強度であり、
前記第2の強度は、高抵抗状態については前記第1の強度による高抵抗状態よりも高い抵抗状態を示し、低抵抗状態については前記第1の強度による低抵抗状態よりも低い抵抗状態を示す強度である
前記(1)に記載の記憶制御装置。
(3)前記メモリセルアレイは可変抵抗素子であって、
前記第2の強度は、所定の閾値により高抵抗状態または低抵抗状態の何れか一方の状態を示す通常の強度であり、
前記第1の強度は、高抵抗状態については前記第2の強度による高抵抗状態よりも高い抵抗状態を示し、低抵抗状態については前記第2の強度による低抵抗状態よりも低い抵抗状態を示す強度である
前記(1)に記載の記憶制御装置。
(4)前記メモリセルアレイは、前記データが前記第1の強度または前記第2の強度の何れの強度により記憶されているかを示す強度情報を前記データと対応付けて記憶し、
前記リード処理部は、前記データとともに前記強度情報を読み出し、
前記ライト処理部は、前記強度情報が前記第1の強度により記憶されている旨を示している場合には前記データを反転させたものと前記反転状態情報の示す状態を逆の状態にしたものとを前記特定の領域に前記第2の強度で書込みを行い、前記強度情報が前記第2の強度により記憶されている旨を示している場合には前記書込みを行わない
前記(1)から(3)のいずれかに記載の記憶制御装置。
(5)前記ライト処理部は、前記反転状態情報が前記非反転の状態を示している場合には前記データを反転させたものと前記反転状態情報として前記反転した状態を示すものとを前記特定の領域に前記第2の強度で書込みを行い、前記反転状態情報が前記反転した状態を示している場合には前記書込みを行わない
前記(1)から(3)のいずれかに記載の記憶制御装置。
(6)データとそのデータが反転した状態か非反転の状態かを示す反転状態情報とを対応付けて記憶するメモリセルアレイと、
前記データおよび前記反転状態情報を第1の強度で記憶する前記メモリセルアレイの特定の領域から前記データおよび前記反転状態情報を読み出すリード処理部と、
前記データを反転させたものと前記反転状態情報の示す状態を逆の状態にしたものとを前記特定の領域に前記第1の強度とは異なる第2の強度で書き込むライト処理部と
を具備する記憶装置。
(7)データとそのデータが反転した状態か非反転の状態かを示す反転状態情報とを対応付けて記憶するメモリセルアレイと、
前記メモリセルアレイに対して記憶強度を変更するコマンドを発行するホストコンピュータと、
前記データおよび前記反転状態情報を第1の強度で記憶する前記メモリセルアレイの特定の領域から前記データおよび前記反転状態情報を前記コマンドに応答して読み出すリード処理部と、
前記データを反転させたものと前記反転状態情報の示す状態を逆の状態にしたものとを前記特定の領域に前記第1の強度とは異なる第2の強度で書き込むライト処理部と
を具備する情報処理システム。
(8)データとそのデータが反転した状態か非反転の状態かを示す反転状態情報とを対応付けて第1の強度で記憶するメモリセルアレイの特定の領域から前記データおよび前記反転状態情報を読み出すリード処理手順と、
前記データを反転させたものと前記反転状態情報の示す状態を逆の状態にしたものとを前記特定の領域に前記第1の強度とは異なる第2の強度で書き込むライト処理手順と
を具備する記憶制御方法。
110 プロセッサ
120 DRAM
200 メモリコントローラ
300 不揮発性メモリ(NVM)
310 メモリセルアレイ
311 データ
312 反転フラグ
313 強書込みフラグ
320 制御部
330 アドレスレジスタ
340 コマンドレジスタ
350 アドレスデコーダ
360 バッファ
370 反転制御部
390 外部インターフェース(I/F)
400 メモリモジュール

Claims (8)

  1. データとそのデータが反転した状態か非反転の状態かを示す反転状態情報とを対応付けて第1の強度で記憶するメモリセルアレイの特定の領域から前記データおよび前記反転状態情報を読み出すリード処理部と、
    前記データを反転させたものと前記反転状態情報の示す状態を逆の状態にしたものとを前記特定の領域に前記第1の強度とは異なる第2の強度で書き込むライト処理部と
    を具備する記憶制御装置。
  2. 前記メモリセルアレイは可変抵抗素子であって、
    前記第1の強度は、所定の閾値により高抵抗状態または低抵抗状態の何れか一方の状態を示す通常の強度であり、
    前記第2の強度は、高抵抗状態については前記第1の強度による高抵抗状態よりも高い抵抗状態を示し、低抵抗状態については前記第1の強度による低抵抗状態よりも低い抵抗状態を示す強度である
    請求項1記載の記憶制御装置。
  3. 前記メモリセルアレイは可変抵抗素子であって、
    前記第2の強度は、所定の閾値により高抵抗状態または低抵抗状態の何れか一方の状態を示す通常の強度であり、
    前記第1の強度は、高抵抗状態については前記第2の強度による高抵抗状態よりも高い抵抗状態を示し、低抵抗状態については前記第2の強度による低抵抗状態よりも低い抵抗状態を示す強度である
    請求項1記載の記憶制御装置。
  4. 前記メモリセルアレイは、前記データが前記第1の強度または前記第2の強度の何れの強度により記憶されているかを示す強度情報を前記データと対応付けて記憶し、
    前記リード処理部は、前記データとともに前記強度情報を読み出し、
    前記ライト処理部は、前記強度情報が前記第1の強度により記憶されている旨を示している場合には前記データを反転させたものと前記反転状態情報の示す状態を逆の状態にしたものとを前記特定の領域に前記第2の強度で書込みを行い、前記強度情報が前記第2の強度により記憶されている旨を示している場合には前記書込みを行わない
    請求項1記載の記憶制御装置。
  5. 前記ライト処理部は、前記反転状態情報が前記非反転の状態を示している場合には前記データを反転させたものと前記反転状態情報として前記反転した状態を示すものとを前記特定の領域に前記第2の強度で書込みを行い、前記反転状態情報が前記反転した状態を示している場合には前記書込みを行わない
    請求項1記載の記憶制御装置。
  6. データとそのデータが反転した状態か非反転の状態かを示す反転状態情報とを対応付けて記憶するメモリセルアレイと、
    前記データおよび前記反転状態情報を第1の強度で記憶する前記メモリセルアレイの特定の領域から前記データおよび前記反転状態情報を読み出すリード処理部と、
    前記データを反転させたものと前記反転状態情報の示す状態を逆の状態にしたものとを前記特定の領域に前記第1の強度とは異なる第2の強度で書き込むライト処理部と
    を具備する記憶装置。
  7. データとそのデータが反転した状態か非反転の状態かを示す反転状態情報とを対応付けて記憶するメモリセルアレイと、
    前記メモリセルアレイに対して記憶強度を変更するコマンドを発行するホストコンピュータと、
    前記データおよび前記反転状態情報を第1の強度で記憶する前記メモリセルアレイの特定の領域から前記データおよび前記反転状態情報を前記コマンドに応答して読み出すリード処理部と、
    前記データを反転させたものと前記反転状態情報の示す状態を逆の状態にしたものとを前記特定の領域に前記第1の強度とは異なる第2の強度で書き込むライト処理部と
    を具備する情報処理システム。
  8. データとそのデータが反転した状態か非反転の状態かを示す反転状態情報とを対応付けて第1の強度で記憶するメモリセルアレイの特定の領域から前記データおよび前記反転状態情報を読み出すリード処理手順と、
    前記データを反転させたものと前記反転状態情報の示す状態を逆の状態にしたものとを前記特定の領域に前記第1の強度とは異なる第2の強度で書き込むライト処理手順と
    を具備する記憶制御方法。
JP2012150064A 2012-07-04 2012-07-04 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 Pending JP2014013635A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012150064A JP2014013635A (ja) 2012-07-04 2012-07-04 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
CN201310261314.2A CN103530238A (zh) 2012-07-04 2013-06-27 存储控制设备、存储设备、信息处理系统及其处理方法
US13/928,472 US20140009996A1 (en) 2012-07-04 2013-06-27 Storage control device, storage device, information processing system, and processing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012150064A JP2014013635A (ja) 2012-07-04 2012-07-04 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法

Publications (1)

Publication Number Publication Date
JP2014013635A true JP2014013635A (ja) 2014-01-23

Family

ID=49878407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012150064A Pending JP2014013635A (ja) 2012-07-04 2012-07-04 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法

Country Status (3)

Country Link
US (1) US20140009996A1 (ja)
JP (1) JP2014013635A (ja)
CN (1) CN103530238A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018536960A (ja) * 2015-10-19 2018-12-13 シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. フラッシュメモリの動力駆動最適化

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10089241B2 (en) 2016-03-10 2018-10-02 Toshiba Memory Corporation Memory system
CN114780457A (zh) * 2022-03-16 2022-07-22 长江存储科技有限责任公司 存储器及其操作方法、存储器系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010064312A1 (ja) * 2008-12-04 2010-06-10 富士通株式会社 記憶装置および故障診断方法
JP5467270B2 (ja) * 2010-04-28 2014-04-09 国立大学法人 東京大学 データ入出力制御装置および半導体記憶装置システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018536960A (ja) * 2015-10-19 2018-12-13 シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. フラッシュメモリの動力駆動最適化

Also Published As

Publication number Publication date
US20140009996A1 (en) 2014-01-09
CN103530238A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
US9836392B2 (en) Storage control apparatus to control pre-processing operations
EP2800097B1 (en) Storage control device, storage device, information processing system, and processing methods therefor
JP5929790B2 (ja) 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
US20200027503A1 (en) Method and apparatus to improve read latency of a multi-threshold level cell block-based non-volatile memory
KR20170121798A (ko) 반도체 메모리 장치 및 이의 동작 방법
JP5853906B2 (ja) 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
CN108604167B (zh) 用于写零操作的技术
JP6447629B2 (ja) 記憶制御装置、記憶装置、および、その記憶制御方法
KR20170060263A (ko) 반도체 메모리 장치 및 이의 동작 방법
TW201731133A (zh) 電子裝置
KR20200023999A (ko) 반도체장치 및 반도체시스템
EP2799998A1 (en) Storage control device, storage device, information processing system, and processing methods in same
JP2014086062A (ja) 記憶制御装置、記憶装置、情報処理システム、および、記憶制御方法
JP2015011421A (ja) 記憶制御装置、記憶装置、および、その記憶制御方法
JP2014013635A (ja) 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
US11281405B2 (en) Controlled die asymmetry during MLC operations for optimal system pipeline
JP6107625B2 (ja) 記憶制御装置、記憶装置、情報処理システムおよびその記憶制御方法
JP2014022004A (ja) 記憶制御装置、記憶装置、および、それらにおける処理方法
KR102336666B1 (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
JP5853843B2 (ja) 記憶制御装置、記憶装置、および、それらにおける処理方法
KR102106588B1 (ko) 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20140065319A (ko) 선택 센싱 동작을 갖는 저항성 메모리 장치 및 그에 따른 억세스 동작 제어방법