CN103530238A - 存储控制设备、存储设备、信息处理系统及其处理方法 - Google Patents

存储控制设备、存储设备、信息处理系统及其处理方法 Download PDF

Info

Publication number
CN103530238A
CN103530238A CN201310261314.2A CN201310261314A CN103530238A CN 103530238 A CN103530238 A CN 103530238A CN 201310261314 A CN201310261314 A CN 201310261314A CN 103530238 A CN103530238 A CN 103530238A
Authority
CN
China
Prior art keywords
state
intensity
data
inverted status
status information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310261314.2A
Other languages
English (en)
Inventor
石井健
筒井敬一
中西健一
大久保英明
藤波靖
足立直大
新桥龙男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103530238A publication Critical patent/CN103530238A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564Miscellaneous aspects
    • G11C2211/5647Multilevel memory with bit inversion arrangement

Landscapes

  • Read Only Memory (AREA)

Abstract

提供了一种存储控制设备,包括:读取处理单元,其从存储器单元阵列的特定区域读取数据和反转状态信息,所述反转状态信息指示所述数据处于反转状态还是非反转状态,所述存储器单元阵列的特定区域相关联地用第一强度存储所述数据和反转状态信息;以及写入处理单元,其用与所述第一强度不同的第二强度,将通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态写入所述特定区域。

Description

存储控制设备、存储设备、信息处理系统及其处理方法
技术领域
本公开涉及存储控制设备。特别地,本公开涉及用于非易失性存储器的存储控制设备、存储设备、信息处理系统、其处理方法和指示计算机执行该方法的程序。
背景技术
在信息处理系统中,使用DRAM(动态随机存取存储器)等作为工作存储器。这样的DRAM通常是易失性存储器,并且因此当中断电源时,存储器中存储的内容丢失。另一方面,近年来已经使用非易失性存储器(NVM:非易失性存储器)。这样的非易失性存储器广泛地分为用于大数据量的数据存取的闪速存储器和可以以小数据量高速随机存取数据的非易失性随机存取存储器(NVRAM:非易失性RAM)。这里,作为闪速存储器的典型示例,可以例示NAND型闪速存储器。另一方面,作为非易失性随机存取存储器的示例,可以例示ReRAM(电阻RAM)、PCRAM(相变RAM)、MRAM(磁阻RAM)等。
ReRAM是使用可变电阻元件的非易失性存储器,存储器不需要在数据写入之前以块为单位擦除数据,并且可以仅对其需要的页面执行直接重写。这点是与存储浮置栅极的电荷存储量的阈值作为数据的NAND闪速存储器等的不同。可变电阻元件可以以两个状态记录1位的信息,两个状态是高电阻状态(HRS:高电阻状态)和低电阻状态(LRS:低电阻状态)。
另一方面,已经提出了用于使用更高脉冲电压执行数据写入,以便延长这种非易失性存储器的数据保持力的技术(例如,参照JP2009-507327T)。根据使用这种高脉冲电压的数据写入,在延长这种写入之后的数据保持力的同时,对于存储器单元施加的压力也增加,因此耐久性劣化。
发明内容
在上述现有技术的技术中,通过调整脉冲电压的强度,可以不同地使用两个可用的存储特性。然而,该现有技术的技术是当新执行程序或擦除时使用的技术,并且假设执行数据写入一次之后特性不改变。
希望非易失性存储器中写入的灵活改变强度。
根据本公开的第一实施例,提供了一种存储控制设备,包括:读取处理单元,其从存储器单元阵列的特定区域读取数据和反转状态信息,所述反转状态信息指示所述数据处于反转状态还是非反转状态,所述存储器单元阵列的特定区域相关联地用第一强度存储所述数据和反转状态信息;以及写入处理单元,其用与所述第一强度不同的第二强度,将通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态写入所述特定区域。因此,实现改变非易失性存储器中的写入强度,同时保持数据的逻辑状态的效果。
根据本公开的第一实施例,所述存储器单元阵列可以是可变电阻元件。所述第一强度可以是普通强度,其指示电阻高于预定阈值的高电阻状态和电阻低于预定阈值的低电阻状态之一。所述第二强度可以是这样的强度,其对于高电阻状态指示其中电阻高于所述第一强度的高电阻状态的电阻的电阻状态,并且对于低电阻状态指示其中电阻低于所述第一强度的低电阻状态的电阻的电阻状态。因此,实现提升可变电阻元件的保持数据的特性的效果。
根据本公开的第一实施例,所述存储器单元阵列可以是可变电阻元件。所述第二强度可以是普通强度,其指示电阻高于预定阈值的高电阻状态和电阻低于预定阈值的低电阻状态之一。所述第一可以强度是这样的强度,其对于高电阻状态指示其中电阻高于所述第二强度的高电阻状态的电阻的电阻状态,并且对于低电阻状态指示其中电阻低于所述第二强度的低电阻状态的电阻的电阻状态。因此,实现提升可变电阻元件的耐久性的效果。
根据本公开的第一实施例,所述存储器单元阵列可以与所述数据相关联地存储强度信息,所述强度信息指示用所述第一强度或第二强度存储所述数据。所述读取处理单元可以与所述数据一起读取所述强度信息。当所述强度信息指示用所述第一强度存储所述数据时,所述写入处理单元可以用所述第二强度,在特定区域中执行通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态的写入,并且当所述强度信息指示用所述第二强度存储所述数据时,可以不执行写入。因此,实现根据强度信息控制写入强度的改变的效果。
根据本公开的第一实施例,当所述反转状态信息指示非反转状态时,所述写入处理单元可以用所述第二强度,在特定区域中执行通过反转所述数据获得的数据和作为反转状态信息的指示反转状态的信息的写入,并且当所述反转状态信息指示反转状态时,可以不执行写入。因此,实现根据反转状态信息控制写入强度的改变的效果。
根据本公开的第二实施例,提供了一种存储设备,包括:存储器单元阵列,其相关联地存储数据和反转状态信息,所述反转状态信息指示所述数据处于反转状态还是非反转状态;读取处理单元,其从所述存储器单元阵列的特定区域读取所述数据和反转状态信息,所述存储器单元阵列的特定区域用第一强度存储所述数据和反转状态信息;以及写入处理单元,其用与所述第一强度不同的第二强度,将通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态写入所述特定区域。因此,实现改变非易失性存储器中的写入强度,同时保持数据的逻辑状态的效果。
根据本公开的第三实施例,提供了一种信息处理系统,包括:存储器单元阵列,其相关联地存储数据和反转状态信息,所述反转状态信息指示所述数据处于反转状态还是非反转状态;主机计算机,其发出用于改变存储强度的命令到所述存储器单元阵列;读取处理单元,其从所述存储器单元阵列的特定区域读取所述数据和反转状态信息,所述存储器单元阵列的特定区域用第一强度存储所述数据和反转状态信息;以及写入处理单元,其用与所述第一强度不同的第二强度,将通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态写入所述特定区域。因此,实现了根据用于改变存储的命令,改变非易失性存储器中的写入强度,同时保持数据的逻辑状态的效果。
根据上述本技术的实施例,可以实现灵活地改变非易失性存储器中的写入强度的极好效果。
附图说明
图1是示出根据本技术实施例的信息处理系统的总体配置示例的图;
图2是示出根据本技术实施例的非易失性存储器300的配置示例的图;
图3是示出根据本技术的第一实施例的存储器单元阵列300的每个页面的字段配置示例的图;
图4是用于描述可变电阻元件的设置操作的曲线图;
图5是用于描述可变电阻元件的重置操作的曲线图;
图6是用于描述可变电阻元件的强设置操作的曲线图;
图7是用于描述可变电阻元件的强重置操作的曲线图;
图8是示出根据本技术实施例的非易失性存储器300的写入处理的过程示例的流程图;
图9是示出根据本技术的第一实施例的非易失性存储器300的到强写入状态的改变处理的过程示例的流程图;
图10是示出根据本技术的第一实施例的非易失性存储器300的到普通写入状态的改变处理的过程示例的流程图;
图11是示出根据本技术实施例的非易失性存储器300的读取处理的过程示例的流程图;
图12是示出根据本技术的第二实施例的存储器单元阵列310的每个页面的字段配置示例的图;
图13是示出根据本技术的第二实施例的非易失性存储器300的到强写入状态的改变处理的过程示例的流程图;以及
图14是示出根据本技术的第二实施例的非易失性存储器300的到普通写入状态的改变处理的过程示例的流程图。
具体实施方式
下文中,将参照附图详细描述本公开的优选实施例。注意,在本说明书和附图中,具有基本相同功能和结构的结构元件用相同的参考标号标识,并且省略这些结构元件的重复说明。
下文中,将描述用于实施本技术的实施例(下文中,称为实施例)。将按以下顺序提供描述。
1.第一实施例(其中使用反转标记和强写入标记的示例)
2.第二实施例(其中反转标记兼做强写入标记的示例)
3.修改示例(其中指定大小的示例)
<1.第一实施例>
[信息处理系统的配置]
图1是示出根据本技术实施例的信息处理系统的总体配置示例的图。该信息处理系统包括处理器110、DRAM120、非易失性存储器(NVM)300和存储器控制器200。非易失性存储器300和存储器控制器200包括在存储器模块400中。存储器模块400是权利要求中描述的存储设备的示例。此外,处理器110是权利要求中描述的主机计算机的示例。
处理器110是通过运行各种程序进行信息处理的处理设备。该处理器110通过重复使用DRAM120的存储区域作为工作区域的数据加载或存储,运行程序。此外,处理器110经由存储器控制器200存取NVM300中存储的各种数据。
DRAM120是用作处理器110的主存储设备的易失性存储器。该DRAM120存储处理器110运行程序所需的数据。
非易失性存储器300是用作处理器110的辅助存储设备的非易失性存储器。通过存储器控制器200的控制存取该非易失性存储器300。可以由闪速存储器或由非易失性随机存取存储器(NVRAM)配置非易失性存储器300。该非易失性存储器300可以应用于SnD(存储和下载)模式和XIP(片内执行)模式两者。在SnD模式中,处理器110经由DRAM120存取非易失性存储器300中存储的数据。因此,非易失性存储器300中存储的数据首先传送到DRAM120,然后作为存储器空间存取。另一方面,在XIP模式中,非易失性存储器300中存储的数据可以作为处理器110的存储器空间存取而没有改变。在XIP模式中,DRAM120本身可以通过允许非易失性存储器300覆盖DRAM120的角色而省略。
存储器控制器200控制非易失性存储器300,并且连接处理器110和非易失性存储器300。存储器控制器200具有用于在非易失性存储器300之间传送数据的数据缓冲器。该数据缓冲器可以实现为存储器控制器200的外部存储器设备,或者实现为内部存储器。
[非易失性存储器的配置]
图2是示出根据本技术实施例的非易失性存储器300的配置示例的图。该非易失性存储器300包括存储器单元阵列310、控制单元320、地址寄存器330、命令寄存器340、地址解码器350、缓冲器360、反转控制单元370和外部接口(I/F)390。
存储器单元阵列310是其中以网格形状排列存储器单元阵列的阵列,存储器单元阵列保持每个位的预定状态。存储器单元阵列310的存储器单元阵列形成由可变电阻元件配置的电阻改变存储器。可变电阻元件可以以两个状态记录1位的数据,两个状态为高电阻状态(HRS:高电阻状态)和低电阻状态(LRS:低电阻状态)。具有“0”或“1”的任一状态的任一电阻状态的关联是任意的,但是下文中将通过设置HRS的逻辑状态为“1”并且LRS的逻辑状态为“0”提供描述。
存储器单元阵列310包括多个页面。在每个页面中,如图3所示记录数据311、反转标记312和强写入标记313。对于数据311,例如,假设32位数据为一个字的数据。
反转标记312指示相应的数据311是否以转换状态存储在存储器单元阵列310中。反转标记312与“0”或“1”的任一状态的关联也是任意的。例如,如果以非反转状态存储数据311,那么反转标记312可以清除为“0”,并且如果以反转状态存储数据311,那么反转标记312可以维持为“1”。该反转标记312是权利要求中描述的反转状态信息的示例。应该注意,对于反转标记312,1位的反转标记312逻辑上对于一个数据块311是足够的,但是其可以设计为具有多个位,以便提升可靠性。
强写入标记313指示相应数据311是否以强写入状态存储在存储器单元阵列310中。强写入状态是在高电阻状态(强HRS)的情况下电平高于普通状态的电阻状态,并且是在低电阻状态(强LRS)的情况下电平低于普通状态的电阻状态,如下面将描述的。强写入标记313与“0”或“1”的任一状态的关联也是任意的。例如,如果数据311没有以强写入状态存储,那么强写入标记313可以清除为“0”,并且如果数据311以强写入状态存储,那么强写入标记313可以维持为“1”。该强写入标记313是权利要求中描述的强度信息的示例。应该注意,对于强写入标记313,1位的强写入标记313逻辑上对于一个数据块311是足够的,但是其可以设计为具有多个位,以便提升可靠性。
控制单元320是控制非易失性存储器300中包括的每个块的控制器。该控制单元320接收来自命令寄存器340的命令,并且输出控制信号到存储器单元阵列310。此外,控制单元320输出控制信号到反转控制单元370,以便控制缓冲器360的反转或非反转。应该注意,控制单元320是权利要求中描述的读取处理单元或写入处理单元的示例。
地址寄存器330是接收由外部I/F390指示的写入地址或读取地址,然后临时保持地址的寄存器。地址寄存器330中保持的地址提供到地址解码器350。
命令寄存器340是接收由外部I/F390指示的命令,然后临时保持命令的寄存器。命令寄存器340中保持的命令提供到控制单元320。作为命令寄存器340中保持的命令,例如假设用于指示在存储器单元阵列310中写入写入数据的写入命令,以及用于从存储器单元阵列310读取读取数据的读取命令。此外,在本实施例中,还包括用于将普通写入状态改变为强写入状态的改变命令,以及用于将强写入状态改变为普通写入状态的改变命令。
地址解码器350解码从地址寄存器330提供的地址,并且设置对应于该地址的存储器单元阵列310的页面区域作为存取目标。
缓冲器360是用于存取时存储器单元阵列310的页面区域的缓冲器。例如,作为写入存取期间存储器单元阵列310上的写入目标的写入数据保持在其中。此外,读取存取期间从存储器单元阵列310读取的读取数据保持在其中。该缓冲器360还保持对应于数据311的反转标记312和强写入标记313,如图3所示。
反转控制单元370根据来自控制单元320的指令指示缓冲器360反转保持的数据。应该注意,该反转控制单元370是权利要求中描述的写入处理单元的示例。
外部接口390是用于与存储器控制器200的数据交换的接口。
[可变电阻元件的状态转变]
图4是用于描述可变电阻元件的设置操作的曲线图。如上所述,可变电阻元件设为高电阻状态(HRS)和低电阻状态(LRS)的两个状态的任一。如果曲线图的水平轴指示电阻值,并且其垂直轴指示累积位的相对数目,那么电阻值的分布分为低值部分和高值部分。低电阻值的部分处于LRS中,并且高电阻值的部分处于HRS中。如图所示,通过使得电流在存储器单元中流动从HRS到LRS的状态转变的操作称为设置操作。在此情况下,为了在执行设置操作之后验证是否正常地完成设置操作,使用在低电阻侧而不是两个分布的中央提供的设置验证阈值R_verify(设置)。当验证失败时,再次尝试设置操作。
图5是用于描述可变电阻元件的重置操作的曲线图。如图所示,通过使得电流在与设置操作的方向相反的方向在存储器单元中流动从LRS到HRS的状态转变的操作称为重置操作。在此情况下,为了在执行重置操作之后验证是否正常地完成重置操作,使用在高电阻侧而不是两个分布的中央提供的重置验证阈值R_verify(重置)。当验证失败时,再次尝试重置操作。
图6是用于描述可变电阻元件的强设置操作的曲线图。如上所述,在可变电阻元件中,在HRS和LRS的两种状态下可能出现其电阻强于通常的写入状态。该曲线图示出当电阻状态设为比LRS中更低电阻状态时的强LRS。通过比普通设置操作进一步扩展设置期间的施加电压脉冲的大小或宽度,实现该强LRS。在此情况下,为了在执行强设置操作之后验证是否正常地完成强设置操作,使用在低电阻侧提供的强设置验证阈值R_verify(强设置)而不是设置验证阈值。当验证失败时,再次尝试强设置操作。
图7是用于描述可变电阻元件的强重置操作的曲线图。该曲线图示出当电阻状态设为比HRS中更高电阻状态时的强HRS。通过比普通重置操作进一步扩展重置期间的施加电压脉冲的大小或宽度,实现该强HRS。在此情况下,为了在执行强重置操作之后验证是否正常地完成强重置操作,使用在高电阻侧提供的强重置验证阈值R_verify(强重置)而不是重置验证阈值。当验证失败时,再次尝试强重置操作。
由强设置操作和强重置操作导致的强LRS和强HRS统称为强写入状态。在强写入状态下的存储器单元中,因为与由普通设置操作或普通重置操作导致的LRS和HRS相比,电阻值不容易反转,所以可以延长数据保持特性。另一方面,因为在强写入状态下施加在存储器单元上的压力增加,并且耐久性劣化,所以存在电阻状态返回普通写入状态的情况。
为了设置在强写入状态,需要从HRS到强LRS或从LRS到强HRS的转变。另一方面,为了从强写入状态返回普通写入状态,需要从强HRS到LRS或从强LRS到HRS的转变。换句话说,为了进行强写入状态到普通写入状态之间的状态改变,需要从HRS和LRS的两个状态中的当前状态到不同状态的转变操作。为此,如果进行强写入状态和普通写入状态之间的状态改变,而不改变“0”或“1”的逻辑状态,在相关技术中技术中需要包括设置和重置的两个操作。因此,在该实施例中,当进行强写入状态和普通写入状态之间的状态改变时,通过倒转反转标记312的内容,反转逻辑状态的解释,因此设置或重置操作的数目可以抑制为执行一次。
[非易失性存储器的操作]
图8是示出根据本技术实施例的非易失性存储器300的写入处理的过程示例的流程图。
当从处理器110发出写入命令时,写入命令保持在命令寄存器340中,写入地址保持在地址寄存器330中,并且写入数据保持在缓冲器360中(步骤S911)。
然后,反转控制单元370清除缓冲器360的反转标记为指示非反转状态的“0”(步骤S912)。此外,反转控制单元370清除缓冲器360的强写入标记为指示数据不以强写入状态存储的状态的“0”(步骤S913)。
此后,如上所述在缓冲器360中准备的写入数据、反转标记和强写入标记以普通写入状态写入存储器单元阵列310(步骤S914)。在此情况下,其上写入数据的存储器单元处于HRS或LRS的任一状态。
图9是示出根据本技术的第一实施例的非易失性存储器300的到强写入状态的改变处理的过程示例的流程图。
当从处理器110发出到强写入状态的改变命令时,强写入状态改变命令保持在命令寄存器340中,并且改变目标地址保持在地址寄存器330中(步骤S921)。
然后,从对应于改变目标地址的存储器单元阵列310的区域执行数据读取,并且该数据保持在缓冲器360中(步骤S922)。换句话说,缓冲器360保持读取数据、反转标记和强写入标记。在此情况下,当缓冲器360中保持的强写入标记清除为指示以强写入状态存储数据的状态的“1”时(步骤S923:否),到强写入状态的改变处理结束。另一方面,当缓冲器360中保持的强写入标记清除为指示未以强写入状态存储数据的状态的“0”时(步骤S923:是),以下处理继续。
反转控制单元370反转缓冲器360中保持的反转标记的内容(步骤S924)。此外,反转控制单元370反转缓冲器360中存储的读取数据(步骤S925)。此外,反转控制单元370维持缓冲器360中保持的强写入标记为指示以强写入状态存储数据的状态的“1”。
此后,以此方式在缓冲器360中准备的读取数据、反转标记和强写入标记以强写入状态写入存储器单元阵列310中(步骤S927)。在此情况下,其中写入数据的存储器单元处于强HRS或强LRS的任一状态,即强写入状态。
图10是示出根据本技术的第一实施例的非易失性存储器300的到普通写入状态的改变处理的过程示例的流程图。
当从处理器110发出到普通写入状态的改变命令时,到普通写入状态改变命令保持在命令寄存器340中,并且改变目标地址保持在地址寄存器330中(步骤S931)。
然后,从存储器单元阵列310的对应于改变目标地址的区域执行数据读取,然后该数据保持在缓冲器360中(步骤S932)。换句话说,缓冲器360保持读取数据、反转标记和强写入标记。在此情况下,如果缓冲器360中保持的强写入标记清除为指示未以强写入状态存储数据的“0”时(步骤S933:否),则到普通写入状态的改变处理结束。另一方面,如果缓冲器360中保持的强写入标记维持为指示以强写入状态存储数据的“1”时(步骤S933:是),则以下处理继续。
反转控制单元370反转缓冲器360中保持的反转标记的内容(步骤S934)。此外,反转控制单元370反转缓冲器360中存储的读取数据(步骤S935)。此外,反转控制单元370清除缓冲器360中保持的强写入标记为指示未以强写入状态存储数据的状态的“0”。
此后,以此方式在缓冲器360中准备的读取数据、反转标记和强写入标记以普通写入状态写入存储器单元阵列310中(步骤S937)。在此情况下,其中写入数据的存储器单元处于HRS或LRS的任一状态,即普通写入状态。
图11是示出根据本技术实施例的非易失性存储器300的读取处理的过程示例的流程图。
当从处理器110发出读取命令时,读取命令保持在命令寄存器340中,并且读取地址保持在地址寄存器330中(步骤S941)。
然后,从存储器单元阵列310的对应于读取地址的区域执行数据读取,然后数据保持在缓冲器360中(步骤S942)。换句话说,缓冲器360保持读取数据和反转标记。应该注意,在读取处理中,始终不需要强写入标记,但是可以同时由缓冲器360读取。
此时,如果缓冲器360中保持的反转标记维持为指示数据反转的状态的“1”(步骤S943:是),则反转控制单元370反转缓冲器360中保持的读取数据(步骤S944)。另一方面,如果缓冲器360中保持的反转标记清除为指示数据未反转的状态的“0”(步骤S943:否),则不反转读取数据。
此后,以此方式在缓冲器360中准备的读取数据经由外部I/F390输出到存储器控制器200(步骤S945)。
以此方式,根据第一实施例,当在强写入状态和普通写入状态进行状态改变时,通过倒转反转标记312的内容反转逻辑状态的解释,从而设置或重置操作的数目可以抑制为执行一次。换句话说,当在强写入状态和普通写入状态进行状态改变时,存储器单元中的写入数目可以减半。此外,当在强写入状态和普通写入状态进行状态改变时,不伴随从存储器控制器200的数据接收,因此可以实现快速状态改变。
<2.第二实施例>
在上述第一实施例中,使用反转标记和强写入标记两者执行反转控制和强度控制,但是在第二实施例中,通过将强写入标记的功能分配给反转标记,简化控制。应该注意,信息处理系统的总体配置和非易失性存储器300的配置与参照图1和2描述的那些相同。
[非易失性存储器的配置]
图12是示出根据本技术的第二实施例的存储器单元阵列310的每个页面的字段配置示例的图。在该第二实施例中,每个页面存储数据311和反转标记312。换句话说,配置为省略第一实施例的强写入标记313。
在第二实施例中,反转标记312指示相应的数据311是否以反转的状态存储在储存器单元阵列310中,并且指示数据是否以强写入状态存储。同样在此情况下,标记与“0”或“1”的任一状态的关联是任意的。例如,如果数据311以非反转状态存储,并且以强写入状态存储,则反转标记可以清除为“0”。此外,如果数据311以反转状态存储,并且以强写入状态存储,则反转标记312也可以维持为“1”。通过设置反转标记312始终与强度信息同步而不使用其他应用中的反转标记,仅使用反转标记312的控制是可能的。
[非易失性存储器的操作]
根据本技术的第二实施例的非易失性存储器300的写入和读取处理的过程与参照图8和11描述的第一实施例中的那些相同。
图13是示出根据本技术的第二实施例的非易失性存储器300的到强写入状态的改变处理的过程示例的流程图。
当从处理器110发出到强写入状态的改变命令时,强写入状态改变命令保持在命令寄存器340中,并且改变目标地址保持在地址寄存器330中(步骤S951)。
然后,从存储器单元阵列310的对应于改变目标地址的区域执行数据读取,然后该数据保持在缓冲器360中(步骤S952)。换句话说,缓冲器360保持读取数据和反转标记。此时,如果缓冲器360中保持的反转标记维持为指示以强写入状态存储数据的状态的“1”时(步骤S953:否),则到强写入状态的改变处理结束。另一方面,如果缓冲器360中保持的反转标记清除为指示未以强写入状态存储数据的状态的“0”时(步骤S953:是),则以下处理继续。
反转控制单元370反转缓冲器360中保持的反转标记的内容为“1”(步骤S954)。因此,数据311转而指示以反转状态存储并且以强写入状态存储。此外,反转控制单元370反转缓冲器360中存储的读取数据(步骤S955)。
此后,以此方式在缓冲器360中准备的读取数据和反转标记以强写入状态写入存储器单元阵列310中(步骤S957)。在此情况下,其中写入数据的存储器单元处于强HRS或强LRS的任一状态,即强写入状态。
图14是示出根据本技术的第二实施例的非易失性存储器300的到普通写入状态的改变处理的过程示例的流程图。
当从处理器110发出到普通写入状态的改变命令时,到普通写入状态的改变命令保持在命令寄存器340中,并且改变目标地址保持在地址寄存器330中(步骤S961)。
然后,从存储器单元阵列310的对应于改变目标地址的区域执行数据读取,然后该数据保持在缓冲器360中(步骤S962)。换句话说,缓冲器360保持读取数据和反转标记。此时,如果缓冲器360中保持的反转标记清除为指示未以强写入状态存储数据的状态的“0”时(步骤S963:否),则到普通写入状态的改变处理结束。另一方面,如果缓冲器360中保持的反转标记维持为指示以强写入状态存储数据的状态的“1”时(步骤S963:是),则以下处理继续。
反转控制单元370反转缓冲器360中保持的反转标记的内容为“0”(步骤S964)。因此,数据311转而指示以非反转状态存储并且以普通写入状态存储。此外,反转控制单元370反转缓冲器360中存储的读取数据(步骤S965)。
此后,以此方式在缓冲器360中准备的读取数据和反转标记以普通写入状态写入存储器单元阵列310中(步骤S967)。在此情况下,其中写入数据的存储器单元处于HRS或LRS的任一状态,即普通写入状态。
以此方式,根据本技术的第二实施例,可以通过分配强写入标记的功能到反转标记,简化反转控制和写入强度控制。
<3.修改示例>
[对于多个页面的处理]
在上述第一和第二实施例中,假设仅仅对应于指定地址的页面是写入状态改变处理的目标,但是多个页面可以设为处理目标。在此情况下,认为通过与强写入状态改变命令和普通写入状态改变命令一起指定改变目标的大小(页面的数目),基于指定地址执行存储器单元阵列310中的数据写入如页面数目一样多次,从而改变写入状态。因此,可以设置要改变连续区域的写入状态。
[刷新操作]
在上述第一和第二实施例中,假设强写入状态和普通写入状态之间的转变,但是也考虑比普通写入状态更弱的弱写入状态(下文中,称为弱写入状态)与普通写入状态之间的转变。在此,假设以普通写入状态执行数据写入之后过去长时间段,导致劣化的保持力,并且从而导致弱写入状态的情况。在此情况下,读取弱写入状态的数据,反转读取数据,并且反转反转标记,从而以普通写入状态执行数据写入。因此,可以恢复仅接在写入之后的初始保持力,保持数据的内容。换句话说,根据该修改示例,可以有效地实现刷新操作。
应该注意,上述实施例是用于实现本技术的示例,并且实施例中的各项目与权利要求中的发明特定项目处于对应关系。同时,权利要求中的发明特定项目与本技术的实施例的各项目处于对应关系,与发明特定项目的名称相同的名称给到本技术的实施例的各项目。然而,本技术不限于各实施例,并且可以通过在本技术范围内不同地修改实施例。
此外,在上述实施例中描述的处理过程可以理解为包括一系列处理的方法,或者指示计算机执行一系列处理的程序和其中存储这样的程序的记录介质。作为记录介质,例如,可以使用CD(致密盘)、MD(迷你盘)、DVD(数字多功能盘)、存储卡、蓝光盘(蓝光盘(注册商标))等。
本领域的技术人员应该理解,取决于设计要求和其他因素,可以出现各种修改、组合、字组合和更替,只要它们在所附权利要求或其等价物的范围内。
此外,本技术还可以配置如下。
(1)一种存储控制设备,包括:
读取处理单元,其从存储器单元阵列的特定区域读取数据和反转状态信息,所述反转状态信息指示所述数据处于反转状态还是非反转状态,所述存储器单元阵列的特定区域相关联地用第一强度存储所述数据和反转状态信息;以及
写入处理单元,其用与所述第一强度不同的第二强度,将通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态写入所述特定区域。
(2)如(1)所述的存储控制设备,
其中所述存储器单元阵列是可变电阻元件,
其中所述第一强度是普通强度,其指示电阻高于预定阈值的高电阻状态和电阻低于预定阈值的低电阻状态之一,并且
其中所述第二强度是这样的强度,其对于高电阻状态指示其中电阻高于所述第一强度的高电阻状态的电阻的电阻状态,并且对于低电阻状态指示其中电阻低于所述第一强度的低电阻状态的电阻的电阻状态。
(3)如(1)所述的存储控制设备,
其中所述存储器单元阵列是可变电阻元件,
其中所述第二强度是普通强度,其指示电阻高于预定阈值的高电阻状态和电阻低于预定阈值的低电阻状态之一,并且
其中所述第一强度是这样的强度,其对于高电阻状态指示其中电阻高于所述第二强度的高电阻状态的电阻的电阻状态,并且对于低电阻状态指示其中电阻低于所述第二强度的低电阻状态的电阻的电阻状态。
(4)如(1)到(3)的任一所述的存储控制设备,
其中所述存储器单元阵列存储强度信息,所述强度信息指示用与所述数据相关联的所述第一强度或第二强度存储所述数据,
其中所述读取处理单元与所述数据一起读取所述强度信息,并且
其中当所述强度信息指示用所述第一强度存储所述数据时,所述写入处理单元用所述第二强度,在特定区域中执行通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态的写入,并且当所述强度信息指示用所述第二强度存储所述数据时,不执行写入。
(5)如(1)到(3)的任一所述的存储控制设备,其中当所述反转状态信息指示非反转状态时,所述写入处理单元用所述第二强度,在特定区域中执行通过反转所述数据获得的数据和作为反转状态信息的指示反转状态的信息的写入,并且当所述反转状态信息指示反转状态时,不执行写入。
(6)一种存储设备,包括:
存储器单元阵列,其相关联地存储数据和反转状态信息,所述反转状态信息指示所述数据处于反转状态还是非反转状态;
读取处理单元,其从所述存储器单元阵列的特定区域读取所述数据和反转状态信息,所述存储器单元阵列的特定区域用第一强度存储所述数据和反转状态信息;以及
写入处理单元,其用与所述第一强度不同的第二强度,将通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态写入所述特定区域。
(7)一种信息处理系统,包括:
存储器单元阵列,其相关联地存储数据和反转状态信息,所述反转状态信息指示所述数据处于反转状态还是非反转状态;
主机计算机,其发出用于改变存储强度的命令到所述存储器单元阵列;
读取处理单元,其从所述存储器单元阵列的特定区域读取所述数据和反转状态信息,所述存储器单元阵列的特定区域用第一强度存储所述数据和反转状态信息;以及
写入处理单元,其用与所述第一强度不同的第二强度,将通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态写入所述特定区域。
(8)一种存储控制方法,包括:
从存储器单元阵列的特定区域读取数据和反转状态信息,所述反转状态信息指示所述数据处于反转状态还是非反转状态,所述存储器单元阵列的特定区域相关联地用第一强度存储所述数据和反转状态信息;以及
用与所述第一强度不同的第二强度,将通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态写入所述特定区域。
本申请包含涉及于2012年7月4日向日本专利局提交的日本优先权专利申请JP2012-150064中公开的主题,在此通过引用并入其全部内容。

Claims (8)

1.一种存储控制设备,包括:
读取处理单元,其从存储器单元阵列的特定区域读取数据和反转状态信息,所述反转状态信息指示所述数据处于反转状态还是非反转状态,所述存储器单元阵列的特定区域相关联地用第一强度存储所述数据和反转状态信息;以及
写入处理单元,其用与所述第一强度不同的第二强度,将通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态写入所述特定区域。
2.如权利要求1所述的存储控制设备,
其中所述存储器单元阵列是可变电阻元件,
其中所述第一强度是普通强度,其指示电阻高于预定阈值的高电阻状态和电阻低于预定阈值的低电阻状态之一,并且
其中所述第二强度是这样的强度,其对于高电阻状态指示其中电阻高于所述第一强度的高电阻状态的电阻的电阻状态,并且对于低电阻状态指示其中电阻低于所述第一强度的低电阻状态的电阻的电阻状态。
3.如权利要求1所述的存储控制设备,
其中所述存储器单元阵列是可变电阻元件,
其中所述第二强度是普通强度,其指示电阻高于预定阈值的高电阻状态和电阻低于预定阈值的低电阻状态之一,并且
其中所述第一强度是这样的强度,其对于高电阻状态指示其中电阻高于所述第二强度的高电阻状态的电阻的电阻状态,并且对于低电阻状态指示其中电阻低于所述第二强度的低电阻状态的电阻的电阻状态。
4.如权利要求1所述的存储控制设备,
其中所述存储器单元阵列与所述数据相关联地存储强度信息,所述强度信息指示用所述第一强度或第二强度存储所述数据,
其中所述读取处理单元与所述数据一起读取所述强度信息,并且
其中当所述强度信息指示用所述第一强度存储所述数据时,所述写入处理单元用所述第二强度,在特定区域中执行通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态的写入,并且当所述强度信息指示用所述第二强度存储所述数据时,不执行写入。
5.如权利要求1所述的存储控制设备,其中当所述反转状态信息指示非反转状态时,所述写入处理单元用所述第二强度,在特定区域中执行通过反转所述数据获得的数据和作为反转状态信息的指示反转状态的信息的写入,并且当所述反转状态信息指示反转状态时,不执行写入。
6.一种存储设备,包括:
存储器单元阵列,其相关联地存储数据和反转状态信息,所述反转状态信息指示所述数据处于反转状态还是非反转状态;
读取处理单元,其从所述存储器单元阵列的特定区域读取所述数据和反转状态信息,所述存储器单元阵列的特定区域用第一强度存储所述数据和反转状态信息;以及
写入处理单元,其用与所述第一强度不同的第二强度,将通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态写入所述特定区域。
7.一种信息处理系统,包括:
存储器单元阵列,其相关联地存储数据和反转状态信息,所述反转状态信息指示所述数据处于反转状态还是非反转状态;
主机计算机,其发出用于改变存储强度的命令到所述存储器单元阵列;
读取处理单元,其响应于所述命令,从所述存储器单元阵列的特定区域读取所述数据和反转状态信息,所述存储器单元阵列的特定区域用第一强度存储所述数据和反转状态信息;以及
写入处理单元,其用与所述第一强度不同的第二强度,将通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态写入所述特定区域。
8.一种存储控制方法,包括:
从存储器单元阵列的特定区域读取数据和反转状态信息,所述反转状态信息指示所述数据处于反转状态还是非反转状态,所述存储器单元阵列的特定区域相关联地用第一强度存储所述数据和反转状态信息;以及
用与所述第一强度不同的第二强度,将通过反转所述数据获得的数据和通过将由所述反转状态信息指示的状态改变为相反状态获得的状态写入所述特定区域。
CN201310261314.2A 2012-07-04 2013-06-27 存储控制设备、存储设备、信息处理系统及其处理方法 Pending CN103530238A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-150064 2012-07-04
JP2012150064A JP2014013635A (ja) 2012-07-04 2012-07-04 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法

Publications (1)

Publication Number Publication Date
CN103530238A true CN103530238A (zh) 2014-01-22

Family

ID=49878407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310261314.2A Pending CN103530238A (zh) 2012-07-04 2013-06-27 存储控制设备、存储设备、信息处理系统及其处理方法

Country Status (3)

Country Link
US (1) US20140009996A1 (zh)
JP (1) JP2014013635A (zh)
CN (1) CN103530238A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114780457A (zh) * 2022-03-16 2022-07-22 长江存储科技有限责任公司 存储器及其操作方法、存储器系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170110194A1 (en) * 2015-10-19 2017-04-20 Silicon Storage Technology, Inc. Power Driven Optimization For Flash Memory
US10089241B2 (en) 2016-03-10 2018-10-02 Toshiba Memory Corporation Memory system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010064312A1 (ja) * 2008-12-04 2010-06-10 富士通株式会社 記憶装置および故障診断方法
JP5467270B2 (ja) * 2010-04-28 2014-04-09 国立大学法人 東京大学 データ入出力制御装置および半導体記憶装置システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114780457A (zh) * 2022-03-16 2022-07-22 长江存储科技有限责任公司 存储器及其操作方法、存储器系统

Also Published As

Publication number Publication date
US20140009996A1 (en) 2014-01-09
JP2014013635A (ja) 2014-01-23

Similar Documents

Publication Publication Date Title
CN103324443B (zh) 存储控制装置、存储装置、信息处理系统及其处理方法
KR102621467B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 온도 조절 방법
EP2800097B1 (en) Storage control device, storage device, information processing system, and processing methods therefor
US9779022B2 (en) Methods for caching and reading data to be programmed into a storage unit and apparatuses using the same
US20120260020A1 (en) Non-volatile semiconductor memory module enabling out of order host command chunk media access
US20150310916A1 (en) Nonvolatile memory system
JP6447629B2 (ja) 記憶制御装置、記憶装置、および、その記憶制御方法
US11282564B1 (en) Selective wordline scans based on a data state metric
KR101348354B1 (ko) 낸드 플래시 메모리 장치의 페이지 데이터 독출 방법
CN104143357A (zh) 存储系统、半导体存储器件及其操作方法
CN112542186B (zh) 存储器设备和操作存储器设备的方法
EP2799998A1 (en) Storage control device, storage device, information processing system, and processing methods in same
US9507710B2 (en) Command execution using existing address information
CN103530238A (zh) 存储控制设备、存储设备、信息处理系统及其处理方法
EP3057100B1 (en) Memory device and operating method of same
CN103577341A (zh) 存储控制装置、存储装置及其处理方法
CN105374394B (zh) 半导体存储装置及其操作方法和包括其的数据存储装置
KR20220157806A (ko) 메모리 장치 및 그 동작 방법
CN115273925B (zh) 存储器子系统刷新
WO2017043149A1 (ja) メモリコントローラ、メモリおよびメモリシステム
CN113126902A (zh) 寻址到逻辑块的命令的执行
CN113012741A (zh) 用于存储器子系统的媒体管理的弹性缓冲器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140122