CN105374394B - 半导体存储装置及其操作方法和包括其的数据存储装置 - Google Patents
半导体存储装置及其操作方法和包括其的数据存储装置 Download PDFInfo
- Publication number
- CN105374394B CN105374394B CN201510182269.0A CN201510182269A CN105374394B CN 105374394 B CN105374394 B CN 105374394B CN 201510182269 A CN201510182269 A CN 201510182269A CN 105374394 B CN105374394 B CN 105374394B
- Authority
- CN
- China
- Prior art keywords
- setting information
- cam
- block
- loaded
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
- G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及一种半导体存储装置,该装置包括:设置信息区域,该设置信息区域适于存储驱动存储器单元所需要的设置信息;控制逻辑,该控制逻辑适于将存储在设置信息区域中的设置信息加载在内容寻址存储器(CAM)块上;CAM状态信息存储块,该CAM状态信息存储块适于存储有关加载在CAM块上的设置信息是否被改变的信息;其中当请求将存储在设置信息区域中的设置信息重新加载在CAM块上的操作时,控制逻辑基于存储在CAM状态信息存储块中的信息而选择性地执行重新加载操作。
Description
相关申请的交叉参考
本申请要求于2014年8月27日在韩国知识产权局提交的申请号为10-2014-0112560的韩国专利的优先权,该韩国专利申请以参阅方式全文并入本申请。
技术领域
各个实施例主要涉及一种半导体存储装置,并且更特别地,涉及一种能够省略设置信息加载操作的半导体存储装置及其操作方法,和包括该装置的数据存储装置。
背景技术
半导体存储装置主要被分成易失性和非易失存储装置。当易失性存储装置的电源被中断时会丢失数据,但是非易失性存储装置即使没有电源也仍会保持数据。
取决于存储器单元的结构和操作模式,易失性存储装置包括使用触发器的静态随机存取存储器(SRAM)、使用电容器的动态随机存取存储器(DRAM)和与外部装置同步操作的同步动态随机存取存储器(SDRAM)。
取决于存储器单元的结构和操作模式,非易失性存储装置包括NAND闪速存储装置,NOR闪速存储装置,使用铁电电容器的铁电随机存取存储器(FRAM),使用隧道磁阻效应(TMR)层的磁阻随机存取存储器(MRAM),使用硫族化物合金的相位变化随机存取存储器(PRAM),和使用过渡金属氧化物的电阻随机存取存储器(RERAM)。
用于计算环境的范例已经转变为普遍存在的计算,因此能够在任何时间和任何地点使用计算机系统。诸如移动式电话、数字摄像机和笔记本电脑的便携式电子装置的使用已经迅速增加。一般而言,这种便携式电子装置利用使用半导体存储装置的数据存储装置。数据存储装置被用作便携式电子装置的主存储装置或者辅助存储装置。
由于没有移动部件,因此使用半导体存储装置的数据存储装置可以提供极好的稳定性和持久性,高的信息访问速度,以及低的功率消耗。具有这种优点的数据存储装置可以包括通用串行总线(USB)存储装置,具有各种接口的存储器卡,通用闪存(UFS)装置,和固态硬盘(SSD)。
发明内容
各种各样的实施例指向能够省略设置信息加载操作的半导体存储装置及其操作方法,和包括该装置的数据存储装置。
在实施例中,半导体存储装置可以包括设置信息区域,该设置信息区域适于存储驱动存储器单元所需要的设置信息;控制逻辑部,该控制逻辑适于将存储在设置信息区域中的设置信息加载在内容寻址存储器(CAM)块上,和CAM状态信息存储块,该CAM状态信息存储块适于存储有关加载在CAM块上的设置信息是否被改变的信息,其中当请求在CAM块上的设置信息区域中存储的设置信息的重新加载操作时,基于存储在CAM状态信息存储块中的信息选择性地执行重新加载操作。
在实施例中,数据存储装置可以包括半导体存储装置,该半导体存储装置包括设置信息区域,该设置信息区域适于存储驱动存储器单元所需要的设置信息;控制逻辑,该控制逻辑适于将存储在设置信息区域中的设置信息加载在内容寻址存储器(CAM)块上,CAM状态信息存储块,该CAM状态信息存储块适于存储有关加载在CAM块上的设置信息是否被改变的信息,和存储控制器,该存储控制器适于请求半导体存储装置将存储在设置信息区域中的设置信息重新加载在CAM块上,其中控制逻辑基于存储在CAM状态信息存储块中的信息选择性地执行重新加载设置信息的操作。
在一个优选实施例中,即使所述存储控制器请求所述半导体存储装置重新加载所述设置信息,当存储在所述CAM状态信息中的所述信息表示加载在所述CAM块的所述设置信息未被改变时,所述控制逻辑省略重新加载所述设置信息的所述操作。
在一个优选实施例中,当存储在所述CAM状态信息中的所述信息表示加载在所述CAM块的所述设置信息被改变并且所述存储控制器请求所述半导体存储装置重新加载所述设置信息时,所述控制逻辑执行重新加载所述设置信息的操作。
在一个优选实施例中,当所述存储控制器请求所述半导体存储装置更新加载在所述CAM块上的所述设置信息时,所述控制逻辑将新的设置信息加载在所述CAM块,并且所述新的设置信息由所述存储控制器提供。
在一个优选实施例中,在将所述新的设置信息加载在所述CAM块之后,所述控制逻辑将表示加载在所述CAM块的所述设置信息被改变的信息存储在所述CAM状态信息存储块。
在实施例中,用于操作半导体存储装置的方法可以包括将驱动存储器单元所需的设置信息加载在内容寻址存储器(CAM)块上,确定加载在CAM块上的设置信息是否被改变,和当请求设置信息被重新加载在CAM块上时,基于确定结果,执行或者省略将设置信息重新加载在CAM块上的操作。
在一个优选实施例中,所述的方法进一步包括:当请求加载在所述CAM块的所述设置信息被新的设置信息取代时,将由外部装置提供的所述新的设置信息加载在所述CAM块。
在一个优选实施例中,所述的方法进一步包括:在将所述新的设置信息加载在所述CAM块之后,将表示加载在所述CAM块的所述设置信息被改变的信息存储在所述CAM状态信息存储块。
附图说明
图1是说明根据实施例的半导体存储装置的框图。
图2是帮助说明根据实施例的用于操作半导体存储装置的方法的流程图。
图3是帮助说明根据实施例的用于操作半导体存储装置以处理设置信息重新加载请求的方法的流程图。
图4是说明根据实施例的包括半导体存储装置的数据存储装置的框图。
图5是说明根据实施例的包括半导体存储装置的固态硬盘(SSD)的框图。
图6是说明图5所示的SSD控制器的方框图。
图7是说明根据实施例,在其中安装数据存储装置的计算机系统的框图。
具体实施方式
在本发明中,在连同附图一起阅读以下典型的实施例之后,用于达到的优点、特征和方法将变得更加显而易见。但是,本发明可以用不同的形式被具体化并且不应该理解为局限于这里所阐述的实施例。相反,在本发明的所属技术领域的技术人员能够实施本发明的技术概念的程度上具体描述本发明的这些实施例。
这里可以理解的是,本发明的实施例并不局限于附图所示的项目并且附图不是必须成比例的,并且在有些情况下,比例可以被放大以便更清楚地描述发明的某些特征。虽然在这里使用特别专业词语,但是可以理解成在这里使用的专业词语仅是为了描述特别的实施例而不是要限制本发明的范围。
如这里所使用的,术语“和/或”包括关联的列出的项目的一个或者多个的任何和所有组合。将可以理解的是,当元件被认为是“在另一元件上”、“被连接到”或者“被联接到”另一元件时,可以直接在另一个元件上、被连接或者联接到另一个元件或者可以存在插入元件之间。如这里所使用的,除非文中清楚指出,否则单数形式也包括复数形式。将可以进一步理解的是,在本说明书中所使用的术语“包括”和/或“含有”,指定存在至少一种状态的特征、步骤、操作和/或元件,但是并且排除存在或者添加一个或多个其它的特征、步骤、操作和/或元件。
在下文中,下面将参照附图通过本发明的各种实施例描述半导体存储装置、其操作方法和包括该装置的数据存储装置。
图1是说明根据实施例的半导体存储装置的方框图。
参照图1,半导体存储装置100可以包括存储器单元阵列110、行解码器120、列解码器130、数据读写块140、控制逻辑150、CAM(内容寻址存储器)块160和CAM状态信息存储块170。
存储器单元阵列110可以包括主单元区域MCA和设置信息区域SIA。主单元区域MCA可以包括用于存储由诸如存储控制器的外部装置(未显示)提供的数据的存储器单元。设置信息区域SIA可以包括用于存储半导体存储装置100的内部操作所必需的设置信息的存储器单元。包括在主单元区域MCA和设置信息区域SIA中的存储器单元可以被设置在字线WL0至WLm和位线BL0至BLn彼此交叉的区域。
由于设置信息区域SIA是用于存储设置信息的区域,因此对用户可以是隐藏的。存储在设置信息区域SIA中的设置信息可以包括为半导体存储装置100的内部操作所必需的,有关偏置电平和和偏置应用次数的信息、控制逻辑150的设置信息、故障地址信息、修复地址信息和冗余信息中的一个或多个。
虽然电力被应用于半导体存储装置100并且执行初始化操作,但是存储在设置信息区域SIA中的设置信息可以通过数据读写块140被读取。设置信息读取可以被加载在CAM块160上。
为简单说明起见,CAM块160被显示为一个功能块。但是,取决于设置信息的内容(或者种类),CAM块160可以被包括在用于存储器单元阵列110的每个电路块中,例如,行解码器120、列解码器130、数据读写块140和控制逻辑150。加载在CAM块160上的设置信息在半导体存储装置100的内部操作期间可以通过每个电路块而被引用。
行解码器120可以通过字线WL0至WLm与存储器单元阵列110电联接。行解码器120可以在控制逻辑150的控制下操作。行解码器120可以对由外部装置提供的地址解码。行解码器120可以基于解码结果而选择和驱动字线WL0至WLm。例如,行解码器120可以将由电压发生器(未显示)提供的字线驱动电压提供给字线WL0至WLm。
列解码器130可以通过位线BL0至BLn与存储器单元阵列110电联接。列解码器130可以在控制逻辑150的控制下操作。列解码器130可以对由外部装置提供的地址解码。列解码器130可以基于解码结果,使位线BL0至BLn与分别对应于位线BL0至BLn的数据读写块140的电路电联接。而且,列解码器130可以基于解码结果驱动位线BL0至BLn。
数据读写块140可以在控制逻辑150的控制下操作。数据读写块140可以根据操作模式而作为写入驱动器或者读出放大器(sense amplifier)。例如,数据读写块140可以作为写入驱动器,该写入驱动器以写入操作将由外部装置提供的数据存储在存储器单元阵列110中。再例如,数据读写块140可以作为读出放大器,该读出放大器以读出操作从存储器单元阵列110读取数据。
控制逻辑150可以基于由外部装置提供的控制信号控制半导体存储装置100的一般操作。例如,控制逻辑150可以控制半导体存储装置100的主操作,例如半导体存储装置100的读出、写入和删除操作。控制逻辑150可以基于外部装置的控制信号,控制补充操作。例如,控制逻辑150可以控制设置信息更新操作以用于利用由外部装置提供的设置信息来更新加载在CAM块160上的设置信息。
CAM状态信息存储块170可以存储有关加载在CAM块160上的设置信息的状态的信息,例如,有关对加载在CAM块160上的设置信息是否进行改变的信息。CAM状态信息存储块170可以将表示设置信息未被改变的信息存储为默认值。在执行设置信息更新操作之后,即在利用由外部装置提供的设置信息更新加载在CAM块160上的设置信息时,控制逻辑150可以更新存储在CAM状态信息存储块170中的信息。例如,控制逻辑150可以改变默认值并且将表示设置信息被改变的信息存储在CAM状态信息存储块170中。
在必要时,外部装置可以请求半导体存储装置100重新加载具有默认值的设置信息。也就是说,外部装置可以请求半导体存储装置100将存储在设置信息区域SIA中的设置信息重新加载在CAM块160上。如果请求在CAM块160上重新加载的设置信息,那么控制逻辑150可以基于存储在CAM状态信息存储块170中的信息,执行或者省略重新加载设置信息的操作。稍后参照图3的流程图将详细描述这种选择性执行设置信息重新加载操作。
图2是帮助说明根据实施例的用于操作半导体存储装置的方法的流程图。下面将参照图2详细描述半导体存储装置100的设置信息加载处理和设置信息更新处理。
在步骤S100,如果电力被供应给半导体存储装置100,那么设置信息可以作为初始化操作的部分被加载。换句话说,存储在设置信息区域SIA中的设置信息可以被加载在CAM块160上并且可以通过功能块而被引用。
在设置信息被加载在CAM块160上之后,在步骤S200,CAM状态信息可以被存储在CAM状态信息存储块170中。由于在供应电力之后立即执行初始化操作,因此表示设置信息未被改变的信息可以作为默认值被存储在CAM状态信息存储块170中。
在步骤S300,基于来自外部装置的请求,在控制逻辑150的控制下,可以执行半导体存储装置100的正常操作。如上所述,可以以正常操作执行主操作和补充操作。
例如,在正常操作中,基于来自外部装置的请求,可以执行读出操作和写入操作用于主单元区域MCA。虽然执行这种操作,但是加载在CAM块160上的设置信息可以通过功能块被引用。
再例如,在执行正常操作的同时,用于利用由外部装置提供的设置信息来更新加载在CAM块160上的设置信息的设置信息更新操作可以基于来自外部装置的请求被执行。如果执行设置信息更新操作,可以更新存储在CAM状态信息存储块170中的信息。例如,存储在CAM状态信息存储块170中的信息可以从表示设置信息未被改变的信息变化到表示设置信息被改变的信息。
图3是帮助说明根据实施例的用于操作半导体存储装置以处理设置信息重新加载请求的方法的流程图。具体地,图3是帮助说明操作控制逻辑150以处理在图2的步骤S300中来自外部装置的设置信息重新加载请求的流程图,即,执行正常操作的同时。
在步骤S310,控制逻辑150可以确定从外部装置请求存储在设置信息区域SIA中的设置信息是否被重新加载在CAM块160上。没有请求设置信息重新加载时,可以结束处理。请求设置信息重新加载时,处理可以进行到步骤S320。
在步骤S320,基于存储在CAM状态信息存储块170中的信息,控制逻辑150可以确定加载在CAM块160上的设置信息是否被改变。例如,在表示设置信息未被改变的信息被存储在CAM状态信息存储块170中时,控制逻辑150可以确定存储在设置信息区域SIA中的设置信息被加载在CAM块160上。再例如,在表示设置信息被改变的信息被存储在CAM状态信息存储块170中时,控制逻辑150可以确定由外部装置提供的设置信息通过设置信息更新操作被加载在CAM块160上。
根据控制逻辑150的确定结果,设置信息重新加载操作可以被选择性地执行。在步骤S330,在确定设置信息被改变时,控制逻辑150可以将存储在设置信息区域SIA中的设置信息重新加载在CAM块160上。在确定设置信息未被改变时,控制逻辑150可以省略设置信息重新加载操作。由于通过控制逻辑150省略设置信息重新加载操作,因此可以增加用于设置信息的重新加载请求的半导体存储装置100的操作速度或者响应速度。
图4是说明根据实施例的包括半导体存储装置的数据存储装置的方框图。
数据存储装置1200可以包括控制器1210和非易失性存储装置1220。数据存储装置1200可以通过被电联接到主机装置(未显示)而被使用,主机装置例如为移动式电话、MP3播放器、便携式计算机、台式计算机、游戏机、TV、车载信息娱乐(infotainment)系统等等。
控制器1210可以被配置成响应于来自主机装置的请求访问非易失性存储装置1220。例如,控制器1210可以被配置成控制非易失性存储装置1220的读出、编程或者删除操作。控制器1210可以被配置成驱动用于控制非易失性存储装置1220的固件或者软件。
控制器1210可以包括主机接口单元1211、控制单元1212、存储器接口单元1213、RAM 1214和误差校正码(ECC)单元1215。
控制单元1212可以被配置成响应于来自主机装置的请求控制控制器的一般操作。
RAM 1214可以被用作控制单元1212的工作存储器。RAM 1214可以被用作缓冲存储器,该缓冲存储器暂时存储从非易失性存储装置1220读出的数据或者由主机装置提供的数据。
主机接口单元1211可以被配置成使主机装置和控制器1210对接。例如,主机接口单元1211可以被配置成通过各种接口协议中的一种与主机装置进行通信,接口协议例如为通用串行总线(USB)协议、通用闪速存储(UFS)协议、多媒体卡(MMC)协议、外部设备互联(PCI)协议、快捷PCI(PCI-E)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议和串行附接SCSI(SAS)协议。
存储器接口装置1213可以被配置成使控制器1210和非易失性存储装置1220对接。存储器接口装置1213可以被配置成将命令和地址提供给非易失性存储装置1220。此外,存储器接口装置1213可以被配置成与非易失性存储装置1220交换数据。
误差校正码单元1215可以被配置成检测从非易失性存储装置1220读出的数据的误差。而且,误差校正码单元1215可以被配置成当检测出的误差在可校正的范围内时校正检测出的误差。
非易失性存储装置1220可以被用作数据存储装置1200的存储介质。非易失性存储装置1220可以包括多个非易失性存储器芯片(或者小片(dies))NVM_1至NVM_k。非易失性存储器芯片NVM_1至NVM_k中的每一个,被配置成非易失性存储装置1220,并且可以具有与上面参照图1所述的半导体存储装置相同的构造且可以执行与上面参照图2和图3所述的半导体存储装置的操作相同的操作。
控制器1210和非易失性存储装置1220可以被制造为各种数据存储装置中的任何一种。例如,控制器1210和非易失性存储装置1220可以被集成为一个半导体装置并且可以被制造为多媒体卡、安全数字卡(secure digital card)、通用串行总线(USB)存储装置、通用闪速存储(UFS)装置、个人计算机存储器卡国际联合会卡(PCMCIA)、快闪记忆(compactflash)(CF)卡、智能介质卡(smart media card)、记忆棒(memory stick)等等中的一种,多媒体卡的形式有MMC、eMMC、RS-MMC和微型MMC,安全数字卡的形式有SD、小型SD和微型SD。
图5是说明根据实施例的包括半导体存储装置的固态硬盘(SSD)的方框图。
固态硬盘(SSD)2200可以包括SSD控制器2210、缓冲存储装置2220、非易失性存储装置2231至223n、电源2240、信号连接器2250和电力连接器2260。
SSD控制器2210可以被配置成响应于来自主机装置(未显示)的请求访问非易失性存储装置2231至223n,主机装置例如为移动电话、MP3播放器、便携式计算机、台式计算机、游戏机、TV、车载信息娱乐系统等等。例如,SSD控制器2210可以被配置成控制非易失性存储装置2231至223n的读出、编程和删除操作。
缓冲存储装置2220可以被配置成暂时存储将被存储在非易失性存储装置2231至223n中的数据。此外,缓冲存储装置2220可以被配置成暂时存储从非易失性存储装置2231至223n读出的数据。暂时存储在缓冲存储装置2220中的数据在SSD控制器2210的控制下可以被传输到主机装置或者非易失性存储装置2231至223n。
非易失性存储装置2231至223n可以被用作SSD 2200的存储介质。非易失性存储器芯片2231至223n中的每一个可以具有与上面参照图1所述的半导体存储装置相同的构造并且可以执行与上面参照图2和图3所述的半导体存储装置的操作相同的操作。非易失性存储装置2231至223n可以分别通过多个通道(channel)CH1至CHn被电联接到SSD控制器2210。一个或多个非易失性存储装置可以被电联接到一个通道。电联接到一个通道的非易失性存储装置可以被电联接到相同的信号总线和数据总线。
电源2240可以被配置成将通过电力连接器2260输入的电力PWR提供到SSD 2200的内部。电源2240可以包括辅助电源2241。辅助电源2241可以被配置成当突然的电力断开时,供应电力以允许SSD 2200被适当终止。辅助电源2241可以包括能够利用电力PWR被充电的超级电容器。
SSD控制器2210可以通过信号连接器2250与主机装置交换信号SGL。信号SGL可以包括命令、地址、数据等等。取决于主机装置和SSD 2200之间的对接方案,信号连接器2250可以被配置作为用于各种协议的许多连接器中的一个,协议例如是并行高级技术附件(PATA),串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行附接SCSI(SAS)、外部设备互连(PCI)和快捷PCI(PCI-E)协议。
图6是说明图5所示的SSD控制器2210的方框图。参照图6,SSD控制器2210可以包括存储器接口装置2211、主机接口单元2212、误差校正码(ECC)单元2213、控制单元2214和RAM2215。
存储器接口装置2211可以被配置成向非易失性存储装置2231至223n提供诸如命令和地址的控制信号。而且,存储器接口装置2211可以被配置成与非易失性存储装置2231至223n交换数据。在控制单元2214的控制下,存储器接口装置2211可以将从缓冲存储装置2220传输的数据分散到通道CH1至CHn。此外,在控制单元2214的控制下,存储器接口装置2211可以将从非易失性存储装置2231至223n读出的数据传输到缓冲存储装置2220。
主机接口单元2212可以被配置成提供与主机装置的协议对应的SSD 2200的接口。例如,主机接口单元2212可以被配置成通过以下协议中的一种与主机装置进行通信:并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串行附接SCSI(SAS)、外部设备互连(PCI)和快捷PCI(PCI-E)协议。另外,主机接口单元2212可以执行支持主机装置的磁盘仿真功能以确认SSD 2200为硬盘驱动器(HDD)。
ECC单元2213可以被配置成基于传输到非易失性存储装置2231至223n的数据来生成校验位。生成的校验位可以被存储在非易失性存储装置2231至223n的备用区域。ECC单元2213可以被配置成检测从非易失性存储装置2231至223n读出的数据的误差。当检测出的误差在可校正的范围内时,ECC单元2213可以被配置校正检测出的误差。
控制单元2214可以被配置成分析并处理从主机装置输入的信号SGL。控制单元2214可以响应于来自主机装置的请求控制SSD控制器2210的一般操作。控制单元2214可以基于用于驱动SSD 2200的固件来控制缓冲存储装置2220和非易失性存储装置2231至223n的操作。RAM 2215可以被用作用于驱动固件的工作存储器。
图7是说明根据实施例,在其中安装数据存储装置的计算机系统的方框图。参照图7,计算机系统3000包括网络适配器3100、中央处理单元3200、数据存储装置3300、RAM3400、ROM 3500和用户接口(interface)3600,它们被电联接到系统总线3700。可以通过图4所述数据存储装置1200或者图5所示的SSD 2200构成数据存储装置3300。
网络适配器3100在计算机系统3000和外部网络之间提供对接。中央处理单元3200执行用于驱动加载在RAM 3400上的操作系统或者应用程序的一般操作。
数据存储装置3300将必要的一般数据存储在计算机系统3000中。例如,用于驱动计算机系统3000的操作系统、应用程序、各种程序模块、程序数据和用户数据被存储在数据存储装置3300中。
RAM 3400可以被用作计算机系统3000的工作存储装置。在启动(booting)时,操作系统、应用程序、各种程序模块和驱动程序所需要的程序数据都是从数据存储装置3300读出的,并且被加载在RAM 3400上。在驱动操作系统之前被激活的BIOS(基本输入/输出系统)被存储在ROM 3500中。计算机系统3000和用户之间的信息交换通过用户接口3600来实现。
如从上面的描述显而易见,根据实施例,基于设置信息是否被改变,半导体存储装置可以省略设置信息加载操作。因此,可以提高半导体存储装置的操作速度。
虽然上面已经描述了各种实施例,但是对于所属技术领域的技术人员将可以理解的是,所述的实施例仅仅是举例来说的。因此,描述的实施例不应该是限制在这里所述的半导体存储装置、其操作方法和包括该装置的数据存储装置。
Claims (14)
1.一种半导体存储装置,其包括:
设置信息区域,所述设置信息区域适于存储驱动存储器单元所需要的设置信息;
控制逻辑部,所述控制逻辑部适于将存储在所述设置信息区域中的所述设置信息加载到内容寻址存储器CAM块;和
CAM状态信息存储块,所述CAM状态信息存储块适于存储有关加载在所述CAM块的所述设置信息是否被改变的信息,
其中,当请求在所述CAM块的所述设置信息区域中存储的所述设置信息的重新加载操作时,所述控制逻辑部基于存储在所述CAM状态信息存储块中的所述信息而选择性地执行所述重新加载操作。
2.如权利要求1所述的半导体存储装置,其中,即使请求所述重新加载操作,当存储在所述CAM状态信息存储块中的所述信息表示加载在所述CAM块的所述设置信息未被改变时,所述控制逻辑部省略所述重新加载操作。
3.如权利要求1所述的半导体存储装置,其中,当存储在所述CAM状态信息存储块中的所述信息表示加载在所述CAM块的所述设置信息被改变并且请求所述重新加载操作时,所述控制逻辑部执行所述重新加载操作。
4.如权利要求1所述的半导体存储装置,其中,当请求所述控制逻辑部更新加载在所述CAM块的所述设置信息时,所述控制逻辑部将新的设置信息加载在所述CAM块,并且所述新的设置信息由外部装置提供。
5.如权利要求4所述的半导体存储装置,其中,在将所述新的设置信息加载在所述CAM块之后,所述控制逻辑部将表示加载在所述CAM块的所述设置信息被改变的信息存储在所述CAM状态信息存储块。
6.一种数据存储装置,其包括:
半导体存储装置,所述半导体存储装置包括设置信息区域,所述设置信息区域适于存储驱动存储器单元所需要的设置信息;控制逻辑部,所述控制逻辑部适于将存储在所述设置信息区域中的所述设置信息加载在内容寻址存储器CAM块;CAM状态信息存储块,所述CAM状态信息存储块适于存储有关加载在所述CAM块的所述设置信息是否被改变的信息,和
存储控制器,所述存储控制器适于请求所述半导体存储装置将存储在所述设置信息区域中的所述设置信息重新加载在所述CAM块上,
其中,所述控制逻辑部基于存储在所述CAM状态信息存储块中的所述信息而选择性地执行重新加载所述设置信息的操作。
7.如权利要求6所述的数据存储装置,其中,即使所述存储控制器请求所述半导体存储装置重新加载所述设置信息,当存储在所述CAM状态信息存储块中的信息表示加载在所述CAM块的所述设置信息未被改变时,所述控制逻辑部省略重新加载所述设置信息的所述操作。
8.如权利要求6所述的数据存储装置,其中,当存储在所述CAM状态信息存储块中的所述信息表示加载在所述CAM块的所述设置信息被改变并且所述存储控制器请求所述半导体存储装置重新加载所述设置信息时,所述控制逻辑部执行重新加载所述设置信息的操作。
9.如权利要求6所述的数据存储装置,其中,当所述存储控制器请求所述半导体存储装置更新加载在所述CAM块上的所述设置信息时,所述控制逻辑部将新的设置信息加载在所述CAM块,并且所述新的设置信息由所述存储控制器提供。
10.如权利要求9所述的数据存储装置,其中,在将所述新的设置信息加载在所述CAM块之后,所述控制逻辑部将表示加载在所述CAM块的所述设置信息被改变的信息存储在所述CAM状态信息存储块。
11.一种用于操作半导体存储装置的方法,所述方法包括:
将驱动存储器单元所需要的设置信息加载在内容寻址存储器CAM块;
确定加载在所述CAM块的所述设置信息是否被改变;和
当请求所述设置信息被重新加载在所述CAM块上时,基于确定结果,执行或者省略将所述设置信息重新加载在所述CAM块的操作,
其中,即使请求所述设置信息被重新加载在所述CAM块,当确定加载在所述CAM块的所述设置信息未被改变时,省略重新加载所述设置信息的操作,
其中,当确定加载在所述CAM块上的所述设置信息被改变时,并且请求所述设置信息被重新加载在所述CAM块时,执行重新加载所述设置信息的操作。
12.如权利要求11所述的方法,其中,确定加载在所述CAM块的所述设置信息是否被改变包括:
将有关加载在所述CAM块上的所述设置信息是否被改变的信息存储在CAM状态信息存储块中;和
基于存储在所述CAM状态信息存储块中的所述信息,确定加载在所述CAM块上的所述设置信息是否被改变。
13.如权利要求12所述的方法,进一步包括:
当请求加载在所述CAM块的所述设置信息被新的设置信息取代时,将由外部装置提供的所述新的设置信息加载在所述CAM块。
14.如权利要求13所述的方法,进一步包括:
在将所述新的设置信息加载在所述CAM块之后,将表示加载在所述CAM块的所述设置信息被改变的信息存储在所述CAM状态信息存储块。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2014-0112560 | 2014-08-27 | ||
KR1020140112560A KR20160025377A (ko) | 2014-08-27 | 2014-08-27 | 반도체 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 저장 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105374394A CN105374394A (zh) | 2016-03-02 |
CN105374394B true CN105374394B (zh) | 2020-10-23 |
Family
ID=55376515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510182269.0A Active CN105374394B (zh) | 2014-08-27 | 2015-04-17 | 半导体存储装置及其操作方法和包括其的数据存储装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9424922B2 (zh) |
KR (1) | KR20160025377A (zh) |
CN (1) | CN105374394B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102280433B1 (ko) * | 2015-09-23 | 2021-07-22 | 삼성전자주식회사 | 전력 공급 회로 및 이를 포함하는 저장 장치 |
JP2018160303A (ja) * | 2017-03-23 | 2018-10-11 | 東芝メモリ株式会社 | 半導体記憶装置 |
KR20200077287A (ko) * | 2018-12-20 | 2020-06-30 | 에스케이하이닉스 주식회사 | 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130141972A1 (en) * | 2010-03-09 | 2013-06-06 | Sangyong Yoon | Data storage system having multi-bit memory device and operating method thereof |
CN103473181A (zh) * | 2007-01-26 | 2013-12-25 | 海坎普系统股份有限公司 | 分级式不可变内容可寻址存储器处理器 |
CN103592593A (zh) * | 2012-08-13 | 2014-02-19 | 亚德诺半导体股份有限公司 | 用于系统内扫描测试的半导体电路和方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080024370A (ko) | 2006-09-13 | 2008-03-18 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 장치 및 그 초기화 방법 |
KR20140071639A (ko) * | 2012-12-04 | 2014-06-12 | 에스케이하이닉스 주식회사 | 동작 속도가 향상된 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치 |
-
2014
- 2014-08-27 KR KR1020140112560A patent/KR20160025377A/ko not_active Application Discontinuation
-
2015
- 2015-01-28 US US14/607,916 patent/US9424922B2/en active Active
- 2015-04-17 CN CN201510182269.0A patent/CN105374394B/zh active Active
-
2016
- 2016-07-20 US US15/214,987 patent/US9588708B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103473181A (zh) * | 2007-01-26 | 2013-12-25 | 海坎普系统股份有限公司 | 分级式不可变内容可寻址存储器处理器 |
US20130141972A1 (en) * | 2010-03-09 | 2013-06-06 | Sangyong Yoon | Data storage system having multi-bit memory device and operating method thereof |
CN103592593A (zh) * | 2012-08-13 | 2014-02-19 | 亚德诺半导体股份有限公司 | 用于系统内扫描测试的半导体电路和方法 |
Also Published As
Publication number | Publication date |
---|---|
US20160064081A1 (en) | 2016-03-03 |
US9424922B2 (en) | 2016-08-23 |
CN105374394A (zh) | 2016-03-02 |
US9588708B2 (en) | 2017-03-07 |
KR20160025377A (ko) | 2016-03-08 |
US20160328171A1 (en) | 2016-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107123441B (zh) | 数据存储装置及其操作方法 | |
CN107122317B (zh) | 数据存储装置 | |
CN106486163B (zh) | 非易失性存储器件、包括其的数据储存设备及其操作方法 | |
KR20190073017A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
CN107066201B (zh) | 数据存储装置及其方法 | |
US11061614B2 (en) | Electronic apparatus having data retention protection and operating method thereof | |
CN113741798A (zh) | 数据存储装置及其操作方法 | |
US11036493B2 (en) | Memory system and operating method thereof | |
CN105931668B (zh) | 非易失性存储器装置和操作方法及包括其的数据存储装置 | |
CN105374394B (zh) | 半导体存储装置及其操作方法和包括其的数据存储装置 | |
KR20200089939A (ko) | 메모리 시스템 및 그 동작 방법 | |
US9837166B2 (en) | Data storage device and operating method thereof | |
KR102475688B1 (ko) | 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법 | |
US20150169235A1 (en) | Data storage device and operating method thereof | |
US20150149740A1 (en) | Data storage device and data processing system including the same | |
US9728234B1 (en) | Operating method of semiconductor memory device | |
US11157401B2 (en) | Data storage device and operating method thereof performing a block scan operation for checking for valid page counts | |
US9318164B2 (en) | Semiconductor memory device with power-saving signal | |
US9966148B1 (en) | Data storage device and operating method thereof | |
US10353611B2 (en) | Data storage device and operating method thereof | |
KR20180127594A (ko) | 데이터 저장 장치 및 그것의 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |