KR20190073017A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190073017A
KR20190073017A KR1020170174249A KR20170174249A KR20190073017A KR 20190073017 A KR20190073017 A KR 20190073017A KR 1020170174249 A KR1020170174249 A KR 1020170174249A KR 20170174249 A KR20170174249 A KR 20170174249A KR 20190073017 A KR20190073017 A KR 20190073017A
Authority
KR
South Korea
Prior art keywords
refresh
count
memory
program
refresh operation
Prior art date
Application number
KR1020170174249A
Other languages
English (en)
Other versions
KR102419036B1 (ko
Inventor
김진웅
임지훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170174249A priority Critical patent/KR102419036B1/ko
Priority to US16/032,492 priority patent/US10553270B2/en
Priority to CN202010502154.6A priority patent/CN111813335A/zh
Priority to CN201811075126.XA priority patent/CN109933280B/zh
Publication of KR20190073017A publication Critical patent/KR20190073017A/ko
Priority to US16/733,140 priority patent/US10943639B2/en
Priority to US16/733,125 priority patent/US11094364B2/en
Priority to US16/736,448 priority patent/US11004495B2/en
Priority to US17/217,176 priority patent/US11488648B2/en
Application granted granted Critical
Publication of KR102419036B1 publication Critical patent/KR102419036B1/ko
Priority to US17/952,828 priority patent/US11854596B2/en
Priority to US18/509,301 priority patent/US20240096392A1/en
Priority to US18/510,656 priority patent/US20240087634A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1024—Identification of the type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 메모리 블록들을 포함하는 불휘발성 메모리 장치; 및 호스트 장치로부터 제1 리프레쉬 스캔 커맨드가 수신되면 상기 복수의 메모리 블록들에 대한 제1 리프레쉬 스캔 동작을 수행한 후 상기 제1 리프레쉬 스캔 동작에 대한 제1 리프레쉬 스캔 결과를 상기 호스트 장치로 전송하고, 상기 호스트 장치로부터 제1 리프레쉬 동작 커맨드가 수신되면 상기 불휘발성 메모리 장치에 대한 제1 리프레쉬 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 디바이스 컨트롤러를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 구체적으로 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 동작 성능이 개선된 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 복수의 메모리 블록들을 포함하는 불휘발성 메모리 장치; 및 호스트 장치로부터 제1 리프레쉬 스캔 커맨드가 수신되면 상기 복수의 메모리 블록들에 대한 제1 리프레쉬 스캔 동작을 수행한 후 상기 제1 리프레쉬 스캔 동작에 대한 제1 리프레쉬 스캔 결과를 상기 호스트 장치로 전송하고, 상기 호스트 장치로부터 제1 리프레쉬 동작 커맨드가 수신되면 상기 불휘발성 메모리 장치에 대한 제1 리프레쉬 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 디바이스 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 호스트 장치로부터 전송된 제1 리프레쉬 스캔 커맨드에 응답하여 불휘발성 메모리 장치에 포함된 복수의 메모리 블록들 각각에 대한 제1 리프레쉬 스캔 동작을 수행하는 단계; 상기 호스트 장치로 상기 제1 리프레쉬 스캔 동작에 대한 제1 리프레쉬 스캔 결과를 전송하는 단계; 및 상기 호스트 장치로부터 전송된 제1 리프레쉬 동작 커맨드에 응답하여 상기 불휘발성 메모리 장치에 대한 제1 리프레쉬 동작을 수행하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 사용자가 사용하지 않는 시간 또는 사용자로부터 리프레쉬가 요청되었을 때 미리 리프레쉬 동작을 수행할 수 있다. 그 결과, 사용자가 사용 중일 때 동작 성능이 저하되는 것을 방지할 수 있다.
또한, 불휘발성 메모리 장치에 대한 리프레쉬 동작을 적기에 수행할 수 있으므로, 데이터 저장 장치의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 메모리 시스템의 구성을 예시적으로 도시한 블록도이다.
도 2는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 3은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 4는 도 3에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 7는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치(200)를 포함하는 메모리 시스템(10)의 구성을 예시적으로 도시한 블록도이다.
도 1을 참조하면, 본 실시 예에 의한 메모리 시스템(10)은 호스트 장치(100) 및 데이터 저장 장치(200)를 포함할 수 있다.
호스트 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 장치들을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
호스트 장치(100)는 호스트 장치(100)의 제반 동작들을 제어하기 위한 호스트 컨트롤러(120)를 포함할 수 있다. 도 1에 도시하지는 않았으나, 호스트 장치(100)는 데이터 저장 장치(200)와의 인터페이싱을 위한 인터페이스를 포함할 수 있다. 호스트 컨트롤러(120)는 데이터 저장 장치(200)로 다양한 커맨드들을 전송할 수 있다. 예컨대, 호스트 컨트롤러(120)는 데이터 저장 장치(200)로 리드 커맨드 및 프로그램 커맨드 등과 같은 커맨드들을 데이터 저장 장치(200)로 전송할 수 있다. 호스트 컨트롤러(120)는 데이터 저장 장치(200)로 리드 또는 프로그램할 어드레스 정보를 전송할 수 있다.
본 실시 예에서 호스트 컨트롤러(120)는 데이터 저장 장치(200)로 리프레쉬 스캔(refresh scan, RS) 커맨드, 리프레쉬 동작(refresh operation, RO) 커맨드를 전송할 수 있다.
리프레쉬 스캔 커맨드(RS CMD)는 데이터 저장 장치(200)의 불휘발성 메모리 장치(210)에 대한 리프레쉬 동작 수행이 필요한지 여부 및 긴급 정도를 확인하기 위한 커맨드일 수 있다. 호스트 장치(100)로부터 리프레쉬 스캔 커맨드(RS CMD)가 전송되면, 데이터 저장 장치(200)의 디바이스 컨트롤러(220)는 불휘발성 메모리 장치(210)에 포함된 복수의 메모리 블록들(도시되지 않음) 각각에 대한 페일(fail) 비트 수, 리드 카운트(read count), 및 소거 카운트(erase count) 등을 확인하는 리프레쉬 스캔 동작을 수행할 수 있다. 설명의 편의를 위하여, 호스트 장치(100)로부터 전송된 리프레쉬 스캔 커맨드(RS CMD)에 응답하여 데이터 저장 장치(200)에서 수행되는 리프레쉬 스캔 동작을 제1 리프레쉬 스캔 동작(예컨대, 수동적 리프레쉬 스캔 동작)이라 하고, 제1 리프레쉬 스캔 결과에 근거하여 수행되는 리프레쉬 동작을 제1 리프레쉬 동작(예컨대, 수동적 리프레쉬 동작)이라 한다.
호스트 컨트롤러(120)는 데이터 저장 장치(200)로부터 전송되는 리프레쉬 스캔 결과(RS response)를 수신하고, 리프레쉬 스캔 결과(RS response)에 근거하여 데이터 저장 장치(200)로 리프레쉬 동작(refresh operation, RO) 커맨드를 전송할 수 있다. 호스트 컨트롤러(120)는 데이터 저장 장치(200)로부터 전송된 리프레쉬 스캔 결과(RS response)에 근거하여 사용자가 사용하지 않거나, 또는 사용자로부터 리프레쉬 요청이 입력될 때 리프레쉬 동작(refresh operation, RO) 커맨드를 전송할 수 있다.
데이터 저장 장치(200)는 호스트 장치(100)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(200)는 호스트 장치(100)와의 전송 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(200)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(200)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(200)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(200)는 불휘발성 메모리 장치(210) 및 디바이스 컨트롤러(220)를 포함할 수 있다.
불휘발성 메모리 장치(210)는 데이터 저장 장치(200)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(210)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
불휘발성 메모리 장치(210)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들(도시되지 않음)을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지들(도시되지 않음)을 포함할 수 있다.
메모리 셀 어레이의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드 레벨 셀(quad level cell, QLC)일 수 있다. 메모리 셀 어레이는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
불휘발성 메모리 장치(210)에 대한 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있고, 소거 동작은 메모리 블록 단위로 수행될 수 있다.
디바이스 컨트롤러(220)는 호스트 인터페이스(221), 프로세서(223), 램(225), 에러 정정 코드(error correction code, ECC) 회로(227) 및 메모리 인터페이스(229)를 포함할 수 있다.
호스트 인터페이스(221)는 호스트 장치(100)와 데이터 저장 장치(200)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스(221)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나를 이용해서 호스트 장치(100)와 통신할 수 있다.
프로세서(223)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(223)는 호스트 장치(100)로부터 수신된 커맨드를 처리할 수 있다. 프로세서(223)는 호스트 장치(100)로부터 수신된 커맨드를 처리하기 위하여 램(225)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들 및 불휘발성 메모리 장치(210)를 제어할 수 있다.
램(225)은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 램(225)은 프로세서(223)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 램(225)은 소프트웨어의 구동에 필요한 데이터(예컨대, 메타 데이터)를 저장할 수 있다. 즉, 램(225)은 프로세서(223)의 동작 메모리(working memory)로서 동작할 수 있다.
램(225)은 호스트 장치(100)로부터 불휘발성 메모리 장치(210)로 전송될 데이터 또는 불휘발성 메모리 장치(210)로부터 호스트 장치(100)로 전송될 데이터를 임시 저장할 수 있다. 즉, 램(225)은 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
ECC 회로(227)는 호스트 장치(100)로부터 불휘발성 메모리 장치(210)로 전송될 데이터의 패리티 데이터를 생성하는 ECC 인코딩 동작을 수행할 수 있다. ECC 회로(227)는 불휘발성 메모리 장치(210)로부터 독출된 데이터에 대하여 대응하는 패리티 데이터에 근거하여 에러를 검출 및 정정하는 ECC 디코딩 동작을 수행할 수 있다. ECC 회로(227)는 불휘발성 메모리 장치(210)로부터 독출된 데이터에서 검출된 에러 비트 수가 기 설정된 비트 수(예컨대, ‘에러 정정 능력’) 이하일 때 검출된 에러 비트들을 정정할 수 있다.
메모리 인터페이스(229)는 프로세서(223)의 제어에 따라서 불휘발성 메모리 장치(210)를 제어할 수 있다. 메모리 인터페이스(229)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(229)는 제어 신호들을 불휘발성 메모리 장치(210)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(210)를 제어하기 위한 커맨드, 어드레스 등을 포함할 수 있다. 메모리 인터페이스(229)는 데이터를 불휘발성 메모리 장치(210)로 제공하거나, 불휘발성 메모리 장치(210)로부터 데이터를 제공 받을 수 있다. 메모리 인터페이스(229)는 하나 이상의 신호 라인들을 포함하는 채널(CH)을 통해 불휘발성 메모리 장치(210)와 연결될 수 있다.
프로세서(223)는 불휘발성 메모리 장치(210)의 동작 성능을 향상시키기 위해 가비지 컬렉션(garbage collection), 웨어 레벨링(wear leveling), 및 리드 리클레임(read reclaim)과 같은 리프레쉬 동작들을 수행할 수 있다. 설명의 편의를 위하여, 데이터 저장 장치(200)의 디바이스 컨트롤러(220)에서 자체적으로 리프레쉬 동작의 필요 여부를 판단하는 스캔 동작을 제2 리프레쉬 스캔 동작(예컨대, 능동적 리프레쉬 스캔 동작)이라 하고, 제2 리프레쉬 스캔 결과에 근거하여 수행되는 리프레쉬 동작을 제2 리프레쉬 동작(예컨대, 능동적 리프레쉬 동작)이라 한다.
즉, 본 실시 예에 의한 데이터 저장 장치(200)의 디바이스 컨트롤러(220)의 프로세서(223)는 호스트 장치(100)로부터 전송된 리프레쉬 스캔 커맨드(RS CMD) 및 리프레쉬 동작 커맨드(RO CMD)에 응답하여 수동적인 리프레쉬 스캔 동작 및 수동적인 리프레쉬 동작을 수행하거나 또는 자체적으로 기 설정된 조건에 따라 능동적인 리프레쉬 스캔 동작 및 능동적인 리프레쉬 동작을 수행할 수 있다.
본 실시 예에서는 리프레쉬 동작들 중 리드 리클레임 동작 및 웨어 레벨링 동작을 예를 들어 설명할 것이나, 다른 종류의 리프레쉬 동작들에 대해서도 동일하게 적용될 수 있다.
불휘발성 메모리 장치(210)의 메모리 셀들은 소거 동작 및 프로그램 동작의 반복에 의해 마모될(wear-out) 수 있다. 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기할 수 있다. 웨어 레벨링은 특정 메모리 블록이 다른 메모리 블록들보다 빨리 마모되는 것을 방지하기 위해서 메모리 블록들 각각의 프로그램-소거 카운트(program-erase count)를 평준화하는 동작 즉, 불휘발성 메모리 장치(210)에 포함된 모든 메모리 블록들의 마모도가 비슷한 레벨을 유지하도록 하는 동작이다. 웨어 레벨링은 프로그램-소거 카운트(program-erase count)가 기 설정된 임계 카운트에 도달한 메모리 블록에 저장된 데이터를 임계 카운트보다 낮은 프로그램-소거 카운트(program-erase count)를 갖는 메모리 블록으로 이동시켜 수행될 수 있다.
불휘발성 메모리 장치(210)의 메모리 블록들에 저장된 데이터는 메모리 블록들에 대한 리드 동작이 수행될 때마다 리드 디스터브(read disturb) 영향을 받을 수 있고, 과도한 리드 동작이 수행될 경우 결국 손상될 수 있다. 디바이스 컨트롤러(220)는 각 메모리 블록 별로 리드 카운트를 관리하고, 리드 카운트가 기 설정된 임계 카운트에 도달한 메모리 블록에 대하여 리드 리클레임을 수행함으로써 해당 메모리 블록의 손상된 데이터를 복구할 수 있다. 리드 리클레임은 리드 카운트가 기 설정된 임계 카운트에 도달한 메모리 블록에 저장된 데이터를 리드하여 에러를 검출 및 정정하고, 에러가 정정된 데이터를 다른 메모리 블록에 저장함으로써 수행될 수 있다.
프로세서(223)는 호스트 장치(100)의 요청에 따라 수행하는 제1 리프레쉬 스캔 동작 및 자체적으로 수행하는 제2 리프레쉬 스캔 동작에서 서로 다른 임계 카운트를 사용할 수 있다. 예를 들어, 프로세서(223)는 제1 리프레쉬 스캔 동작에서는 제1 임계 카운트를 사용할 수 있고, 제2 리프레쉬 스캔 동작에서는 제2 임계 카운트를 사용할 수 있다. 제1 임계 카운트는 제2 임계 카운트보다 낮을 수 있다.
제1 리프레쉬 스캔 결과는 각 메모리 블록에 대한 페일 비트 카운트, 리드 카운트, 및 프로그램-소거 카운트 등을 포함할 수 있다. 제1 임계 카운트는 제1 임계 페일 비트 카운트, 제1 임계 리드 카운트, 및 제1 임계 프로그램-소거 카운트를 포함할 수 있다.
프로세서(223)는 불휘발성 메모리 장치(210)의 각 메모리 블록의 제1 리프레쉬 스캔 결과와 제1 임계 카운트의 비교 결과에 근거하여 각 메모리 블록에 대한 제1 리프레쉬 동작의 필요 여부 및 긴급 정도를 판단하고, 판단 결과를 불휘발성 메모리 장치(210)에 대한 리프레쉬 스캔 결과로서 호스트 장치(100)로 전송할 수 있다. 판단 결과는 노멀 상태, 로우 상태 및 하이 상태 중 하나를 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다. 노멀 상태는 불휘발성 메모리 장치(210)에 대한 리프레쉬 동작이 필요하지 않은 상태를 의미할 수 있다. 로우 상태는 불휘발성 메모리 장치(210)에 대한 리프레쉬 동작은 필요하지만 빨리 수행할 필요는 없는 상태를 의미할 수 있다. 하이 상태는 불휘발성 메모리 장치(210)에 대한 리프레쉬 동작이 필요하고 빨리 수행할 필요가 있는 상태를 의미할 수 있다.
호스트 장치(100)는 프로세서(223)로부터 전송된 리프레쉬 스캔 결과에 근거하여 프로세서(223)로 리프레쉬 동작 커맨드(RO CMD)를 전송하거나 또는 전송하지 않을 수 있다.
전술한 바와 같이, 프로세서(223)는 호스트 장치(100)로부터의 요청이 없어도 자체적으로 불휘발성 메모리 장치(210)에 대한 리프레쉬 동작 즉, 제2 리프레쉬 동작을 수행한다. 프로세서(223)는 지속적으로 불휘발성 메모리 장치(210)에 대한 제2 리프레쉬 스캔 동작을 수행할 수 있다. 제2 리프레쉬 스캔 동작은 불휘발성 메모리 장치(210)의 메모리 블록들 각각에 대한 리드 카운트 또는 프로그램-소거 카운트를 확인하는 동작을 포함할 수 있다. 제2 리프레쉬 스캔 결과는 각 메모리 블록에 대한 리드 카운트, 및 프로그램-소거 카운트 등을 포함할 수 있다. 제2 임계 카운트는 제2 임계 리드 카운트, 및 제2 임계 프로그램-소거 카운트를 포함할 수 있다.
프로세서(223)는 불휘발성 메모리 장치(210)의 메모리 블록들 중 제2 임계 카운트보다 큰 리드 카운트 또는 프로그램-소거 카운트를 갖는 메모리 블록이 있는지 여부를 판단할 수 있다. 리드 카운트 또는 프로그램-소거 카운트가 제2 임계 카운트보다 큰 메모리 블록이 없으면, 프로세서(223)는 불휘발성 메모리 장치(210)에 대한 리프레쉬 동작을 수행하지 않을 수 있다. 리드 카운트 또는 프로그램-소거 카운트가 제2 임계 카운트보다 큰 메모리 블록이 적어도 하나 이상 존재하면, 프로세서(223)는 불휘발성 메모리 장치(210)에 대한 리프레쉬 동작을 수행할 수 있다.
도 2는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다. 도 2를 참조하여 본 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명함에 있어서, 도 1이 참조될 수 있다.
본 실시 예에 따른 데이터 저장 장치의 동작 방법은 호스트 장치(100, 도 1 참조)의 요청에 따라 수동적으로 수행되는 제1 리프레쉬 동작(refresh operation 1, RO1) 및 데이터 저장 장치(200)에서 자체적으로 기 설정된 기준에 근거하여 능동적으로 수행되는 제2 리프레쉬 동작(refresh operation 2, RO2)을 포함할 수 있다.
도 2의 S201 단계 내지 S213 단계는 제1 리프레쉬 동작(RO1)을 나타낸다.
S201 단계에서, 호스트 장치(100)의 호스트 컨트롤러(120)는 데이터 저장 장치(200)로 리프레쉬 스캔 커맨드(RS CMD)를 전송할 수 있다. 호스트 장치(100)는 사용자가 사용하지 않는 대기 상태거나 또는 사용자로부터 메모리에 대한 리프레쉬 동작 요청이 입력되면 데이터 저장 장치(200)로 리프레쉬 스캔 커맨드(RS CMD)를 전송할 수 있으나, 특별히 이에 한정되는 것은 아니다.
S203 단계에서, 데이터 저장 장치(200)의 디바이스 컨트롤러(220)의 프로세서(223)는 불휘발성 메모리 장치(210)에 포함된 복수의 메모리 블록들(도시되지 않음)에 대한 제1 리프레쉬 스캔 동작을 수행할 수 있다. 제1 리프레쉬 스캔 동작은 각 메모리 블록에 저장된 데이터에 포함된 페일 비트 카운트, 각 메모리 블록에 대한 리드 카운트, 및 각 메모리 블록에 대한 프로그램-소거 카운트 등을 확인하는 것을 포함할 수 있다.
S205 단계에서, 프로세서(223)는 제1 리프레쉬 스캔 결과를 기 설정된 제1 임계 카운트와 비교할 수 있다. 제1 리프레쉬 스캔 결과는 각 메모리 블록에 대한 페일 비트 카운트, 리드 카운트, 및 프로그램-소거 카운트 등을 포함할 수 있다. 기 설정된 제1 임계 카운트는 제1 임계 페일 비트 카운트, 제1 임계 리드 카운트, 및 제1 임계 프로그램-소거 카운트를 포함할 수 있다.
프로세서(223)는 불휘발성 메모리 장치(210)에 포함된 모든 메모리 블록들 각각에 대한 페일 비트 카운트, 리드 카운트, 및 프로그램-소거 카운트와 제1 임계 페일 비트 카운트, 제1 임계 리드 카운트, 및 제1 임계 프로그램-소거 카운트를 각각 비교할 수 있다.
S207 단계에서, 프로세서(223)는 각 메모리 블록의 제1 리프레쉬 스캔 결과와 제1 임계 카운트의 비교 결과에 근거하여 각 메모리 블록에 대한 제1 리프레쉬 동작의 필요 여부 및 긴급 정도를 판단할 수 있다. 제1 리프레쉬 동작의 필요 여부는 해당 메모리 블록에 대한 제1 리프레쉬 동작의 수행이 필요한지 여부를 의미할 수 있다. 제1 리프레쉬 동작의 긴급 정도는 해당 메모리 블록에 대한 제1 리프레쉬 동작의 수행 시점을 의미할 수 있다.
예컨대, 프로세서(223)는 불휘발성 메모리 장치(210)의 메모리 블록들 중 제1 리프레쉬 스캔 결과가 제1 임계 카운트보다 큰 메모리 블록이 없으면 제1 리프레쉬 동작의 수행이 필요하지 않은 노멀(normal) 상태로 판단할 수 있다. 프로세서(223)는 불휘발성 메모리 장치(210)의 메모리 블록들 중 제1 리프레쉬 스캔 결과가 제1 임계 카운트보다 큰 메모리 블록이 제1 비율 미만이면 제1 리프레쉬 동작의 수행이 필요하지만 빨리 수행해야 할 상태는 아닌 로우(low) 상태로 판단할 수 있다. 프로세서(223)는 불휘발성 메모리 장치(210)의 메모리 블록들 중 제1 리프레쉬 스캔 결과가 제1 임계 카운트보다 큰 메모리 블록이 제1 비율 이상 제2 비율 미만이면 제1 리프레쉬 동작의 수행이 필요하고 빨리 수행해야 할 상태인 하이(high) 상태로 판단할 수 있다. 예를 들어, 제1 비율은 불휘발성 메모리 장치(210)에 포함된 메모리 블록들의 5%이고, 제2 비율은 메모리 블록들의 10%일 수 있으나, 특별히 이에 한정되는 것은 아니다.
S209 단계에서, 프로세서(223)는 호스트 장치(100)로 제1 리프레쉬 스캔 결과를 전송할 수 있다. 프로세서(223)는 호스트 장치(100)로 제1 리프레쉬 스캔 결과를 노멀 상태, 로우 상태 또는 하이 상태로 전송할 수 있다.
S211 단계에서, 호스트 장치(100)는 프로세서(223)로부터 전송된 제1 리프레쉬 스캔 결과에 근거하여 프로세서(223)로 제1 리프레쉬 동작 커맨드(RO CMD)를 전송하거나 또는 전송하지 않을 수 있다. 프로세서(223)로부터 노멀 상태가 수신되면, 호스트 장치(100)는 프로세서(223)로 제1 리프레쉬 동작 커맨드(RO CMD)를 전송하지 않을 수 있다. 프로세서(223)로부터 로우 상태 또는 하이 상태가 전송되면 호스트 장치(100)는 프로세서(223)로 제1 리프레쉬 동작 커맨드(RO CMD)를 전송할 수 있다.
호스트 장치(100)는 프로세서(223)로부터 제1 리프레쉬 스캔 결과가 전송되는 즉시 데이터 저장 장치(200)로 제1 리프레쉬 동작 커맨드(RO CMD)를 전송할 수 있다. 또는, 호스트 장치(100)는 프로세서(223)로부터 제1 리프레쉬 스캔 결과가 전송되는 즉시 데이터 저장 장치(200)로 제1 리프레쉬 동작 커맨드(RO CMD)를 전송하지 않고, 적절한 시점에 전송할 수도 있다. 적절한 시점은 사용자가 사용하지 않는 시점 또는 사용자의 조작에 의해 리프레쉬 동작이 요청된 시점일 수 있으나, 특별히 이에 한정되는 것은 아니다.
S213 단계에서, 호스트 장치(100)로부터 제1 리프레쉬 동작 커맨드(RO CMD)가 전송되면, 프로세서(223)는 불휘발성 메모리 장치에 대한 제1 리프레쉬 동작을 수행할 수 있다.
도 2의 S215 단계 내지 S221 단계는 제2 리프레쉬 동작(RO2)을 나타낸다.
S215 단계에서, 데이터 저장 장치(200)의 디바이스 컨트롤러(220)의 프로세서(223)는 불휘발성 메모리 장치(210)의 메모리 블록들에 대한 제2 리프레쉬 스캔 동작을 수행할 수 있다. 제2 리프레쉬 스캔 동작은 프로세서(223)에 의해 자체적으로 수행되는 메모리 블록들에 대한 스캔 동작일 수 있다. 제2 리프레쉬 스캔 동작은 불휘발성 메모리 장치(210)의 메모리 블록들 각각에 대한 리드 카운트 또는 프로그램-소거 카운트를 확인하는 동작을 포함할 수 있다.
S217 단계에서, 프로세서(223)는 불휘발성 메모리 장치(210)의 메모리 블록들 에 대한 리드 카운트들 또는 프로그램-소거 카운트들을 각각 기 설정된 제2 임계 카운트(예컨대, 제2 임계 리드 카운트 또는 제2 임계 프로그램-소거 카운트)와 비교할 수 있다. 본 단계에서 사용되는 제2 임계 카운트는 제1 리프레쉬 동작(RO1)의 S205 단계에서 사용되는 제1 임계 카운트보다 클 수 있다.
S219 단계에서, 프로세서(223)는 불휘발성 메모리 장치(210)의 메모리 블록들 중 제2 임계 카운트보다 큰 리드 카운트 또는 프로그램-소거 카운트를 갖는 메모리 블록이 있는지 여부를 판단할 수 있다. 리드 카운트 또는 프로그램-소거 카운트가 제2 임계 카운트보다 큰 메모리 블록이 없으면, S215 단계로 진행될 수 있다. 리드 카운트 또는 프로그램-소거 카운트가 제2 임계 카운트보다 큰 메모리 블록이 있으면, S221 단계로 진행될 수 있다.
S221 단계에서, 프로세서(223)는 불휘발성 메모리 장치(210)에 대한 제2 리프레쉬 동작을 수행할 수 있다. 예를 들어, 리드 카운트가 제2 임계 리드 카운트보다 큰 메모리 블록이 있으면, 프로세서(223)는 불휘발성 메모리 장치(210)에 대한 제2 리프레쉬 동작으로서 리드 리클레임(read reclaim)을 수행할 수 있다. 프로그램-소거 카운트가 제2 임계 프로그램-소거 카운트보다 큰 메모리 블록이 있으면, 프로세서(223)는 불휘발성 메모리 장치(210)에 대한 제2 리프레쉬 동작으로서 웨어 레벨링(wear leveling)을 수행할 수 있다.
본 실시 예에서 호스트 장치(100)의 요청에 따른 제1 리프레쉬 동작은 불휘발성 메모리 장치(210)에 포함된 메모리 블록들 중 리드 카운트 및/또는 프로그램-소거 카운트가 제1 임계 카운트보다 큰 메모리 블록들의 비율에 근거하여 수행될 수 있다. 반면, 데이터 저장 장치(200)에서 자체적으로 수행하는 제2 리프레쉬 동작은 불휘발성 메모리 장치(210)에 포함된 메모리 블록들 중 리드 카운트 및/또는 프로그램-소거 카운트가 제2 임계 카운트보다 큰 메모리 블록이 적어도 하나 이상이면 수행될 수 있다.
호스트 장치(100)의 요청에 따라 수행되는 제1 리프레쉬 동작에 사용되는 제1 임계 카운트가 데이터 저장 장치(200) 내에서 자체적으로 수행되는 제2 리프레쉬 동작에 사용되는 제2 임계 카운트보다 작으므로, 사용자가 사용하지 않는 시간 또는 사용자로부터 리프레쉬가 요청되었을 때 미리 리프레쉬 동작을 수행할 수 있다. 그 결과, 사용자가 사용 중일 때 동작 성능이 저하되는 것을 방지할 수 있다.
또한, 불휘발성 메모리 장치(210)에 대한 리프레쉬 동작을 적기에 수행할 수 있으므로, 데이터 저장 장치(200)의 신뢰성을 향상시킬 수 있다.
도 3은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 3을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 4는 도 3에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 4를 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 5를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 4에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 6은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 6을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 4에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 3의 데이터 저장 장치(2200), 도 5의 데이터 저장 장치(3200), 도 6의 데이터 저장 장치(4200)로 구성될 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 8을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
10: 메모리 시스템 100: 호스트 장치
120: 호스트 컨트롤러 200: 데이터 저장 장치
210: 불휘발성 메모리 장치 220: 디바이스 컨트롤러
221: 호스트 인터페이스 223: 프로세서
225: 램 227: 에러 정정 코드(ECC) 회로
229: 메모리 인터페이스

Claims (14)

  1. 복수의 메모리 블록들을 포함하는 불휘발성 메모리 장치; 및
    호스트 장치로부터 제1 리프레쉬 스캔 커맨드가 수신되면 상기 복수의 메모리 블록들에 대한 제1 리프레쉬 스캔 동작을 수행한 후 상기 제1 리프레쉬 스캔 동작에 대한 제1 리프레쉬 스캔 결과를 상기 호스트 장치로 전송하고, 상기 호스트 장치로부터 제1 리프레쉬 동작 커맨드가 수신되면 상기 불휘발성 메모리 장치에 대한 제1 리프레쉬 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 디바이스 컨트롤러
    를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 제1 리프레쉬 스캔 동작은 각 메모리 블록에 대한 페일 비트 카운트, 리드 카운트, 및 프로그램-소거 카운트를 확인하는 동작을 포함하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 디바이스 컨트롤러는 상기 각 메모리 블록에 대한 페일 비트 카운트, 리드 카운트, 및 프로그램-소거 카운트를 기 설정된 제1 임계 페일 비트 카운트, 제1 임계 리드 카운트, 및 제1 임계 프로그램-소거 카운트를 각각 비교하고, 비교 결과에 근거하여 상기 불휘발성 메모리 장치에 대한 리프레쉬 동작이 필요한지 여부 및 긴급 여부를 판단하고, 판단 결과를 상기 제1 리프레쉬 스캔 결과로서 상기 호스트 장치로 전송하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 제1 리프레쉬 스캔 결과는 상기 리프레쉬 동작이 불필요한 노멀 상태, 상기 리프레쉬 동작은 필요하지만 빨리 수행할 필요는 없는 로우 상태, 및 상기 리프레쉬 동작이 필요하고 빨리 수행해야 하는 하이 상태를 포함하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 로우 상태는 상기 복수의 메모리 블록들 중 제1 비율 미만의 메모리 블록들이 리프레쉬 동작이 필요한 상태이고, 및 상기 하이 상태는 상기 복수의 메모리 블록들 중 상기 제1 비율 이상 제2 비율 미만의 메모리 블록들이 리프레쉬 동작이 필요한 상태인 데이터 저장 장치.
  6. 제1항에 있어서,
    상기 디바이스 컨트롤러는 상기 불휘발성 메모리 장치에 대한 제2 리프레쉬 스캔 동작을 자체적으로 수행하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 제2 리프레쉬 스캔 동작은 각 메모리 블록에 대한 리드 카운트, 및 프로그램-소거 카운트를 확인하는 동작을 포함하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 디바이스 컨트롤러는 상기 각 메모리 블록에 대한 리드 카운트 및 프로그램-소거 카운트를 기 설정된 제2 임계 리드 카운트 및 제2 임계 프로그램-소거 카운트를 각각 비교하고, 상기 복수의 메모리 블록들 중 적어도 하나 이상의 메모리 블록에 대한 상기 리드 카운트 및 상기 프로그램-소거 카운트가 상기 제2 임계 리드 카운트 및 상기 제2 임계 프로그램-소거 카운트보다 크면 해당 메모리 블록에 대한 제2 리프레쉬 동작을 수행하는 데이터 저장 장치.
  9. 호스트 장치로부터 전송된 제1 리프레쉬 스캔 커맨드에 응답하여 불휘발성 메모리 장치에 포함된 복수의 메모리 블록들 각각에 대한 제1 리프레쉬 스캔 동작을 수행하는 단계;
    상기 호스트 장치로 상기 제1 리프레쉬 스캔 동작에 대한 제1 리프레쉬 스캔 결과를 전송하는 단계; 및
    상기 호스트 장치로부터 전송된 제1 리프레쉬 동작 커맨드에 응답하여 상기 불휘발성 메모리 장치에 대한 제1 리프레쉬 동작을 수행하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  10. 제9항에 있어서,
    상기 제1 리프레쉬 스캔 동작을 수행하는 단계는,
    상기 메모리 블록들 각각에 대한 페일 비트 카운트, 리드 카운트, 및 프로그램-소거 카운트를 확인하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  11. 제9항에 있어서,
    상기 제1 리프레쉬 스캔 동작을 수행하는 단계 이후에,
    상기 메모리 블록들 각각에 대한 페일 비트 카운트, 리드 카운트, 및 프로그램-소거 카운트와 기 설정된 제1 임계 페일 비트 카운트, 제1 임계 리드 카운트, 및 제1 프로그램-소거 카운트를 각각 비교하는 단계; 및
    비교 결과에 근거하여 상기 불휘발성 메모리 장치에 대한 상기 제1 리프레쉬 동작의 수행이 필요한지 여부 및 긴급 여부를 판단하는 단계;
    를 포함하는 데이터 저장 장치의 동작 방법.
  12. 제9항에 있어서,
    상기 제1 리프레쉬 스캔 결과는 상기 리프레쉬 동작이 불필요한 노멀 상태, 상기 리프레쉬 동작은 필요하지만 빨리 수행할 필요는 없는 로우 상태, 및 상기 리프레쉬 동작이 필요하고 빨리 수행해야 하는 하이 상태를 포함하는 데이터 저장 장치의 동작 방법.
  13. 제12항에 있어서,
    상기 로우 상태는 상기 복수의 메모리 블록들 중 제1 비율 미만의 메모리 블록들이 리프레쉬 동작이 필요한 상태이고, 및 상기 하이 상태는 상기 복수의 메모리 블록들 중 상기 제1 비율 이상 제2 비율 미만의 메모리 블록들이 리프레쉬 동작이 필요한 상태인 데이터 저장 장치의 동작 방법.
  14. 제9항에 있어서,
    상기 복수의 메모리 블록들 각각에 대한 제2 리프레쉬 스캔 동작을 수행하는 단계;
    상기 메모리 블록들 각각에 대한 리드 카운트 및 프로그램-소거 카운트와 기 설정된 제2 임계 리드 카운트 및 제2 프로그램-소거 카운트를 각각 비교하는 단계; 및
    상기 메모리 블록들 중 상기 제2 임계 리드 카운트 및 상기 제2 프로그램-소거 카운트보다 큰 리드 카운트 및 프로그램-소거 카운트를 갖는 메모리 블록이 적어도 하나 이상이면, 해당 메모리 블록에 대한 제2 리프레쉬 동작을 수행하는 단계;
    를 더 포함하는 데이터 저장 장치의 동작 방법.
KR1020170174249A 2017-12-18 2017-12-18 데이터 저장 장치 및 그것의 동작 방법 KR102419036B1 (ko)

Priority Applications (11)

Application Number Priority Date Filing Date Title
KR1020170174249A KR102419036B1 (ko) 2017-12-18 2017-12-18 데이터 저장 장치 및 그것의 동작 방법
US16/032,492 US10553270B2 (en) 2017-12-18 2018-07-11 Data storage device and operating method thereof
CN202010502154.6A CN111813335A (zh) 2017-12-18 2018-09-14 数据存储装置及其操作方法
CN201811075126.XA CN109933280B (zh) 2017-12-18 2018-09-14 数据存储装置及其操作方法
US16/733,140 US10943639B2 (en) 2017-12-18 2020-01-02 Data storage device and operating method thereof
US16/733,125 US11094364B2 (en) 2017-12-18 2020-01-02 Data storage device and operating method thereof
US16/736,448 US11004495B2 (en) 2017-12-18 2020-01-07 Data storage device and operating method thereof
US17/217,176 US11488648B2 (en) 2017-12-18 2021-03-30 Data storage device and operating method thereof
US17/952,828 US11854596B2 (en) 2017-12-18 2022-09-26 Data storage device and operating method thereof
US18/509,301 US20240096392A1 (en) 2017-12-18 2023-11-15 Data storage device and operating method thereof
US18/510,656 US20240087634A1 (en) 2017-12-18 2023-11-16 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170174249A KR102419036B1 (ko) 2017-12-18 2017-12-18 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190073017A true KR20190073017A (ko) 2019-06-26
KR102419036B1 KR102419036B1 (ko) 2022-07-11

Family

ID=66813945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170174249A KR102419036B1 (ko) 2017-12-18 2017-12-18 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (3) US10553270B2 (ko)
KR (1) KR102419036B1 (ko)
CN (2) CN111813335A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11481128B2 (en) 2020-02-25 2022-10-25 SK Hynix Inc. Storage device and operating method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004495B2 (en) 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
TWI717751B (zh) * 2019-06-10 2021-02-01 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置
KR20210039163A (ko) * 2019-10-01 2021-04-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
CN111785316B (zh) * 2020-06-29 2021-03-05 深圳市芯天下技术有限公司 一种克服擦除干扰的方法、系统、存储介质和终端
JP2022044114A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 半導体集積回路およびその試験方法
US11579797B2 (en) * 2021-04-29 2023-02-14 Micron Technology, Inc. Memory sub-system refresh
CN113568579B (zh) * 2021-07-28 2022-05-03 深圳市高川自动化技术有限公司 一种存储器、数据存储方法以及数据读取方法
TW202324112A (zh) * 2021-12-09 2023-06-16 韓商愛思開海力士有限公司 用以動態管理儲存裝置中的主機讀取運作及讀取刷新運作的方法、儲存裝置及其記錄媒體

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120028166A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
KR20140096875A (ko) * 2013-01-29 2014-08-06 삼성전자주식회사 메모리 시스템의 및 그것의 블록 관리 방법
KR20150095781A (ko) * 2013-02-22 2015-08-21 후아웨이 테크놀러지 컴퍼니 리미티드 메모리 리클레임 방법 및 장치
KR20150140496A (ko) * 2014-06-05 2015-12-16 삼성전자주식회사 실시간 데이터 복구를 위한 리드 리클레임 방법 및 그에 따른 메모리 시스템
KR20170054182A (ko) * 2015-11-09 2017-05-17 에스케이하이닉스 주식회사 반도체 장치
KR20170098538A (ko) * 2016-02-22 2017-08-30 에스케이하이닉스 주식회사 반도체 장치 및 그 구동 방법
KR20170118291A (ko) * 2016-04-14 2017-10-25 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR20170139187A (ko) * 2016-06-08 2017-12-19 에스케이하이닉스 주식회사 메모리 장치, 이의 동작 방법 및 메모리 콘트롤러의 동작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321425A (en) * 1992-02-19 1994-06-14 Industrial Technology Research Institute Resolution independent screen refresh strategy
US7107390B2 (en) * 2003-10-08 2006-09-12 Micron Technology, Inc. Parity-scanning and refresh in dynamic memory devices
KR100781976B1 (ko) 2006-11-02 2007-12-06 삼성전자주식회사 플래시 메모리를 구비하는 반도체 메모리 장치에서의 블록상태 정보 제공방법
JP2013030001A (ja) 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
US8645770B2 (en) * 2012-01-18 2014-02-04 Apple Inc. Systems and methods for proactively refreshing nonvolatile memory
WO2013132532A1 (en) * 2012-03-06 2013-09-12 Hitachi, Ltd. Semiconductor storage device having nonvolatile semiconductor memory
KR102011796B1 (ko) * 2012-08-30 2019-08-20 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
EP3005128B1 (en) * 2013-05-30 2018-07-04 Hewlett-Packard Enterprise Development LP Separate memory controllers to access data in memory
SG11201601627XA (en) 2013-09-04 2016-04-28 Toshiba Kk Semiconductor storage device
US9606733B2 (en) 2014-11-10 2017-03-28 Silicon Motion, Inc. Data storage device and operating method
KR102373544B1 (ko) * 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120028166A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
KR20140096875A (ko) * 2013-01-29 2014-08-06 삼성전자주식회사 메모리 시스템의 및 그것의 블록 관리 방법
KR20150095781A (ko) * 2013-02-22 2015-08-21 후아웨이 테크놀러지 컴퍼니 리미티드 메모리 리클레임 방법 및 장치
KR20150140496A (ko) * 2014-06-05 2015-12-16 삼성전자주식회사 실시간 데이터 복구를 위한 리드 리클레임 방법 및 그에 따른 메모리 시스템
KR20170054182A (ko) * 2015-11-09 2017-05-17 에스케이하이닉스 주식회사 반도체 장치
KR20170098538A (ko) * 2016-02-22 2017-08-30 에스케이하이닉스 주식회사 반도체 장치 및 그 구동 방법
KR20170118291A (ko) * 2016-04-14 2017-10-25 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR20170139187A (ko) * 2016-06-08 2017-12-19 에스케이하이닉스 주식회사 메모리 장치, 이의 동작 방법 및 메모리 콘트롤러의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11481128B2 (en) 2020-02-25 2022-10-25 SK Hynix Inc. Storage device and operating method thereof

Also Published As

Publication number Publication date
CN109933280B (zh) 2022-04-26
KR102419036B1 (ko) 2022-07-11
US20190189193A1 (en) 2019-06-20
US20200176051A1 (en) 2020-06-04
US10553270B2 (en) 2020-02-04
US10943639B2 (en) 2021-03-09
CN111813335A (zh) 2020-10-23
CN109933280A (zh) 2019-06-25
US20200152260A1 (en) 2020-05-14
US11094364B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
US20240096392A1 (en) Data storage device and operating method thereof
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20180130537A1 (en) Data storage device and operating method thereof
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
US20230273748A1 (en) Memory system, operating method thereof and computing system
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20210216458A1 (en) Memory system performing host map management
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20210156061A (ko) 저장 장치 및 그 동작 방법
US9966148B1 (en) Data storage device and operating method thereof
KR20210001206A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20190214105A1 (en) Data storage device and operating method thereof
KR20200042780A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190099570A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180127594A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant