CN111813335A - 数据存储装置及其操作方法 - Google Patents

数据存储装置及其操作方法 Download PDF

Info

Publication number
CN111813335A
CN111813335A CN202010502154.6A CN202010502154A CN111813335A CN 111813335 A CN111813335 A CN 111813335A CN 202010502154 A CN202010502154 A CN 202010502154A CN 111813335 A CN111813335 A CN 111813335A
Authority
CN
China
Prior art keywords
memory
memory device
refresh
data storage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010502154.6A
Other languages
English (en)
Inventor
金珍雄
林志勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111813335A publication Critical patent/CN111813335A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1024—Identification of the type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/345—Circuits or methods to detect overerased nonvolatile memory cells, usually during erasure verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种数据存储装置，该数据存储装置包括：非易失性存储器装置，包括多个存储块；以及装置控制器，被配置成控制非易失性存储器装置，使得当从主机装置接收到第一刷新扫描命令时，对多个存储块执行第一刷新扫描操作，且然后将第一刷新扫描操作的第一刷新扫描结果传输到主机装置，并且当从主机装置接收到第一刷新操作命令时，对非易失性存储器装置执行第一刷新操作。

Description

数据存储装置及其操作方法
本申请是申请日为2018年9月14日、申请号为201811075126.X、发明名称为“数据存储装置及其操作方法”的申请的分案申请。
相关申请的交叉引用
本申请要求于2017年12月18日向韩国知识产权局提交的申请号为10-2017-0174249的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本发明的各个实施例总体涉及一种半导体装置。特别地，实施例涉及一种数据存储装置及其操作方法。
背景技术
近来，计算机环境范例已经转变到普适计算，这使得能够随时随地使用计算机系统。因此，诸如移动电话、数码相机和膝上型计算机的便携式电子装置的使用已经迅速增加。通常，这种便携式电子装置使用数据存储装置，其中数据存储装置使用存储器装置。数据存储装置存储便携式电子装置中使用的数据。
因为不具有机械驱动部件，所以使用存储器装置的数据存储装置提供优异的稳定性和耐用性、高信息访问速度和低功耗的优点。具有这种优点的数据存储装置包括通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪存(UFS)装置和固态硬盘(SSD)。
发明内容
各个实施例涉及一种操作性能提高的数据存储装置及其操作方法。
在实施例中，一种数据存储装置可包括：非易失性存储器装置，包括多个存储块；以及装置控制器，被配置成控制非易失性存储器装置，使得当从主机装置接收到第一刷新扫描命令时，对多个存储块执行第一刷新扫描操作，并且然后将第一刷新扫描操作的第一刷新扫描结果传输到主机装置，并且当从主机装置接收到第一刷新操作命令时，对非易失性存储器装置执行第一刷新操作。
在实施例中，一种操作数据存储装置的方法可包括：响应于从主机装置传输的第一刷新扫描命令，对非易失性存储器装置中的多个存储块中的每一个执行第一刷新扫描操作；将第一刷新扫描操作的第一刷新扫描结果传输到主机装置；并且响应于从主机装置传输的第一刷新操作命令，对非易失性存储器装置执行第一刷新操作。
在实施例中，一种非易失性存储器系统包括：非易失性存储器装置，包括存储块；以及控制器，被配置成当存储块中的一个或多个满足设置条件时，控制非易失性存储器装置执行后台刷新操作；以及响应于从主机提供的刷新请求，控制非易失性存储器装置执行前台刷新操作。控制器响应于从主机提供的扫描请求向主机提供存储块的情况。
根据实施例，可在用户未使用数据存储装置的时间期间或者当用户请求刷新时提前执行刷新操作。因此，可以防止用户使用数据存储装置时，数据存储装置的操作性能劣化。
而且，因为可在适当的时间对非易失性存储器装置执行刷新操作，所以可提高数据存储装置的可靠性。
附图说明
图1是示出根据本公开的实施例的包括数据存储装置的存储器系统的示例性配置的框图；
图2是描述根据本公开的实施例的操作数据存储装置的方法的流程图；
图3是示出根据本公开的实施例的包括固态硬盘(SSD)的数据处理系统的示例的示图；
图4是示出图3所示的控制器的示例的示图；
图5是示出根据本公开的实施例的包括数据存储装置的数据处理系统的示例的示图；
图6是示出根据本公开的实施例的包括数据存储装置的数据处理系统的示例的示图；
图7是示出根据本公开的实施例的包括数据存储装置的网络系统的示例的示图；并且
图8是示出根据本公开的实施例的数据存储装置中包括的非易失性存储器装置的示例的框图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，注意到的是，本发明可以不同的形式和变型来实施，且不应被解释为限于本文所阐述的实施例。相反，提供所述实施例使得本公开将是彻底且全面的，并且将向本发明所属领域的技术人员完全传达本发明。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。注意的是，对“实施例”的参考不一定仅针对一个实施例，并且对“实施例”的不同参考不一定针对相同的实施例。
将进一步理解的是，当元件被称为“连接至”或“联接至”另一元件时，该元件可以直接在另一元件上、连接至或联接至另一元件，或者可存在一个或多个中间元件。另外，还将理解的是，当元件被称为在两个元件“之间”时，该元件可以是两个元件之间仅有的元件，或者也可存在一个或多个中间元件。
将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，指定所述元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和/或”包括一个或多个相关所列项目的任意和所有组合。
本文使用的术语仅是为了描述特定实施例而不旨在限制本发明。
下面通过各个实施例参照附图描述数据存储装置及其操作方法。
图1是示出根据本公开的实施例的包括数据存储装置200的存储器系统10的示例性配置的框图。
参照图1，存储器系统10可包括主机装置100和数据存储装置200。
主机装置100可包括诸如移动电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV和车载信息娱乐系统的装置，但主机装置100不被具体限制为这些装置或系统中的任意一个。主机装置100也可称为主机100。
主机装置100可包括用于控制主机装置100的一般操作的主机控制器120。虽然未在图1中示出，但主机装置100可包括用于与数据存储装置200接口连接的接口。主机控制器120可向数据存储装置200传输各种命令。例如，主机控制器120可向数据存储装置200传输诸如读取命令和编程命令的命令。主机控制器120可向数据存储装置200传输关于待被读取或待被编程的地址的信息。
在本实施例中，主机控制器120可向数据存储装置200传输刷新扫描命令RS CMD和刷新操作命令RO CMD。
刷新扫描命令RS CMD可以是用于检查是否需要对数据存储装置200的非易失性存储器装置210执行刷新操作以及紧急程度的命令。如果从主机装置100传输了刷新扫描命令RS CMD，则数据存储装置200的装置控制器220可执行刷新扫描操作：检查非易失性存储器装置210中的多个存储块(示出了其中的一个)中的每一个的失败位数量、读取计数和擦除计数。为了方便，响应于从主机装置100传输的刷新扫描命令RS CMD而在数据存储装置200中执行的被动刷新扫描操作将被称为第一刷新扫描操作，并且基于第一刷新扫描结果而执行的被动刷新操作将被称为第一刷新操作。
主机控制器120可接收从数据存储装置200传输的刷新扫描结果RS Response，并且可基于刷新扫描结果RS Response向数据存储装置200传输刷新操作命令RO CMD。当数据存储装置200未被用户使用时或当用户输入刷新请求时，主机控制器120可基于从数据存储装置200传输的刷新扫描结果RS Response传输刷新操作命令RO CMD。
数据存储装置200可存储待由主机装置100访问的数据。根据与主机装置100之间的传输协议，数据存储装置200可被配置成各种存储装置中的任意一种。例如，数据存储装置200可被配置成以下中的任意一种：固态硬盘，MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡，SD、迷你-SD和微型-SD形式的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，PCI高速(PCI-E)卡型存储装置，标准闪存(CF)卡，智能媒体卡，记忆棒等。
数据存储装置200可被制造成各种封装类型中的任意一种。例如，数据存储装置200可被制造成以下中的任意一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)以及晶圆级堆叠封装(WSP)。
数据存储装置200可包括非易失性存储器装置210和装置控制器220。
非易失性存储器装置210可用作数据存储装置200的存储介质。根据存储器单元，非易失性存储器装置210可由诸如以下的各种类型的非易失性存储器装置中的任意一种来配置：NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容器的铁电随机存取存储器(FRAM)、使用隧穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PRAM)以及使用过渡金属复合物的电阻式随机存取存储器(RERAM)。
非易失性存储器装置210可包括存储器单元阵列(未示出)，存储器单元阵列具有被分别设置在多个位线和多个字线彼此相交的区域的多个存储器单元。存储器单元阵列可包括多个存储块，并且多个存储块中的每一个可包括多个页面。
存储器单元阵列的每一个存储器单元可以是存储1位数据的单层单元(SLC)、能够存储2位数据的多层单元(MLC)、能够存储3位数据的三层单元(TLC)或能够存储4位数据的四层单元(QLC)。存储器单元阵列可包括单层单元、多层单元、三层单元和/或四层单元。例如，存储器单元阵列可包括二维水平结构的存储器单元或三维垂直结构的存储器单元。
可以诸如页面为单位来对非易失性存储器装置210执行读取操作和编程操作，并且可以诸如存储块为单位来执行擦除操作。
装置控制器220可包括主机接口221、处理器223、RAM 225、错误校正码(ECC)电路227和存储器接口229，装置控制器220也可称为控制器。
主机接口221可将主机装置100和数据存储装置200接口连接。例如，主机接口221可通过使用诸如以下的标准传输协议中的任意一种来与主机装置100通信：通用串行总线(USB)、通用闪存(UFS)、多媒体卡(MMC)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)和PCI高速(PCI-E)协议。
处理器223可由微控制单元(MCU)或中央处理单元(CPU)来配置。处理器223可处理从主机装置100接收到的命令。为了处理从主机装置100接收到的命令，处理器223可驱动被加载在RAM 225中的代码类型的指令或算法，即软件，并且可控制内部功能块和非易失性存储器装置210。
RAM 225可由诸如动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)的随机存取存储器来配置。RAM 225可存储待由处理器223驱动的软件。而且，RAM 225可存储驱动软件所需的数据(例如，元数据)。即，RAM 225可用作处理器223的工作存储器。
RAM 225可临时存储待从主机装置100传输到非易失性存储器装置210的数据或待从非易失性存储器装置210传输到主机装置100的数据。换言之，RAM 225可用作数据缓冲存储器或数据高速缓冲存储器。
ECC电路227可执行ECC编码操作：生成待从主机装置100传输到非易失性存储器装置210的数据的奇偶校验数据。ECC电路227可执行ECC解码操作：基于相应的奇偶校验数据来检测和校正从非易失性存储器装置210读出的数据中的错误。当从非易失性存储器装置210读出的数据中的错误位数量等于或小于设置或预定的位数量(例如，错误校正能力)时，ECC电路227可校正检测到的错误位。
存储器接口229可根据处理器223的控制来控制非易失性存储器装置210。存储器接口229还可被称为存储器控制器。存储器接口229可将控制信号提供至非易失性存储器装置210。控制信号可包括用于控制非易失性存储器装置210的命令、地址等。存储器接口229可将数据提供至非易失性存储器装置210或者可被提供来自非易失性存储器装置210的数据。存储器接口229可通过包括一个或多个信号线的信道CH与非易失性存储器装置210联接。
处理器223可执行诸如垃圾收集、磨损均衡和读取回收的刷新操作，以提高非易失性存储器装置210的操作性能。为了方便，由数据存储装置200的装置控制器220确定是否需要执行刷新操作的主动刷新扫描操作将被称为第二刷新扫描操作，并且基于第二刷新扫描结果而执行的主动刷新操作将被称为第二刷新操作。
也就是说，根据本实施例的数据存储装置200的装置控制器220的处理器223可分别响应于从主机装置100传输的刷新扫描命令RS CMD和刷新操作命令RO CMD来执行被动刷新扫描操作和被动刷新操作，或者在没有刷新扫描命令RS CMD和刷新操作命令RO CMD的情况下，根据设置或预定条件来执行主动刷新扫描操作和主动刷新操作。
在本实施例中，将作为示例描述刷新操作中的读取回收操作和磨损均衡操作，但相同的原理可应用于其它类型的刷新操作。
非易失性存储器装置210的存储器单元可能因被重复地执行擦除操作和编程操作而磨坏。磨坏的存储器单元可能在存储器装置210中导致故障(例如，物理缺陷)。磨损均衡是均衡各个存储块的编程-擦除计数的操作，即，使非易失性存储器装置210中的所有存储块具有相似的磨损水平的操作，以防止任何存储块比其它存储块磨坏得快。可通过将存储在编程-擦除计数已经达到设置或预定的阈值计数的存储块中的数据移到编程-擦除计数小于阈值计数的存储块来执行磨损均衡。
每当对非易失性存储器装置210的存储块中的每一个执行读取操作时，存储在非易失性存储器装置210的存储块中的每一个中的数据可能会受到读取干扰的影响，并且，特别是在过度执行读取操作的情况下，数据可能因此而被损坏。装置控制器220可管理每一个存储块的读取计数，并且可通过对读取计数已经达到设置或预定的阈值计数的存储块执行读取回收来恢复相应存储块中的损坏数据。可通过检测和校正错误并通过将错误校正后的数据存储在另一存储块中来执行读取回收，其中通过读取存储在读取计数已经达到设置或预定的阈值计数的存储块中的数据来检测和校正错误。
处理器223可在根据主机装置100的请求而执行的第一刷新扫描操作和由处理器223确定而执行的第二刷新扫描操作中使用不同的阈值计数。例如，处理器223可在第一刷新扫描操作中使用第一阈值计数，并且可在第二刷新扫描操作中使用第二阈值计数。第一阈值计数可小于第二阈值计数。
第一刷新扫描结果可包括每一个存储块的失败位计数、读取计数和编程-擦除计数。第一阈值计数可包括第一阈值失败位计数、第一阈值读取计数和第一阈值编程-擦除计数。
处理器223可基于对非易失性存储器装置210的每一个存储块的第一刷新扫描结果和第一阈值计数的比较结果，针对每一个存储块，确定是否需要执行第一刷新操作以及紧急程度，并且可将确定结果作为对非易失性存储器装置210的刷新扫描结果传输到主机装置100。确定结果可指示正常状态、低状态或高状态，但注意的是，确定结果不特别限于此。正常状态可以是不需要对非易失性存储器装置210的刷新操作的状态。低状态可以是需要对非易失性存储器装置210的刷新操作但不需要紧急执行的状态。高状态可表示需要对非易失性存储器装置210的刷新操作并且需要紧急执行的状态。
主机装置100可基于从处理器223传输的刷新扫描结果而向或不向处理器223传输刷新操作命令RO CMD。
如上所述，即使没有来自主机装置100的请求，处理器223也通过其自身的确定来对非易失性存储器装置210执行刷新操作，即第二刷新操作。处理器223可对非易失性存储器装置210连续地执行第二刷新扫描操作。第二刷新扫描操作可包括检查非易失性存储器装置210的存储块中的每一个的读取计数或编程-擦除计数的操作。第二刷新扫描结果可包括每一个存储块的读取计数和编程-擦除计数。第二阈值计数可包括第二阈值读取计数和第二阈值编程-擦除计数。
处理器223可确定非易失性存储器装置210的存储块中是否存在读取计数或编程-擦除计数大于第二阈值计数的存储块。如果不存在这种存储块，则处理器223可不对非易失性存储器装置210执行刷新操作。如果存在至少一个这种存储块，则处理器223可对非易失性存储器装置210执行刷新操作。
图2是描述根据实施例的操作数据存储装置200的方法的流程图。在参照图2说明根据实施例的操作数据存储装置200的方法中，也可参照图1。
根据实施例的操作数据存储装置200的方法可包括：根据主机装置100的请求而被动执行的第一刷新操作(刷新操作1)RO1和基于数据存储装置200中设置或预定的参考而主动执行的第二刷新操作(刷新操作2)RO2。
图2的步骤S201至S213表示第一刷新操作RO1。
在步骤S201中，主机装置100的主机控制器120可向数据存储装置200传输刷新扫描命令RS CMD。当数据存储装置200处于待机状态时，或者如果用户输入对存储器的刷新操作请求，主机装置100可向数据存储装置200传输刷新扫描命令RS CMD，其中在待机状态中，用户不使用数据存储装置200，但注意的是，该实施例不特别限于此。
在步骤S203中，数据存储装置200的装置控制器220的处理器223可对非易失性存储器装置210中的多个存储块(未示出)执行第一刷新扫描操作。第一刷新扫描操作可包括检查存储在每一个存储块中的数据中的失败位计数、每一个存储块的读取计数和每一个存储块的编程-擦除计数。
在步骤S205中，处理器223可将第一刷新扫描结果与设置或预定的第一阈值计数进行比较。第一刷新扫描结果可包括每一个存储块的失败位计数、读取计数和编程-擦除计数。设置或预定的第一阈值计数可包括第一阈值失败位计数、第一阈值读取计数和第一阈值编程-擦除计数。
处理器223可将非易失性存储器装置210中的所有存储块中的每一个的失败位计数、读取计数和编程-擦除计数分别与第一阈值失败位计数、第一阈值读取计数和第一阈值编程-擦除计数进行比较。
在步骤S207中，处理器223可基于每一个存储块的第一刷新扫描结果和第一阈值计数的比较结果，针对每一个存储块，确定是否需要执行第一刷新操作以及紧急程度。是否需要执行第一刷新操作可表示是否需要对相应存储块执行第一刷新操作。第一刷新操作的紧急程度可表示待对相应存储块执行第一刷新操作的时间点。
例如，如果在非易失性存储器装置210的存储块中不存在第一刷新扫描结果大于第一阈值计数的存储块，则处理器223可确定为正常状态：不需要执行第一刷新操作。如果在非易失性存储器装置210的存储块中的、第一刷新扫描结果大于第一阈值计数的存储块小于第一百分比，则处理器223可确定为低状态：需要执行第一刷新操作但不需要紧急执行。如果在非易失性存储器装置210的存储块中的、第一刷新扫描结果大于第一阈值计数的存储块等于或大于第一百分比且小于第二百分比，则处理器223可确定为高状态：需要执行第一刷新操作并且需要紧急执行。例如，第一百分比可以是非易失性存储器装置210中5％的存储块，第二百分比可以是非易失性存储器装置210中10％的存储块，但注意的是，实施例不特别限于此。
在步骤S209中，处理器223可将第一刷新扫描结果传输到主机装置100。处理器223可将为正常状态、低状态或高状态的第一刷新扫描结果传输到主机装置100。
在步骤S211中，主机装置100可基于从处理器223传输的第一刷新扫描结果来向或不向处理器223传输第一刷新操作命令RO CMD。如果从处理器223接收到正常状态，则主机装置100可不向处理器223传输第一刷新操作命令RO CMD。如果从处理器223接收到低状态或高状态，则主机装置100可向处理器223传输第一刷新操作命令ROCMD。
当从处理器223接收到第一刷新扫描结果时，主机装置100可立即向数据存储装置200传输第一刷新操作命令RO CMD。可选地，当从处理器223接收到第一刷新扫描结果时，主机装置100可不立即向数据存储装置200传输第一刷新操作命令RO CMD，并且可在适当的时间点向数据存储装置200传输第一刷新操作命令RO CMD。适当的时间点可以是用户不使用数据存储装置200的时间点，或者是用户操作请求刷新操作的时间点，但注意的是，实施例不特别限于此。
在步骤S213中，如果从主机装置100传输了第一刷新操作命令ROCMD，则处理器223可对非易失性存储器装置210执行第一刷新操作。
图2的步骤S215至S221表示第二刷新操作RO2。
在步骤S215中，数据存储装置200的装置控制器220的处理器223可对非易失性存储器装置210的存储块执行第二刷新扫描操作。第二刷新扫描操作可以是不论是否从主机装置100传输刷新扫描命令RSCMD而通过处理器223的确定来执行的对存储块的扫描操作。第二刷新扫描操作可包括检查非易失性存储器装置210的存储块中的每一个的读取计数或编程-擦除计数的操作。
在步骤S217中，处理器223可将非易失性存储器装置210的存储块的读取计数或编程-擦除计数与设置或预定的第二阈值计数(例如，第二阈值读取计数或第二阈值编程-擦除计数)进行比较。在当前步骤中使用的第二阈值计数可大于在第一刷新操作RO1的步骤S205中使用的第一阈值计数。
在步骤S219中，处理器223可确定非易失性存储器装置210的存储块中是否存在读取计数或编程-擦除计数大于第二阈值计数的存储块。如果不存在读取计数或编程-擦除计数大于第二阈值计数的存储块，则进程可进行至步骤S215。如果存在读取计数或编程-擦除计数大于第二阈值计数的存储块，则进程可进行至步骤S221。
在步骤S221中，处理器223可不论是否从主机装置100传输刷新操作命令RO CMD，而对非易失性存储器装置210执行第二刷新操作。例如，如果存在读取计数大于第二阈值读取计数的存储块，则处理器223可对非易失性存储器装置210执行作为第二刷新操作的读取回收。如果存在编程-擦除计数大于第二阈值编程-擦除计数的存储块，则处理器223可对非易失性存储器装置210执行作为第二刷新操作的磨损均衡。
在本实施例中，可基于非易失性存储器装置210中的存储块之中读取计数和/或编程-擦除计数大于第一阈值计数的存储块的百分比，来执行根据主机装置100的请求的第一刷新操作。相反地，当非易失性存储器装置210中的存储块之中存在读取计数和/或编程-擦除计数大于第二阈值计数的至少一个存储块时，可执行根据数据存储装置200的确定的第二刷新操作。
因为根据主机装置100的请求而执行的第一刷新操作中所使用的第一阈值计数小于根据数据存储装置200的确定而执行的第二刷新操作中所使用的第二阈值计数，所以例如当用户不使用数据存储装置200时或当用户请求刷新时，可提前执行刷新操作。因此，可以防止在用户使用数据存储装置200时，数据存储装置200的操作性能劣化。
而且，因为可在适当的时间对非易失性存储器装置210执行刷新操作，所以可提高数据存储装置200的可靠性。
图3是示出根据实施例的包括固态硬盘(SSD)的数据处理系统的示例的示图。参照图3，数据处理系统2000可包括主机装置2100和SSD 2200。
SSD 2200可包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。
控制器2210可控制SSD 2200的整体操作。
缓冲存储器装置2220可临时存储待被存储在非易失性存储器装置2231至223n中的数据。缓冲存储器装置2220可临时存储从非易失性存储器装置2231至223n读取的数据。被临时存储在缓冲存储器装置2220中的数据可根据控制器2210的控制被传输到主机装置2100或非易失性存储器装置2231至223n。
非易失性存储器装置2231至223n可用作SSD 2200的存储介质。非易失性存储器装置2231至223n可通过多个信道CH1至CHn联接到控制器2210。一个或多个非易失性存储器装置可联接到一个信道。联接到一个信道的非易失性存储器装置可联接到相同的信号总线和相同的数据总线。
电源2240可将通过电源连接器2260输入的电力PWR提供至SSD2200的内部。电源2240可包括辅助电源2241。辅助电源2241可提供电力，使得即使在发生突然断电时，SSD2200也正常地终止。辅助电源2241可包括能够对电力PWR充电的大容量电容器。
控制器2210可通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可包括命令、地址、数据等。根据主机装置2100和SSD 2200之间的接口连接方法，信号连接器2250可被配置成各种类型的连接器中的任意一种。
图4是示出图3的控制器2210的示例的示图。参照图4，控制器2210可包括主机接口2211、控制部件2212、随机存取存储器(RAM)2213、错误校正码(ECC)部件2214和存储器接口2215。
主机接口2211可根据主机装置2100的协议来执行主机装置2100和SSD 2200之间的接口连接。例如，主机接口2211可通过以下中的任意一种与主机装置2100通信：安全数字协议、通用串行总线(USB)协议、多媒体卡(MMC)协议、嵌入式MMC(eMMC)协议、个人计算机存储卡国际协会(PCMCIA)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议、串列SCSI(SAS)协议、外围组件互连(PCI)协议、PCI高速(PCI-E)协议和通用闪存(UFS)协议。主机接口2211可执行主机装置2100将SSD 2200识别为例如硬盘驱动器(HDD)的通用数据存储装置的磁盘模拟功能。
控制部件2212可分析和处理从主机装置2100输入的信号SGL。控制部件2212可根据用于驱动SDD 2200的固件和/或软件来控制内部功能块的操作。RAM 2213可用作用于驱动固件或软件的工作存储器。
ECC部件2214可生成待被传输到非易失性存储器装置2231至223n的数据的奇偶校验数据。生成的奇偶校验数据可与数据一起被存储在非易失性存储器装置2231至223n中。ECC部件2214可基于奇偶校验数据来检测从非易失性存储器装置2231至223n读取的数据的错误。当检测到的错误在可校正范围内时，ECC部件2214可校正检测到的错误。
存储器接口2215可根据控制部件2212的控制将诸如命令和地址的控制信号提供至非易失性存储器装置2231至223n。存储器接口2215可根据控制部件2212的控制与非易失性存储器装置2231至223n交换数据。例如，存储器接口2215可将存储在缓冲存储器装置2220中的数据提供至非易失性存储器装置2231至223n，或者将从非易失性存储器装置2231至223n读取的数据提供至缓冲存储器装置2220。
图5是示出根据实施例的包括数据存储装置的数据处理系统的示例的示图。参照图5，数据处理系统3000可包括主机装置3100和数据存储装置3200。
主机装置3100可以诸如印制电路板(PCB)的板形式来配置。虽然未在图5中示出，但主机装置3100可包括被配置成执行主机装置3100的功能的内部功能块。
主机装置3100可包括诸如插座、插槽或连接器的连接端子3110。数据存储装置3200可被安装在连接端子3110上。
数据存储装置3200可以诸如PCB的板形式来配置。数据存储装置3200可被实现为存储器模块或存储卡。数据存储装置3200可包括控制器3210、缓冲存储器装置3220、非易失性存储器装置3231至3232、电源管理集成电路(PMIC)3240和连接端子3250。
控制器3210可控制数据存储装置3200的整体操作。控制器3210可被配置成具有与图4所示的控制器2210相同的配置。
缓冲存储器装置3220可临时存储待被存储在非易失性存储器装置3231和3232中的数据。缓冲存储器装置3220可临时存储从非易失性存储器装置3231和3232读取的数据。被临时存储在缓冲存储器装置3220中的数据可根据控制器3210的控制被传输到主机装置3100或非易失性存储器装置3231和3232。
非易失性存储器装置3231和3232可用作数据存储装置3200的存储介质。
PMIC 3240可将通过连接端子3250输入的电力提供至数据存储装置3200的内部。PMIC 3240可根据控制器3210的控制来管理数据存储装置3200的电力。
连接端子3250可联接到主机装置3100的连接端子3110。可通过连接端子3250在主机装置3100和数据存储装置3200之间传输诸如命令、地址和数据的信号以及电力。根据主机装置3100与数据存储装置3200之间的接口连接方法，连接端子3250可以各种形式来配置。连接端子3250可被布置在数据存储装置3200的任意一侧。
图6是示出根据实施例的包括数据存储装置的数据处理系统的示例的示图。参照图6，数据处理系统4000可包括主机装置4100和数据存储装置4200。
主机装置4100可以诸如PCB的板形式来配置。虽然未在图6中示出，但主机装置4100可包括被配置成执行主机装置4100的功能的内部功能块。
数据存储装置4200可以表面安装封装形式来配置。数据存储装置4200可通过焊球4250安装在主机装置4100上。数据存储装置4200可包括控制器4210、缓冲存储器装置4220和非易失性存储器装置4230。
控制器4210可控制数据存储装置4200的整体操作。控制器4210可被配置成具有与图4所示的控制器2210相同的配置。
缓冲存储器装置4220可临时存储待被存储在非易失性存储器装置4230中的数据。缓冲存储器装置4220可临时存储从非易失性存储器装置4230读取的数据。被临时存储在缓冲存储器装置4220中的数据可通过控制器4210的控制被传输到主机装置4100或非易失性存储器装置4230。
非易失性存储器装置4230可用作数据存储装置4200的存储介质。
图7是示出根据实施例的包括数据存储装置的网络系统5000的示例的示图。参照图7，网络系统5000可包括通过网络5500联接的服务器系统5300和多个客户端系统5410至5430。
服务器系统5300可响应于多个客户端系统5410至5430的请求来服务数据。例如，服务器系统5300可存储从多个客户端系统5410至5430提供的数据。在另一示例中，服务器系统5300可将数据提供给多个客户端系统5410至5430。
服务器系统5300可包括主机装置5100和数据存储装置5200。数据存储装置5200可由图1的数据存储装置200、图3的数据存储装置2200、图5的数据存储装置3200或图6的数据存储装置4200来配置。
图8是示出根据实施例的数据存储装置中的非易失性存储器装置的示例的示图。参照图8，非易失性存储器装置100可包括存储器单元阵列110、行解码器120、列解码器140、数据读取/写入块130、电压发生器150和控制逻辑160。
存储器单元阵列110可包括布置在字线WL1至WLm和位线BL1至BLn相交的区域的存储器单元MC。
行解码器120可通过字线WL1至WLm联接到存储器单元阵列110。行解码器120可通过控制逻辑160的控制来操作。行解码器120可对从外部装置(未示出)提供的地址进行解码。行解码器120可基于解码结果来选择并驱动字线WL1至WLm。例如，行解码器120可将从电压发生器150提供的字线电压提供至字线WL1至WLm。
数据读取/写入块130可通过位线BL1至BLn联接到存储器单元阵列110。数据读取/写入块130可包括对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块130可根据控制逻辑160的控制来操作。数据读取/写入块130可根据操作模式用作写入驱动器或读出放大器。例如，数据读取/写入块130可用作写入驱动器，其中写入驱动器被配置成在写入操作中将从外部装置提供的数据存储在存储器单元阵列110中。在另一示例中，数据读取/写入块130可用作读出放大器，其中读出放大器被配置成在读取操作中从存储器单元阵列110读取数据。
列解码器140可通过控制逻辑160的控制来操作。列解码器140可对从外部装置(未示出)提供的地址进行解码。列解码器140可基于解码结果将数据读取/写入块130的、对应于位线BL1至BLn的读取/写入电路RW1至RWn与数据输入/输出(I/O)线(或数据I/O缓冲器)联接。
电压发生器150可生成用于非易失性存储器装置100的内部操作的电压。通过电压发生器150生成的电压可被施加到存储器单元阵列110的存储器单元。例如，可将在编程操作中生成的编程电压施加到待被执行编程操作的存储器单元的字线。在另一示例中，在擦除操作中生成的擦除电压可被施加到待被执行擦除操作的存储器单元的阱区。在另一示例中，在读取操作中生成的读取电压可被施加到待被执行读取操作的存储器单元的字线。
控制逻辑160可基于从外部装置提供的控制信号来控制非易失性存储器装置100的整体操作。例如，控制逻辑160可控制非易失性存储器装置100的操作，例如非易失性存储器装置100的读取操作、写入操作和擦除操作。
本公开的上述实施例是说明性的，但本发明不限于所公开的实施例。各种替代方案和等同方案是可能的，并且不受本文所述实施例的限制。本公开也不限于任何特定类型的半导体装置。鉴于本公开，对本领域技术人员显而易见的其它添加、删减或修改旨在落入所附权利要求的范围内。

Claims (18)

1.一种存储器装置，包括：
多个存储块，所述多个存储块中的每一个包括多个页面；以及
控制逻辑，响应于来自主机的刷新扫描命令确定待执行刷新操作的存储块并控制所述存储块执行所述刷新操作以恢复所述存储块的数据。
2.根据权利要求1所述的存储器装置，其中所述刷新操作包括读取回收操作。
3.根据权利要求1所述的存储器装置，其中所述刷新操作包括磨损均衡操作。
4.根据权利要求1所述的存储器装置，其中对所述存储块执行的读取操作的数量超过预定的阈值数量。
5.根据权利要求1所述的存储器装置，其中所述存储块的编程-擦除计数的数量超过预定的阈值数量。
6.根据权利要求1所述的存储器装置，其中所述控制逻辑控制将所述数据复制到所述多个存储块中的一个存储块。
7.一种存储器装置，包括：
多个存储块，所述多个存储块中的每一个包括多个页面；以及
控制逻辑，在没有主机装置的请求的情况下，执行刷新操作以恢复所述多个存储块之中的所选择存储块的数据。
8.根据权利要求7所述的存储器装置，其中所述刷新操作包括读取回收操作。
9.根据权利要求7所述的存储器装置，其中所述刷新操作包括磨损均衡操作。
10.根据权利要求7所述的存储器装置，其中对所述所选择存储块执行的读取操作的数量超过预定的阈值数量。
11.根据权利要求7所述的存储器装置，其中所述所选择存储块的编程-擦除计数的数量超过预定的阈值数量。
12.根据权利要求7所述的存储器装置，其中所述控制逻辑控制将所述数据复制到所述多个存储块中的一个存储块。
13.一种存储装置，包括：
非易失性存储器装置，包括多个存储块；以及
装置控制器，控制所述非易失性存储器装置以确定待执行刷新操作的存储块并控制所述存储块执行所述刷新操作以恢复所述存储块的数据。
14.根据权利要求13所述的存储装置，其中所述刷新操作包括读取回收操作。
15.根据权利要求13所述的存储装置，其中所述刷新操作包括磨损均衡操作。
16.根据权利要求13所述的存储装置，其中对所述存储块执行的读取操作的数量超过预定的阈值数量。
17.根据权利要求13所述的存储装置，其中所述存储块的编程-擦除计数的数量超过预定的阈值数量。
18.根据权利要求13所述的存储装置，其中所述装置控制器控制将所述数据复制到所述多个存储块中的一个存储块。
CN202010502154.6A 2017-12-18 2018-09-14 数据存储装置及其操作方法 Pending CN111813335A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0174249 2017-12-18
KR1020170174249A KR102419036B1 (ko) 2017-12-18 2017-12-18 데이터 저장 장치 및 그것의 동작 방법
CN201811075126.XA CN109933280B (zh) 2017-12-18 2018-09-14 数据存储装置及其操作方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201811075126.XA Division CN109933280B (zh) 2017-12-18 2018-09-14 数据存储装置及其操作方法

Publications (1)

Publication Number Publication Date
CN111813335A true CN111813335A (zh) 2020-10-23

Family

ID=66813945

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010502154.6A Pending CN111813335A (zh) 2017-12-18 2018-09-14 数据存储装置及其操作方法
CN201811075126.XA Active CN109933280B (zh) 2017-12-18 2018-09-14 数据存储装置及其操作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201811075126.XA Active CN109933280B (zh) 2017-12-18 2018-09-14 数据存储装置及其操作方法

Country Status (3)

Country Link
US (3) US10553270B2 (zh)
KR (1) KR102419036B1 (zh)
CN (2) CN111813335A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004495B2 (en) 2017-12-18 2021-05-11 SK Hynix Inc. Data storage device and operating method thereof
TWI717751B (zh) * 2019-06-10 2021-02-01 群聯電子股份有限公司 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置
KR20210039163A (ko) * 2019-10-01 2021-04-09 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
KR20210108208A (ko) 2020-02-25 2021-09-02 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN111785316B (zh) * 2020-06-29 2021-03-05 深圳市芯天下技术有限公司 一种克服擦除干扰的方法、系统、存储介质和终端
JP2022044114A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 半導体集積回路およびその試験方法
US11579797B2 (en) 2021-04-29 2023-02-14 Micron Technology, Inc. Memory sub-system refresh
CN113568579B (zh) * 2021-07-28 2022-05-03 深圳市高川自动化技术有限公司 一种存储器、数据存储方法以及数据读取方法
TW202324112A (zh) * 2021-12-09 2023-06-16 韓商愛思開海力士有限公司 用以動態管理儲存裝置中的主機讀取運作及讀取刷新運作的方法、儲存裝置及其記錄媒體

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321425A (en) 1992-02-19 1994-06-14 Industrial Technology Research Institute Resolution independent screen refresh strategy
US7107390B2 (en) * 2003-10-08 2006-09-12 Micron Technology, Inc. Parity-scanning and refresh in dynamic memory devices
KR100781976B1 (ko) 2006-11-02 2007-12-06 삼성전자주식회사 플래시 메모리를 구비하는 반도체 메모리 장치에서의 블록상태 정보 제공방법
KR101772019B1 (ko) * 2010-09-14 2017-08-28 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
JP2013030001A (ja) * 2011-07-28 2013-02-07 Elpida Memory Inc 情報処理システム
US8645770B2 (en) * 2012-01-18 2014-02-04 Apple Inc. Systems and methods for proactively refreshing nonvolatile memory
US9299455B2 (en) * 2012-03-06 2016-03-29 Hitachi, Ltd. Semiconductor storage device having nonvolatile semiconductor memory
KR102011796B1 (ko) * 2012-08-30 2019-08-20 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR20140096875A (ko) * 2013-01-29 2014-08-06 삼성전자주식회사 메모리 시스템의 및 그것의 블록 관리 방법
CN104008061B (zh) * 2013-02-22 2018-01-23 华为技术有限公司 内存回收方法及装置
EP3005128B1 (en) * 2013-05-30 2018-07-04 Hewlett-Packard Enterprise Development LP Separate memory controllers to access data in memory
WO2015033404A1 (ja) 2013-09-04 2015-03-12 株式会社 東芝 半導体記憶装置
KR20150140496A (ko) * 2014-06-05 2015-12-16 삼성전자주식회사 실시간 데이터 복구를 위한 리드 리클레임 방법 및 그에 따른 메모리 시스템
US9606733B2 (en) 2014-11-10 2017-03-28 Silicon Motion, Inc. Data storage device and operating method
KR102373544B1 (ko) * 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR20170054182A (ko) * 2015-11-09 2017-05-17 에스케이하이닉스 주식회사 반도체 장치
KR20170098538A (ko) * 2016-02-22 2017-08-30 에스케이하이닉스 주식회사 반도체 장치 및 그 구동 방법
KR102637160B1 (ko) * 2016-04-14 2024-02-19 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
KR102493820B1 (ko) * 2016-06-08 2023-02-01 에스케이하이닉스 주식회사 메모리 장치, 이의 동작 방법 및 메모리 콘트롤러의 동작 방법

Also Published As

Publication number Publication date
US20200152260A1 (en) 2020-05-14
US20200176051A1 (en) 2020-06-04
US11094364B2 (en) 2021-08-17
US20190189193A1 (en) 2019-06-20
KR20190073017A (ko) 2019-06-26
CN109933280A (zh) 2019-06-25
CN109933280B (zh) 2022-04-26
US10553270B2 (en) 2020-02-04
US10943639B2 (en) 2021-03-09
KR102419036B1 (ko) 2022-07-11

Similar Documents

Publication Publication Date Title
US20240096392A1 (en) Data storage device and operating method thereof
CN109933280B (zh) 数据存储装置及其操作方法
CN109426580B (zh) 数据存储设备及其操作方法
CN107240420B (zh) 数据存储装置及其操作方法
CN111124273B (zh) 数据存储装置及数据存储装置的操作方法
KR20190117117A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN109407966B (zh) 数据存储装置及其操作方法
CN113741798A (zh) 数据存储装置及其操作方法
US11748025B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
KR20190032104A (ko) 비휘발성 메모리 장치, 비휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US20210216458A1 (en) Memory system performing host map management
CN110299181B (zh) 非易失性存储器装置、其操作方法及数据存储装置
US20190356331A1 (en) Error correction code unit and error correction method
CN110795366B (zh) 数据存储装置及数据存储装置的操作方法
CN109840214B (zh) 数据存储装置及其操作方法
CN113805793A (zh) 存储装置及其操作方法
US9966148B1 (en) Data storage device and operating method thereof
CN108121502B (zh) 数据存储装置和数据处理系统
CN112084118A (zh) 数据存储装置及其操作方法
US20230214151A1 (en) Memory system and operating method thereof
US10726938B2 (en) Data storage device and operating method thereof
CN113157200A (zh) 存储器系统及包括存储器系统的数据处理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination