KR20080024370A - 낸드 플래시 메모리 장치 및 그 초기화 방법 - Google Patents

낸드 플래시 메모리 장치 및 그 초기화 방법 Download PDF

Info

Publication number
KR20080024370A
KR20080024370A KR1020060088647A KR20060088647A KR20080024370A KR 20080024370 A KR20080024370 A KR 20080024370A KR 1020060088647 A KR1020060088647 A KR 1020060088647A KR 20060088647 A KR20060088647 A KR 20060088647A KR 20080024370 A KR20080024370 A KR 20080024370A
Authority
KR
South Korea
Prior art keywords
flash memory
nand flash
decoder
memory cell
memory
Prior art date
Application number
KR1020060088647A
Other languages
English (en)
Inventor
강원경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060088647A priority Critical patent/KR20080024370A/ko
Publication of KR20080024370A publication Critical patent/KR20080024370A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 낸드 플래시 메모리의 파워온 동작에 관한 것으로, 낸드 플래시 메모리의 파워온 시에, 전원 입력에 따라 상기 낸드 플래시 메모리의 내부 래치 회로를 리셋 하여 초기화하고, 상기 낸드 플래시 메모리의 동작을 위해 필요한 파라미터 값을 계산하여, 저장한 후, 동작 명령에 따라 저장된 파라미터 값을 로딩 하여 이용할 수 있도록 한다.
낸드 플래시, 파워온, 파라미터

Description

낸드 플래시 메모리 장치 및 그 초기화 방법{Nand flash memory device and method of initializing the same}
도 1은 종래의 낸드 플래시 메모리를 포함한 시스템 장치의 구성을 나타낸 블록도이다.
도 2는 종래의 낸드 플래시 메모리의 동작 순서도이다.
도 3은 본 발명의 실시 예에 따른 낸드 플래시 메모리 장치의 구성을 나타낸 블록도이다.
도 4는 본 발명의 실시 예에 따른 낸드 플래시 메모리의 초기화 방법의 동작 순서도이다.
도 5는 본 발명의 실시 예에 따른 VDD 증가와 관련된 내부 신호 및 동작 수행에 대한 신호도이다.
도 6은 본 발명의 실시 예에 따른 초기화 동작의 시뮬레이션 결과를 나타낸 도면이다.
*도면의 주요 부분의 간단한 설명*
100 : 낸드 플래시 메모리 110 : 메모리 셀 어레이
120 : 페이지 버퍼 130 : Y 디코더
140 : X 디코더 150 : 주변회로부
160 : 제어부 170 : 레지스터
본 발명은 낸드 플래시 메모리에 관한 것으로, 특히 낸드 플래시 메모리의 파워 온 시에 동작 시간을 줄일 수 있는 낸드 플래시 메모리 장치 및 그 초기화 방법에 관한 것이다.
기억한 정보가 시간이 경과해도 변하지 않는 분야에 사용하기 위하여 전원을 인가하지 않아도 내용이 지워지지 않는 메모리가 필요한데 이를 비휘발성 메모리(non-volatile memory)라고 한다. 비휘발성 메모리에는 읽기 전용 메모리인 롬(ROM; Read Only Memory)이 있고, 쓰기가 가능한 이피롬(EPROM; Erasable Programmable Read Only Memory), 이이피롬(EEPROM; Electrically Erasable Programmable Read Only Memory), 플래시 메모리(Flash memory), 그리고 에프램(FRAM; Ferro-electric Random Access Memory) 등이 있다.
이 중에서 플래시 메모리는 높은 안정성과 큰 용량, 상대적으로 싼 가격으로 인해 현재 내장기기(Embedded device)에 일반적으로 사용되고 있는 추세이다. 플래시 메모리는 단일 트랜지스터 또는 멀티 트랜지스터의 메모리 셀(Memory Cell)을 갖는 비휘발성 메모리로서 바이트가 아닌 섹터(sector) 또는 블록(block) 단위로 비교적 빠른 시간에 플래시 메모리의 내용을 전기적으로 동시에 소거할 수 있다.
플래시 메모리에는 NOR 형, NAND 형, DiNOR 형, AND 형, pair-AND(PAND)형과 E2-type이 있다. NOR 형은 열전자(Hot Electron)를 주입하는 기입방식을 적용한 것이고, NAND 형은 터널현상과 페이지 동작회로 기술을 조합한 것으로 프로그램 수행속도가 빠르다.
한편 컴퓨터, PDA(Personal Digital Assistant)와 같은 휴대용 멀티미디어 장치 등의 시스템 장치들은 파워업 시 부팅 작업을 수행하게 된다.
상기의 시스템 장치는 다음과 같이 구성된다.
도 1은 종래의 낸드 플래시 메모리를 포함한 시스템 장치의 구성을 나타낸 블록도이다.
도 1을 참조하면, 시스템 장치는 데이터 저장을 위한 낸드 플래시 메모리(30)와, 상기 낸드 플래시 메모리(30)의 제어를 위한 플래시 메모리 컨트롤러(20)와, 시스템 장치의 동작 제어를 위한 CPU(Center Process Unit)(10)를 포함하여 구성된다.
상기 낸드 플래시 메모리(30)는 데이터 저장을 위한 다수의 메모리 셀(미도시)과 데이터 쓰기, 읽기 및 삭제를 위한 내부의 래치회로(미도시) 및 주변 회로(미도시)와 상기 주변회로를 제어하여 낸드 플래시 메모리의 동작 제어를 하는 제어부(미도시)를 포함한다. 상기 래치회로는 페이지 버퍼에 포함되는 래치를 포함하며, 낸드 플래시 메모리(30)가 동작하는데 있어 데이터의 임시 저장을 위해 내부에 구성되는 래치회로를 말한다.
상기 낸드 플래시 메모리(30)의 내부에 구성되는 제어부(미도시)는 파워 온 시에 주변 회로(미도시)를 제어하여 내부의 래치만을 리셋해 주고, 이후에 사용자 로부터의 명령어 입력(command input)이 있으면, 그에 따르는 오퍼레이션을 수행한다.
도 2는 종래의 낸드 플래시 메모리의 동작 순서도이다.
도 2를 참조하면, 시스템 장치의 파워가 온 되면(S21), 낸드 플래시 메모리(30)의 내부 래치가 리셋 된다(S22).
이후에 사용자가 명령어를 입력하면(S23), CPU(10)를 통해 플래시 메모리 컨트롤러(20)로 명령어가 전달된다. 그리고 플래시 메모리 컨트롤러(20)는 전달받은 명령어에 따르는 임베디드 명령을 낸드 플래시 메모리(30)로 전달한다. 상기 전달된 명령어에 따라 낸드 플래시 메모리(30)에 포함되는 제어부(미도시)가 해당 명령 수행을 위한 파라미터를 계산하고(S24), 계산된 파라미터를 이용하여 주변 회로(미도시)를 제어함으로써 임베디드 명령을 수행한다(S25).
상기 파라미터는 동작 수행을 위한 바이어스(bias) 값, 딜레이(delay) 값, 및 내부적으로 사용되는 레지스터의 값 등을 포함하며, 이 값을 이용하여 입력 명령에 연관되는 임베디드 명령을 수행한다.
상기와 같이 종래의 낸드 플래시 메모리 장치는 파워온 시에 내부 래치만을 초기화하고, 이후에 동작 명령이 입력될 때마다 낸드 플래시 메모리에 포함되는 제어 회로가 동작을 위한 파라미터 계산을 수행하기 때문에, 이러한 계산 과정에 따르는 오퍼레이션 시간이 불필요하게 소비되는 문제가 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 시스템의 파워 온 시에 낸드 플래시 메모리의 동작 제어를 위한 파라미터 값의 계산 시간을 줄임으로써 동작 시간을 줄여 신속한 처리를 할 수 있도록 하는 낸드 플래시 메모리 장치 및 그 초기화 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 낸드 플래시 메모리 장치는,
다수의 비트라인 쌍에 연결된 다수의 메모리 셀을 포함하는 메모리 셀 어레이; 상기 다수의 비트라인 쌍에 각각 연결되며, 상기 메모리 셀들에 데이터를 프로그램하거나, 상기 메모리 셀에 프로그램된 데이터를 리드하는 다수의 페이지 버퍼; 어드레스 입력 신호에 의해 상기 메모리 셀 어레이의 메모리 셀을 선택하기 위한 X 디코더 및 Y 디코더; 및 상기 메모리 셀 어레이와 페이지 버퍼 및 X 디코더와 Y 디코더의 동작 제어와, 파워온에 따른 초기화 수행시에 외부명령에 의한 상기 동작 제어를 위한 파라미터를 계산하는 제어부를 포함한다.
상기 제어부는 초기화 수행시 계산한 파라미터가 저장되는 저장부를 포함한다.
상기 제어부가 계산하는 파라미터는, 상기 주변회로부의 동작을 위한 전압 바이어스 값, 딜레이 값 및 내부 레지스터 값을 포함하는 것을 특징으로 한다.
상기 제어부는 외부로부터 입력되는 명령 수행을 위해 상기 저장부에 저장된 파라미터 값을 이용하여 동작 제어를 하는 것을 특징으로 한다.
본 발명에 따른 낸드 플래시 메모리의 초기화 방법은,
낸드 플래시 메모리의 초기화 방법에 있어서, 전원 입력에 따라 상기 낸드 플래시 메모리의 내부 래치 회로를 리셋 하여 초기화하는 단계; 상기 낸드 플래시 메모리의 동작을 위해 필요한 파라미터 값을 계산하는 단계; 및 상기 계산된 파라미터 값을 저장하는 단계를 포함한다.
상기 파라미터 값은, 상기 낸드 플래시 메모리의 데이터 프로그램, 독출 및 소거 동작을 위한 각각의 바이어스 값을 포함하는 것을 특징으로 한다.
상기 낸드 플래시 메모리에 초기화 된 이후에, 데이터 프로그램 또는 독출 또는 소거 동작 명령이 입력되는 단계; 상기 입력된 동작 명령에 따라, 상기 저장된 파라미터를 로딩 하는 단계; 및 상기 로딩된 파라미터 값에 의해 상기 낸드 플래시 메모리의 동작을 제어하는 단계를 포함한다.
상기 저장되는 파라미터 값은 초기화 수행시마다 다시 계산되어 저장되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명의 실시 예에 따른 낸드 플래시 메모리 장치의 구성을 나타낸 블록도이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 낸드 플래시 메모리(100)는 데 이터 저장을 위한 다수의 메모리 셀(미도시)을 포함하는 메모리 셀 어레이(110)와, 상기 메모리 셀 어레이(110)에 데이터 프로그램, 독출 및 소거를 위한 래치 회로를 포함하는 페이지 버퍼(120)와, 상기 메모리 셀 어레이(110)에 메모리 셀 선택을 위한 X 디코더(140) 및 Y 디코더(130)와, 상기 메모리 셀 어레이(110)로 데이터를 프로그램하거나 독출하거나 또는 소거할 때 전압 바이어스, 동작 클록 등의 공급을 위한 주변 회로부(150)와, 상기 메모리 셀 어레이(110)와 페이지버퍼(120)와, X 디코더(140)와 Y 디코더(130) 및 주변 회로부(150)를 제어하기 위한 제어부(160)를 포함한다. 그리고 제어부(160)는 동작 제어를 위해 필요한 파라미터를 임시 저장하는 레지스터(161)를 포함한다. 상기 도 3은 일반적인 간략한 낸드 플래시 메모리의 구성을 간략화 하여 도시한 것이다.
상기 낸드 플래시 메모리(100)는 파워온 동작이 시작되면, 내부 래치를 초기화하는데, 내부 래치 회로는 페이지 버퍼(120)에 포함된 래치회로를 포함한 데이터 저장을 위해 낸드 플래시 메모리(100)에 구성되는 래치 회로이다. 그리고 동작 명령이 입력되기 전에 제어부(160)가 동작에 필요한 파라미터 값을 계산하여 레지스터 (161)에 그 계산된 파라미터 값을 저장한다.
그리고 이후에 데이터의 프로그램, 독출 또는 소거 등의 명령이 입력되면, 제어부(160)는 상기 레지스터(161)에 저장되어 있는 파라미터 값을 읽어 동작을 하도록 제어한다.
도 4는 본 발명의 실시 예에 따른 낸드 플래시 메모리의 초기화 방법의 동작 순서도이다.
도 4를 참조하면, 낸드 플래시 메모리(100)는 파워 온이 시작되면(S401), 우선 페이지 버퍼(120)의 내부 래치를 초기화하여(S402) 동작을 준비하고 이후에 파워온 알고리즘에 의해 제어부(160)가 동작에 필요한 파라미터를 계산한다(S403).
이때 계산되는 파라미터로는 데이터 읽기 동작시에 필요한 전압(R1, R2, R3)과, 데이터 저장 동작시에 필요한 전압(PV1, PV2, PV3; Program verify Voltage)과, 검증 시간(
Figure 112006066192060-PAT00001
; Evaluation Time)과, 프로그램을 위한 최대 바이어스 값인 PGM Max(Max bias program) 등을 포함한다. 그리고 상기의 단계 S403에서 계산되는 파라미터 값은 레지스터(161)에 저장된다(S404).
이후에는 내부의 동작에 관련되는 플래그를 로딩하고, 외부로부터 임베디드 동작에 의한 명령이 입력되는지 여부를 판단한다(S405). 상기 임베디드 동작은 메모리 셀 어레이(110)의 메모리 셀(미도시)에 데이터를 프로그램, 독출 또는 소거하도록 하는 외부로부터의 명령이다.
제어부(160)는 명령이 입력되면, 레지스터(161)에 저장해 놓은 파라미터 값을 로딩 하여(S406), 동작을 제어한다. 즉, 메모리 셀 어레이(110)에 저장된 데이터의 읽기 동작 명령이 입력되면 제어부(160)는 레지스터(161)에 저장되어 있는 읽기 동작에 필요한 파라미터를 로딩하고, 로딩된 파라미터에 따라 주변회로부(150)를 제어하여 데이터 읽기 동작을 수행하도록 제어한다.
도 5는 본 발명의 실시 예에 따른 VDD 증가와 관련된 내부 신호 및 동작 수행에 대한 신호도이다.
도 5를 상기 도 4와 연계하여 참조 설명하면, 본 발명의 실시 예에 따른 파 워온 방법을 수행할 때, 맨 처음 낸드 플래시 메모리(100)에 전원(VDD)이 입력되고, 1.5V로 전원(VDD)이 충전되면 파워온 리셋 회로(POR)가 동작을 시작하여(S401) 페이지 버퍼(120)등의 내부 래치회로를 초기화한다(S402).
그리고 전원전압(VDD)이 2.2V가 되면 DTVCC(Detect VCC)가 동작하며, 동시에 제어부(MCON)(160)가 초기연산을 수행한다. 이때의 초기 연산에 동작에서 낸드 플래시 메모리의 동작에 필요한 파라미터 값이 계산되며(S403), 계산된 파라미터 값은 레지스터(161)에 저장된다.
이후에는 낸드 플래시 메모리(100)로 명령이 입력될 때마다, 제어부(160)가 상기 레지스터(161)에 저장된 파라미터 값을 이용하여 주변회로부(150)를 제어하여 동작 하도록 한다(S404 내지 S407).
상술한 동작에 대한 시뮬레이션 결과는 다음과 같다.
도 6은 본 발명의 실시 예에 따른 초기화 동작의 시뮬레이션 결과를 나타낸 도면이다.
도 6을 참조하여, 파워온(POR)이 시작되면서 제어부(160)가 파워온 알고리즘에 의해 초기연산을 수행하는 결과를 확인할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 낸드 플래시 메모리 장치 및 그 초기화 방법은 낸드 플래시 메모리에 파워온 시에 동작에 필요한 파라미터를 미리 계산하여 저장하도록 함으로써 동작 때마다 파라미터 계산을 하여 소비했던 동작 시간을 줄여 불필요한 동작 시간을 줄인다.

Claims (9)

  1. 다수의 비트라인 쌍에 연결된 다수의 메모리 셀을 포함하는 메모리 셀 어레이;
    상기 다수의 비트라인 쌍에 각각 연결되며, 상기 메모리 셀들에 데이터를 프로그램하거나, 상기 메모리 셀에 프로그램된 데이터를 리드하는 다수의 페이지 버퍼;
    어드레스 입력 신호에 의해 상기 메모리 셀 어레이의 메모리 셀을 선택하기 위한 X 디코더 및 Y 디코더; 및
    상기 메모리 셀 어레이와 페이지 버퍼 및 X 디코더와 Y 디코더의 동작 제어와, 파워온에 따른 초기화 수행시에 외부명령에 의한 상기 동작 제어를 위한 파라미터를 미리 계산하는 제어부;
    를 포함하는 낸드 플래시 메모리 장치.
  2. 제 1항에 있어서,
    상기 낸드 플래시 메모리 장치는,
    상기 제어부의 동작 제어에 따라 상기 메모리 셀 어레이, 페이지 버퍼와 X 디코더 및 Y 디코더를 제어하는 주변 회로부를 더 포함하는 낸드 플래시 메모리 장치.
  3. 제 1항에 있어서,
    상기 제어부는,
    초기화 수행시 계산한 파라미터가 저장되는 저장부를 포함하는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  4. 제 2항에 있어서,
    상기 제어부가 계산하는 파라미터는, 상기 주변회로부의 동작을 위한 전압 바이어스 값, 딜레이 값 및 내부 레지스터 값을 포함하는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  5. 제 3항에 있어서,
    상기 제어부는 외부로부터 입력되는 명령 수행을 위해 상기 저장부에 저장된 파라미터 값을 이용하여 동작 제어를 하는 것을 특징으로 하는 낸드 플래시 메모리 장치.
  6. 낸드 플래시 메모리의 초기화 방법에 있어서,
    전원 입력에 따라 상기 낸드 플래시 메모리의 내부 래치 회로를 리셋 하여 초기화하는 단계;
    상기 낸드 플래시 메모리의 동작을 위해 필요한 파라미터 값을 계산하는 단계; 및
    상기 계산된 파라미터 값을 저장하는 단계;
    를 포함하는 낸드 플래시 메모리의 초기화 방법.
  7. 제 6항에 있어서,
    상기 파라미터 값은,
    상기 낸드 플래시 메모리의 데이터 프로그램, 독출 및 소거 동작을 위한 각각의 전압 바이어스, 딜레이, 수행 시간 정보를 포함하는 것을 특징으로 하는 낸드 플래시 메모리의 초기화 방법.
  8. 제 6항에 있어서,
    상기 낸드 플래시 메모리에 초기화가 완료된 이후에,
    데이터 프로그램 또는 독출 또는 소거 동작 명령이 입력되는 단계;
    상기 입력된 동작 명령에 따라, 상기 저장된 파라미터를 로딩 하는 단계; 및
    상기 로딩된 파라미터 값에 의해 상기 낸드 플래시 메모리의 동작을 제어하는 단계를 포함하는 낸드 플래시 메모리의 초기화 방법.
  9. 제 6항에 있어서,
    상기 저장되는 파라미터 값은 초기화 수행시마다 다시 계산되어 저장되는 것을 특징으로 하는 낸드 플래시 메모리의 초기화 방법.
KR1020060088647A 2006-09-13 2006-09-13 낸드 플래시 메모리 장치 및 그 초기화 방법 KR20080024370A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060088647A KR20080024370A (ko) 2006-09-13 2006-09-13 낸드 플래시 메모리 장치 및 그 초기화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060088647A KR20080024370A (ko) 2006-09-13 2006-09-13 낸드 플래시 메모리 장치 및 그 초기화 방법

Publications (1)

Publication Number Publication Date
KR20080024370A true KR20080024370A (ko) 2008-03-18

Family

ID=39412696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060088647A KR20080024370A (ko) 2006-09-13 2006-09-13 낸드 플래시 메모리 장치 및 그 초기화 방법

Country Status (1)

Country Link
KR (1) KR20080024370A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190120B2 (en) 2010-10-20 2015-11-17 Samsung Electronics Co., Ltd. Storage device including reset circuit and method of resetting thereof
US9286981B2 (en) 2013-10-21 2016-03-15 SK Hynix Inc. Semiconductor device and method for operating the same
US9424922B2 (en) 2014-08-27 2016-08-23 SK Hynix Inc. Semiconductor memory device, operating method thereof, and data storage device including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190120B2 (en) 2010-10-20 2015-11-17 Samsung Electronics Co., Ltd. Storage device including reset circuit and method of resetting thereof
US9286981B2 (en) 2013-10-21 2016-03-15 SK Hynix Inc. Semiconductor device and method for operating the same
US9424922B2 (en) 2014-08-27 2016-08-23 SK Hynix Inc. Semiconductor memory device, operating method thereof, and data storage device including the same

Similar Documents

Publication Publication Date Title
JP5361158B2 (ja) フラッシュメモリ装置及びメモリシステム
CN112148209B (zh) 存储器系统、存储器控制器及其操作方法
US8751735B2 (en) Protection against data corruption for multi-level memory cell (MLC) flash memory
KR100784866B1 (ko) 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드
JP2010535395A (ja) 動的に調整可能なソフトプログラム検証電圧レベルを有する不揮発性メモリおよびそのための方法
KR20120091648A (ko) 비휘발성 메모리, 이를 포함하는 시스템, 및 이의 프로그램 방법
KR100845530B1 (ko) 플래시 메모리 장치 및 그것의 동작 방법
US8902665B2 (en) Solid state storage system for uniformly using memory area and method controlling the same
KR20170111657A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20080064476A (ko) 플래쉬 메모리 소자의 소거 횟수 저장 방법
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US8275934B2 (en) Nonvolatile memory device and cache read method using the same
KR20150051057A (ko) 반도체 장치, 그 동작 방법 및 이를 포함하는 반도체 시스템
KR20080024370A (ko) 낸드 플래시 메모리 장치 및 그 초기화 방법
US8085593B2 (en) Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
JP2008251154A (ja) 不揮発性半導体記憶装置
KR100606173B1 (ko) 불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및장치
KR100826499B1 (ko) 차지펌프를 구비하는 반도체 메모리 장치 및 상기 차지펌프제어방법
US11237767B2 (en) Memory system, memory controller and method for operating memory controller
JP2006185530A (ja) 不揮発性半導体メモリ装置
JP2008276925A (ja) 向上した除去特性を有するフラッシュメモリ装置及びそれを含むメモリシステム
JP6708762B1 (ja) 半導体記憶装置
CN113228189B (zh) 具有嵌入式固件修复机制的存储器件
JP4304167B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination